drivers/net/ethernet/mellanox/mlx5/core/en.h

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32 #ifndef __MLX5_EN_H__
  33 #define __MLX5_EN_H__
  34
  35 #include <linux/if_vlan.h>
  36 #include <linux/etherdevice.h>
  37 #include <linux/timecounter.h>
  38 #include <linux/net_tstamp.h>
  39 #include <linux/crash_dump.h>
  40 #include <linux/mlx5/driver.h>
  41 #include <linux/mlx5/qp.h>
  42 #include <linux/mlx5/cq.h>
  43 #include <linux/mlx5/port.h>
  44 #include <linux/mlx5/vport.h>
  45 #include <linux/mlx5/transobj.h>
  46 #include <linux/mlx5/fs.h>
  47 #include <linux/rhashtable.h>
  48 #include <net/udp_tunnel.h>
  49 #include <net/switchdev.h>
  50 #include <net/xdp.h>
  51 #include <linux/dim.h>
  52 #include <linux/bits.h>
  53 #include "wq.h"
  54 #include "mlx5_core.h"
  55 #include "en_stats.h"
  56 #include "en/dcbnl.h"
  57 #include "en/fs.h"
  58 #include "en/qos.h"
  59 #include "lib/hv_vhca.h"
  60 #include "lib/clock.h"
  61 #include "en/rx_res.h"
  62 #include "en/selq.h"
  63
  64 extern const struct net_device_ops mlx5e_netdev_ops;
  65 struct page_pool;
  66
  67 #define MLX5E_METADATA_ETHER_TYPE (0x8CE4)
  68 #define MLX5E_METADATA_ETHER_LEN 8
  69
  70 #define MLX5E_ETH_HARD_MTU (ETH_HLEN + VLAN_HLEN + ETH_FCS_LEN)
  71
  72 #define MLX5E_HW2SW_MTU(params, hwmtu) ((hwmtu) - ((params)->hard_mtu))
  73 #define MLX5E_SW2HW_MTU(params, swmtu) ((swmtu) + ((params)->hard_mtu))
  74
  75 #define MLX5E_MAX_NUM_TC        8
  76 #define MLX5E_MAX_NUM_MQPRIO_CH_TC TC_QOPT_MAX_QUEUE
  77
  78 #define MLX5_RX_HEADROOM NET_SKB_PAD
  79 #define MLX5_SKB_FRAG_SZ(len)   (SKB_DATA_ALIGN(len) +  \
  80                                  SKB_DATA_ALIGN(sizeof(struct skb_shared_info)))
  81
  82 #define MLX5E_RX_MAX_HEAD (256)
  83 #define MLX5E_SHAMPO_LOG_MAX_HEADER_ENTRY_SIZE (9)
  84 #define MLX5E_SHAMPO_WQ_HEADER_PER_PAGE (PAGE_SIZE >> MLX5E_SHAMPO_LOG_MAX_HEADER_ENTRY_SIZE)
  85 #define MLX5E_SHAMPO_WQ_BASE_HEAD_ENTRY_SIZE (64)
  86 #define MLX5E_SHAMPO_WQ_RESRV_SIZE (64 * 1024)
  87 #define MLX5E_SHAMPO_WQ_BASE_RESRV_SIZE (4096)
  88
  89 #define MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev) \
  90         (6 + MLX5_CAP_GEN(mdev, cache_line_128byte)) /* HW restriction */
  91 #define MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, req) \
  92         max_t(u32, MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev), req)
  93 #define MLX5_MPWRQ_DEF_LOG_STRIDE_SZ(mdev) \
  94         MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, order_base_2(MLX5E_RX_MAX_HEAD))
  95
  96 #define MLX5_MPWRQ_MAX_LOG_WQE_SZ 18
  97
  98 /* Keep in sync with mlx5e_mpwrq_log_wqe_sz.
  99  * These are theoretical maximums, which can be further restricted by
 100  * capabilities. These values are used for static resource allocations and
 101  * sanity checks.
 102  * MLX5_SEND_WQE_MAX_SIZE is a bit bigger than the maximum cacheline-aligned WQE
 103  * size actually used at runtime, but it's not a problem when calculating static
 104  * array sizes.
 105  */
 106 #define MLX5_UMR_MAX_FLEX_SPACE \
 107         (ALIGN_DOWN(MLX5_SEND_WQE_MAX_SIZE - sizeof(struct mlx5e_umr_wqe), \
 108                     MLX5_UMR_FLEX_ALIGNMENT))
 109 #define MLX5_MPWRQ_MAX_PAGES_PER_WQE \
 110         rounddown_pow_of_two(MLX5_UMR_MAX_FLEX_SPACE / sizeof(struct mlx5_mtt))
 111
 112 #define MLX5E_MAX_RQ_NUM_MTTS   \
 113         (ALIGN_DOWN(U16_MAX, 4) * 2) /* Fits into u16 and aligned by WQEBB. */
 114 #define MLX5E_MAX_RQ_NUM_KSMS (U16_MAX - 1) /* So that num_ksms fits into u16. */
 115 #define MLX5E_ORDER2_MAX_PACKET_MTU (order_base_2(10 * 1024))
 116
 117 #define MLX5E_MIN_SKB_FRAG_SZ           (MLX5_SKB_FRAG_SZ(MLX5_RX_HEADROOM))
 118 #define MLX5E_LOG_MAX_RX_WQE_BULK       \
 119         (ilog2(PAGE_SIZE / roundup_pow_of_two(MLX5E_MIN_SKB_FRAG_SZ)))
 120
 121 #define MLX5E_PARAMS_MINIMUM_LOG_SQ_SIZE                0x6
 122 #define MLX5E_PARAMS_DEFAULT_LOG_SQ_SIZE                0xa
 123 #define MLX5E_PARAMS_MAXIMUM_LOG_SQ_SIZE                0xd
 124
 125 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE (1 + MLX5E_LOG_MAX_RX_WQE_BULK)
 126 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE                0xa
 127 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE                0xd
 128
 129 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE_MPW            0x2
 130
 131 #define MLX5E_DEFAULT_LRO_TIMEOUT                       32
 132 #define MLX5E_LRO_TIMEOUT_ARR_SIZE                      4
 133
 134 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC      0x10
 135 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC_FROM_CQE 0x3
 136 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_PKTS      0x20
 137 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC      0x10
 138 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC_FROM_CQE 0x10
 139 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_PKTS      0x20
 140 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES                0x80
 141 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW            0x2
 142
 143 #define MLX5E_MIN_NUM_CHANNELS         0x1
 144 #define MLX5E_MAX_NUM_CHANNELS         (MLX5E_INDIR_RQT_SIZE / 2)
 145 #define MLX5E_TX_CQ_POLL_BUDGET        128
 146 #define MLX5E_TX_XSK_POLL_BUDGET       64
 147 #define MLX5E_SQ_RECOVER_MIN_INTERVAL  500 /* msecs */
 148
 149 #define MLX5E_KLM_UMR_WQE_SZ(sgl_len)\
 150         (sizeof(struct mlx5e_umr_wqe) +\
 151         (sizeof(struct mlx5_klm) * (sgl_len)))
 152
 153 #define MLX5E_KLM_UMR_WQEBBS(klm_entries) \
 154         (DIV_ROUND_UP(MLX5E_KLM_UMR_WQE_SZ(klm_entries), MLX5_SEND_WQE_BB))
 155
 156 #define MLX5E_KLM_UMR_DS_CNT(klm_entries)\
 157         (DIV_ROUND_UP(MLX5E_KLM_UMR_WQE_SZ(klm_entries), MLX5_SEND_WQE_DS))
 158
 159 #define MLX5E_KLM_MAX_ENTRIES_PER_WQE(wqe_size)\
 160         (((wqe_size) - sizeof(struct mlx5e_umr_wqe)) / sizeof(struct mlx5_klm))
 161
 162 #define MLX5E_KLM_ENTRIES_PER_WQE(wqe_size)\
 163         ALIGN_DOWN(MLX5E_KLM_MAX_ENTRIES_PER_WQE(wqe_size), MLX5_UMR_KLM_NUM_ENTRIES_ALIGNMENT)
 164
 165 #define MLX5E_MAX_KLM_PER_WQE(mdev) \
 166         MLX5E_KLM_ENTRIES_PER_WQE(MLX5_SEND_WQE_BB * mlx5e_get_max_sq_aligned_wqebbs(mdev))
 167
 168 #define MLX5E_MSG_LEVEL                 NETIF_MSG_LINK
 169
 170 #define mlx5e_dbg(mlevel, priv, format, ...)                    \
 171 do {                                                            \
 172         if (NETIF_MSG_##mlevel & (priv)->msglevel)              \
 173                 netdev_warn(priv->netdev, format,               \
 174                             ##__VA_ARGS__);                     \
 175 } while (0)
 176
 177 #define mlx5e_state_dereference(priv, p) \
 178         rcu_dereference_protected((p), lockdep_is_held(&(priv)->state_lock))
 179
 180 static inline u8 mlx5e_get_num_lag_ports(struct mlx5_core_dev *mdev)
 181 {
 182         if (mlx5_lag_is_lacp_owner(mdev))
 183                 return 1;
 184
 185         return clamp_t(u8, MLX5_CAP_GEN(mdev, num_lag_ports), 1, MLX5_MAX_PORTS);
 186 }
 187
 188 static inline u16 mlx5_min_rx_wqes(int wq_type, u32 wq_size)
 189 {
 190         switch (wq_type) {
 191         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
 192                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW,
 193                              wq_size / 2);
 194         default:
 195                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES,
 196                              wq_size / 2);
 197         }
 198 }
 199
 200 /* Use this function to get max num channels (rxqs/txqs) only to create netdev */
 201 static inline int mlx5e_get_max_num_channels(struct mlx5_core_dev *mdev)
 202 {
 203         return is_kdump_kernel() ?
 204                 MLX5E_MIN_NUM_CHANNELS :
 205                 min_t(int, mlx5_comp_vectors_count(mdev), MLX5E_MAX_NUM_CHANNELS);
 206 }
 207
 208 /* The maximum WQE size can be retrieved by max_wqe_sz_sq in
 209  * bytes units. Driver hardens the limitation to 1KB (16
 210  * WQEBBs), unless firmware capability is stricter.
 211  */
 212 static inline u8 mlx5e_get_max_sq_wqebbs(struct mlx5_core_dev *mdev)
 213 {
 214         BUILD_BUG_ON(MLX5_SEND_WQE_MAX_WQEBBS > U8_MAX);
 215
 216         return (u8)min_t(u16, MLX5_SEND_WQE_MAX_WQEBBS,
 217                          MLX5_CAP_GEN(mdev, max_wqe_sz_sq) / MLX5_SEND_WQE_BB);
 218 }
 219
 220 static inline u8 mlx5e_get_max_sq_aligned_wqebbs(struct mlx5_core_dev *mdev)
 221 {
 222 /* The return value will be multiplied by MLX5_SEND_WQEBB_NUM_DS.
 223  * Since max_sq_wqebbs may be up to MLX5_SEND_WQE_MAX_WQEBBS == 16,
 224  * see mlx5e_get_max_sq_wqebbs(), the multiplication (16 * 4 == 64)
 225  * overflows the 6-bit DS field of Ctrl Segment. Use a bound lower
 226  * than MLX5_SEND_WQE_MAX_WQEBBS to let a full-session WQE be
 227  * cache-aligned.
 228  */
 229         u8 wqebbs = mlx5e_get_max_sq_wqebbs(mdev);
 230
 231         wqebbs = min_t(u8, wqebbs, MLX5_SEND_WQE_MAX_WQEBBS - 1);
 232 #if L1_CACHE_BYTES >= 128
 233         wqebbs = ALIGN_DOWN(wqebbs, 2);
 234 #endif
 235         return wqebbs;
 236 }
 237
 238 struct mlx5e_tx_wqe {
 239         struct mlx5_wqe_ctrl_seg ctrl;
 240         struct mlx5_wqe_eth_seg  eth;
 241         struct mlx5_wqe_data_seg data[];
 242 };
 243
 244 struct mlx5e_rx_wqe_ll {
 245         struct mlx5_wqe_srq_next_seg  next;
 246         struct mlx5_wqe_data_seg      data[];
 247 };
 248
 249 struct mlx5e_rx_wqe_cyc {
 250         DECLARE_FLEX_ARRAY(struct mlx5_wqe_data_seg, data);
 251 };
 252
 253 struct mlx5e_umr_wqe {
 254         struct mlx5_wqe_ctrl_seg       ctrl;
 255         struct mlx5_wqe_umr_ctrl_seg   uctrl;
 256         struct mlx5_mkey_seg           mkc;
 257         union {
 258                 DECLARE_FLEX_ARRAY(struct mlx5_mtt, inline_mtts);
 259                 DECLARE_FLEX_ARRAY(struct mlx5_klm, inline_klms);
 260                 DECLARE_FLEX_ARRAY(struct mlx5_ksm, inline_ksms);
 261         };
 262 };
 263
 264 enum mlx5e_priv_flag {
 265         MLX5E_PFLAG_RX_CQE_BASED_MODER,
 266         MLX5E_PFLAG_TX_CQE_BASED_MODER,
 267         MLX5E_PFLAG_RX_CQE_COMPRESS,
 268         MLX5E_PFLAG_RX_STRIDING_RQ,
 269         MLX5E_PFLAG_RX_NO_CSUM_COMPLETE,
 270         MLX5E_PFLAG_XDP_TX_MPWQE,
 271         MLX5E_PFLAG_SKB_TX_MPWQE,
 272         MLX5E_PFLAG_TX_PORT_TS,
 273         MLX5E_NUM_PFLAGS, /* Keep last */
 274 };
 275
 276 #define MLX5E_SET_PFLAG(params, pflag, enable)                  \
 277         do {                                                    \
 278                 if (enable)                                     \
 279                         (params)->pflags |= BIT(pflag);         \
 280                 else                                            \
 281                         (params)->pflags &= ~(BIT(pflag));      \
 282         } while (0)
 283
 284 #define MLX5E_GET_PFLAG(params, pflag) (!!((params)->pflags & (BIT(pflag))))
 285
 286 enum packet_merge {
 287         MLX5E_PACKET_MERGE_NONE,
 288         MLX5E_PACKET_MERGE_LRO,
 289         MLX5E_PACKET_MERGE_SHAMPO,
 290 };
 291
 292 struct mlx5e_packet_merge_param {
 293         enum packet_merge type;
 294         u32 timeout;
 295         struct {
 296                 u8 match_criteria_type;
 297                 u8 alignment_granularity;
 298         } shampo;
 299 };
 300
 301 struct mlx5e_params {
 302         u8  log_sq_size;
 303         u8  rq_wq_type;
 304         u8  log_rq_mtu_frames;
 305         u16 num_channels;
 306         struct {
 307                 u16 mode;
 308                 u8 num_tc;
 309                 struct netdev_tc_txq tc_to_txq[TC_MAX_QUEUE];
 310                 struct {
 311                         u64 max_rate[TC_MAX_QUEUE];
 312                         u32 hw_id[TC_MAX_QUEUE];
 313                 } channel;
 314         } mqprio;
 315         bool rx_cqe_compress_def;
 316         struct dim_cq_moder rx_cq_moderation;
 317         struct dim_cq_moder tx_cq_moderation;
 318         struct mlx5e_packet_merge_param packet_merge;
 319         u8  tx_min_inline_mode;
 320         bool vlan_strip_disable;
 321         bool scatter_fcs_en;
 322         bool rx_dim_enabled;
 323         bool tx_dim_enabled;
 324         u32 pflags;
 325         struct bpf_prog *xdp_prog;
 326         struct mlx5e_xsk *xsk;
 327         unsigned int sw_mtu;
 328         int hard_mtu;
 329         bool ptp_rx;
 330         __be32 terminate_lkey_be;
 331 };
 332
 333 static inline u8 mlx5e_get_dcb_num_tc(struct mlx5e_params *params)
 334 {
 335         return params->mqprio.mode == TC_MQPRIO_MODE_DCB ?
 336                 params->mqprio.num_tc : 1;
 337 }
 338
 339 /* Keep this enum consistent with the corresponding strings array
 340  * declared in en/reporter_rx.c
 341  */
 342 enum {
 343         MLX5E_RQ_STATE_ENABLED = 0,
 344         MLX5E_RQ_STATE_RECOVERING,
 345         MLX5E_RQ_STATE_DIM,
 346         MLX5E_RQ_STATE_NO_CSUM_COMPLETE,
 347         MLX5E_RQ_STATE_CSUM_FULL, /* cqe_csum_full hw bit is set */
 348         MLX5E_RQ_STATE_MINI_CQE_HW_STRIDX, /* set when mini_cqe_resp_stride_index cap is used */
 349         MLX5E_RQ_STATE_SHAMPO, /* set when SHAMPO cap is used */
 350         MLX5E_RQ_STATE_MINI_CQE_ENHANCED,  /* set when enhanced mini_cqe_cap is used */
 351         MLX5E_RQ_STATE_XSK, /* set to indicate an xsk rq */
 352         MLX5E_NUM_RQ_STATES, /* Must be kept last */
 353 };
 354
 355 struct mlx5e_cq {
 356         /* data path - accessed per cqe */
 357         struct mlx5_cqwq           wq;
 358
 359         /* data path - accessed per napi poll */
 360         u16                        event_ctr;
 361         struct napi_struct        *napi;
 362         struct mlx5_core_cq        mcq;
 363         struct mlx5e_ch_stats     *ch_stats;
 364
 365         /* control */
 366         struct net_device         *netdev;
 367         struct mlx5_core_dev      *mdev;
 368         struct mlx5e_priv         *priv;
 369         struct mlx5_wq_ctrl        wq_ctrl;
 370 } ____cacheline_aligned_in_smp;
 371
 372 struct mlx5e_cq_decomp {
 373         /* cqe decompression */
 374         struct mlx5_cqe64          title;
 375         struct mlx5_mini_cqe8      mini_arr[MLX5_MINI_CQE_ARRAY_SIZE];
 376         u8                         mini_arr_idx;
 377         u16                        left;
 378         u16                        wqe_counter;
 379         bool                       last_cqe_title;
 380 } ____cacheline_aligned_in_smp;
 381
 382 enum mlx5e_dma_map_type {
 383         MLX5E_DMA_MAP_SINGLE,
 384         MLX5E_DMA_MAP_PAGE
 385 };
 386
 387 struct mlx5e_sq_dma {
 388         dma_addr_t              addr;
 389         u32                     size;
 390         enum mlx5e_dma_map_type type;
 391 };
 392
 393 /* Keep this enum consistent with with the corresponding strings array
 394  * declared in en/reporter_tx.c
 395  */
 396 enum {
 397         MLX5E_SQ_STATE_ENABLED = 0,
 398         MLX5E_SQ_STATE_MPWQE,
 399         MLX5E_SQ_STATE_RECOVERING,
 400         MLX5E_SQ_STATE_IPSEC,
 401         MLX5E_SQ_STATE_DIM,
 402         MLX5E_SQ_STATE_VLAN_NEED_L2_INLINE,
 403         MLX5E_SQ_STATE_PENDING_XSK_TX,
 404         MLX5E_SQ_STATE_PENDING_TLS_RX_RESYNC,
 405         MLX5E_SQ_STATE_XDP_MULTIBUF,
 406         MLX5E_NUM_SQ_STATES, /* Must be kept last */
 407 };
 408
 409 struct mlx5e_tx_mpwqe {
 410         /* Current MPWQE session */
 411         struct mlx5e_tx_wqe *wqe;
 412         u32 bytes_count;
 413         u8 ds_count;
 414         u8 pkt_count;
 415         u8 inline_on;
 416 };
 417
 418 struct mlx5e_skb_fifo {
 419         struct sk_buff **fifo;
 420         u16 *pc;
 421         u16 *cc;
 422         u16 mask;
 423 };
 424
 425 struct mlx5e_ptpsq;
 426
 427 struct mlx5e_txqsq {
 428         /* data path */
 429
 430         /* dirtied @completion */
 431         u16                        cc;
 432         u16                        skb_fifo_cc;
 433         u32                        dma_fifo_cc;
 434         struct dim                 dim; /* Adaptive Moderation */
 435
 436         /* dirtied @xmit */
 437         u16                        pc ____cacheline_aligned_in_smp;
 438         u16                        skb_fifo_pc;
 439         u32                        dma_fifo_pc;
 440         struct mlx5e_tx_mpwqe      mpwqe;
 441
 442         struct mlx5e_cq            cq;
 443
 444         /* read only */
 445         struct mlx5_wq_cyc         wq;
 446         u32                        dma_fifo_mask;
 447         struct mlx5e_sq_stats     *stats;
 448         struct {
 449                 struct mlx5e_sq_dma       *dma_fifo;
 450                 struct mlx5e_skb_fifo      skb_fifo;
 451                 struct mlx5e_tx_wqe_info  *wqe_info;
 452         } db;
 453         void __iomem              *uar_map;
 454         struct netdev_queue       *txq;
 455         u32                        sqn;
 456         u16                        stop_room;
 457         u8                         max_sq_mpw_wqebbs;
 458         u8                         min_inline_mode;
 459         struct device             *pdev;
 460         __be32                     mkey_be;
 461         unsigned long              state;
 462         unsigned int               hw_mtu;
 463         struct mlx5_clock         *clock;
 464         struct net_device         *netdev;
 465         struct mlx5_core_dev      *mdev;
 466         struct mlx5e_channel      *channel;
 467         struct mlx5e_priv         *priv;
 468
 469         /* control path */
 470         struct mlx5_wq_ctrl        wq_ctrl;
 471         int                        ch_ix;
 472         int                        txq_ix;
 473         u32                        rate_limit;
 474         struct work_struct         recover_work;
 475         struct mlx5e_ptpsq        *ptpsq;
 476         cqe_ts_to_ns               ptp_cyc2time;
 477 } ____cacheline_aligned_in_smp;
 478
 479 struct mlx5e_xdp_info_fifo {
 480         union mlx5e_xdp_info *xi;
 481         u32 *cc;
 482         u32 *pc;
 483         u32 mask;
 484 };
 485
 486 struct mlx5e_xdpsq;
 487 struct mlx5e_xmit_data;
 488 typedef int (*mlx5e_fp_xmit_xdp_frame_check)(struct mlx5e_xdpsq *);
 489 typedef bool (*mlx5e_fp_xmit_xdp_frame)(struct mlx5e_xdpsq *,
 490                                         struct mlx5e_xmit_data *,
 491                                         int);
 492
 493 struct mlx5e_xdpsq {
 494         /* data path */
 495
 496         /* dirtied @completion */
 497         u32                        xdpi_fifo_cc;
 498         u16                        cc;
 499
 500         /* dirtied @xmit */
 501         u32                        xdpi_fifo_pc ____cacheline_aligned_in_smp;
 502         u16                        pc;
 503         struct mlx5_wqe_ctrl_seg   *doorbell_cseg;
 504         struct mlx5e_tx_mpwqe      mpwqe;
 505
 506         struct mlx5e_cq            cq;
 507
 508         /* read only */
 509         struct xsk_buff_pool      *xsk_pool;
 510         struct mlx5_wq_cyc         wq;
 511         struct mlx5e_xdpsq_stats  *stats;
 512         mlx5e_fp_xmit_xdp_frame_check xmit_xdp_frame_check;
 513         mlx5e_fp_xmit_xdp_frame    xmit_xdp_frame;
 514         struct {
 515                 struct mlx5e_xdp_wqe_info *wqe_info;
 516                 struct mlx5e_xdp_info_fifo xdpi_fifo;
 517         } db;
 518         void __iomem              *uar_map;
 519         u32                        sqn;
 520         struct device             *pdev;
 521         __be32                     mkey_be;
 522         u16                        stop_room;
 523         u8                         max_sq_mpw_wqebbs;
 524         u8                         min_inline_mode;
 525         unsigned long              state;
 526         unsigned int               hw_mtu;
 527
 528         /* control path */
 529         struct mlx5_wq_ctrl        wq_ctrl;
 530         struct mlx5e_channel      *channel;
 531 } ____cacheline_aligned_in_smp;
 532
 533 struct mlx5e_ktls_resync_resp;
 534
 535 struct mlx5e_icosq {
 536         /* data path */
 537         u16                        cc;
 538         u16                        pc;
 539
 540         struct mlx5_wqe_ctrl_seg  *doorbell_cseg;
 541         struct mlx5e_cq            cq;
 542
 543         /* write@xmit, read@completion */
 544         struct {
 545                 struct mlx5e_icosq_wqe_info *wqe_info;
 546         } db;
 547
 548         /* read only */
 549         struct mlx5_wq_cyc         wq;
 550         void __iomem              *uar_map;
 551         u32                        sqn;
 552         u16                        reserved_room;
 553         unsigned long              state;
 554         struct mlx5e_ktls_resync_resp *ktls_resync;
 555
 556         /* control path */
 557         struct mlx5_wq_ctrl        wq_ctrl;
 558         struct mlx5e_channel      *channel;
 559
 560         struct work_struct         recover_work;
 561 } ____cacheline_aligned_in_smp;
 562
 563 struct mlx5e_frag_page {
 564         struct page *page;
 565         u16 frags;
 566 };
 567
 568 enum mlx5e_wqe_frag_flag {
 569         MLX5E_WQE_FRAG_LAST_IN_PAGE,
 570         MLX5E_WQE_FRAG_SKIP_RELEASE,
 571 };
 572
 573 struct mlx5e_wqe_frag_info {
 574         union {
 575                 struct mlx5e_frag_page *frag_page;
 576                 struct xdp_buff **xskp;
 577         };
 578         u32 offset;
 579         u8 flags;
 580 };
 581
 582 union mlx5e_alloc_units {
 583         DECLARE_FLEX_ARRAY(struct mlx5e_frag_page, frag_pages);
 584         DECLARE_FLEX_ARRAY(struct page *, pages);
 585         DECLARE_FLEX_ARRAY(struct xdp_buff *, xsk_buffs);
 586 };
 587
 588 struct mlx5e_mpw_info {
 589         u16 consumed_strides;
 590         DECLARE_BITMAP(skip_release_bitmap, MLX5_MPWRQ_MAX_PAGES_PER_WQE);
 591         struct mlx5e_frag_page linear_page;
 592         union mlx5e_alloc_units alloc_units;
 593 };
 594
 595 #define MLX5E_MAX_RX_FRAGS 4
 596
 597 /* a single cache unit is capable to serve one napi call (for non-striding rq)
 598  * or a MPWQE (for striding rq).
 599  */
 600 #define MLX5E_CACHE_UNIT (MLX5_MPWRQ_MAX_PAGES_PER_WQE > NAPI_POLL_WEIGHT ? \
 601                           MLX5_MPWRQ_MAX_PAGES_PER_WQE : NAPI_POLL_WEIGHT)
 602 #define MLX5E_CACHE_SIZE        (4 * roundup_pow_of_two(MLX5E_CACHE_UNIT))
 603
 604 struct mlx5e_rq;
 605 typedef void (*mlx5e_fp_handle_rx_cqe)(struct mlx5e_rq*, struct mlx5_cqe64*);
 606 typedef struct sk_buff *
 607 (*mlx5e_fp_skb_from_cqe_mpwrq)(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 608                                struct mlx5_cqe64 *cqe, u16 cqe_bcnt,
 609                                u32 head_offset, u32 page_idx);
 610 typedef struct sk_buff *
 611 (*mlx5e_fp_skb_from_cqe)(struct mlx5e_rq *rq, struct mlx5e_wqe_frag_info *wi,
 612                          struct mlx5_cqe64 *cqe, u32 cqe_bcnt);
 613 typedef bool (*mlx5e_fp_post_rx_wqes)(struct mlx5e_rq *rq);
 614 typedef void (*mlx5e_fp_dealloc_wqe)(struct mlx5e_rq*, u16);
 615 typedef void (*mlx5e_fp_shampo_dealloc_hd)(struct mlx5e_rq*, u16, u16, bool);
 616
 617 int mlx5e_rq_set_handlers(struct mlx5e_rq *rq, struct mlx5e_params *params, bool xsk);
 618 void mlx5e_rq_set_trap_handlers(struct mlx5e_rq *rq, struct mlx5e_params *params);
 619
 620 enum mlx5e_rq_flag {
 621         MLX5E_RQ_FLAG_XDP_XMIT,
 622         MLX5E_RQ_FLAG_XDP_REDIRECT,
 623 };
 624
 625 struct mlx5e_rq_frag_info {
 626         int frag_size;
 627         int frag_stride;
 628 };
 629
 630 struct mlx5e_rq_frags_info {
 631         struct mlx5e_rq_frag_info arr[MLX5E_MAX_RX_FRAGS];
 632         u8 num_frags;
 633         u8 log_num_frags;
 634         u16 wqe_bulk;
 635         u16 refill_unit;
 636         u8 wqe_index_mask;
 637 };
 638
 639 struct mlx5e_dma_info {
 640         dma_addr_t addr;
 641         union {
 642                 struct mlx5e_frag_page *frag_page;
 643                 struct page *page;
 644         };
 645 };
 646
 647 struct mlx5e_shampo_hd {
 648         u32 mkey;
 649         struct mlx5e_dma_info *info;
 650         struct mlx5e_frag_page *pages;
 651         u16 curr_page_index;
 652         u16 hd_per_wq;
 653         u16 hd_per_wqe;
 654         unsigned long *bitmap;
 655         u16 pi;
 656         u16 ci;
 657         __be32 key;
 658         u64 last_addr;
 659 };
 660
 661 struct mlx5e_hw_gro_data {
 662         struct sk_buff *skb;
 663         struct flow_keys fk;
 664         int second_ip_id;
 665 };
 666
 667 enum mlx5e_mpwrq_umr_mode {
 668         MLX5E_MPWRQ_UMR_MODE_ALIGNED,
 669         MLX5E_MPWRQ_UMR_MODE_UNALIGNED,
 670         MLX5E_MPWRQ_UMR_MODE_OVERSIZED,
 671         MLX5E_MPWRQ_UMR_MODE_TRIPLE,
 672 };
 673
 674 struct mlx5e_rq {
 675         /* data path */
 676         union {
 677                 struct {
 678                         struct mlx5_wq_cyc          wq;
 679                         struct mlx5e_wqe_frag_info *frags;
 680                         union mlx5e_alloc_units    *alloc_units;
 681                         struct mlx5e_rq_frags_info  info;
 682                         mlx5e_fp_skb_from_cqe       skb_from_cqe;
 683                 } wqe;
 684                 struct {
 685                         struct mlx5_wq_ll      wq;
 686                         struct mlx5e_umr_wqe   umr_wqe;
 687                         struct mlx5e_mpw_info *info;
 688                         mlx5e_fp_skb_from_cqe_mpwrq skb_from_cqe_mpwrq;
 689                         __be32                 umr_mkey_be;
 690                         u16                    num_strides;
 691                         u16                    actual_wq_head;
 692                         u8                     log_stride_sz;
 693                         u8                     umr_in_progress;
 694                         u8                     umr_last_bulk;
 695                         u8                     umr_completed;
 696                         u8                     min_wqe_bulk;
 697                         u8                     page_shift;
 698                         u8                     pages_per_wqe;
 699                         u8                     umr_wqebbs;
 700                         u8                     mtts_per_wqe;
 701                         u8                     umr_mode;
 702                         struct mlx5e_shampo_hd *shampo;
 703                 } mpwqe;
 704         };
 705         struct {
 706                 u16            headroom;
 707                 u32            frame0_sz;
 708                 u8             map_dir;   /* dma map direction */
 709         } buff;
 710
 711         struct device         *pdev;
 712         struct net_device     *netdev;
 713         struct mlx5e_rq_stats *stats;
 714         struct mlx5e_cq        cq;
 715         struct mlx5e_cq_decomp cqd;
 716         struct hwtstamp_config *tstamp;
 717         struct mlx5_clock      *clock;
 718         struct mlx5e_icosq    *icosq;
 719         struct mlx5e_priv     *priv;
 720
 721         struct mlx5e_hw_gro_data *hw_gro_data;
 722
 723         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 724         mlx5e_fp_post_rx_wqes  post_wqes;
 725         mlx5e_fp_dealloc_wqe   dealloc_wqe;
 726
 727         unsigned long          state;
 728         int                    ix;
 729         unsigned int           hw_mtu;
 730
 731         struct dim         dim; /* Dynamic Interrupt Moderation */
 732
 733         /* XDP */
 734         struct bpf_prog __rcu *xdp_prog;
 735         struct mlx5e_xdpsq    *xdpsq;
 736         DECLARE_BITMAP(flags, 8);
 737         struct page_pool      *page_pool;
 738
 739         /* AF_XDP zero-copy */
 740         struct xsk_buff_pool  *xsk_pool;
 741
 742         struct work_struct     recover_work;
 743
 744         /* control */
 745         struct mlx5_wq_ctrl    wq_ctrl;
 746         __be32                 mkey_be;
 747         u8                     wq_type;
 748         u32                    rqn;
 749         struct mlx5_core_dev  *mdev;
 750         struct mlx5e_channel  *channel;
 751         struct mlx5e_dma_info  wqe_overflow;
 752
 753         /* XDP read-mostly */
 754         struct xdp_rxq_info    xdp_rxq;
 755         cqe_ts_to_ns           ptp_cyc2time;
 756 } ____cacheline_aligned_in_smp;
 757
 758 enum mlx5e_channel_state {
 759         MLX5E_CHANNEL_STATE_XSK,
 760         MLX5E_CHANNEL_NUM_STATES
 761 };
 762
 763 struct mlx5e_channel {
 764         /* data path */
 765         struct mlx5e_rq            rq;
 766         struct mlx5e_xdpsq         rq_xdpsq;
 767         struct mlx5e_txqsq         sq[MLX5E_MAX_NUM_TC];
 768         struct mlx5e_icosq         icosq;   /* internal control operations */
 769         struct mlx5e_txqsq __rcu * __rcu *qos_sqs;
 770         bool                       xdp;
 771         struct napi_struct         napi;
 772         struct device             *pdev;
 773         struct net_device         *netdev;
 774         __be32                     mkey_be;
 775         u16                        qos_sqs_size;
 776         u8                         num_tc;
 777         u8                         lag_port;
 778
 779         /* XDP_REDIRECT */
 780         struct mlx5e_xdpsq         xdpsq;
 781
 782         /* AF_XDP zero-copy */
 783         struct mlx5e_rq            xskrq;
 784         struct mlx5e_xdpsq         xsksq;
 785
 786         /* Async ICOSQ */
 787         struct mlx5e_icosq         async_icosq;
 788         /* async_icosq can be accessed from any CPU - the spinlock protects it. */
 789         spinlock_t                 async_icosq_lock;
 790
 791         /* data path - accessed per napi poll */
 792         const struct cpumask      *aff_mask;
 793         struct mlx5e_ch_stats     *stats;
 794
 795         /* control */
 796         struct mlx5e_priv         *priv;
 797         struct mlx5_core_dev      *mdev;
 798         struct hwtstamp_config    *tstamp;
 799         DECLARE_BITMAP(state, MLX5E_CHANNEL_NUM_STATES);
 800         int                        ix;
 801         int                        cpu;
 802         /* Sync between icosq recovery and XSK enable/disable. */
 803         struct mutex               icosq_recovery_lock;
 804 };
 805
 806 struct mlx5e_ptp;
 807
 808 struct mlx5e_channels {
 809         struct mlx5e_channel **c;
 810         struct mlx5e_ptp      *ptp;
 811         unsigned int           num;
 812         struct mlx5e_params    params;
 813 };
 814
 815 struct mlx5e_channel_stats {
 816         struct mlx5e_ch_stats ch;
 817         struct mlx5e_sq_stats sq[MLX5E_MAX_NUM_TC];
 818         struct mlx5e_rq_stats rq;
 819         struct mlx5e_rq_stats xskrq;
 820         struct mlx5e_xdpsq_stats rq_xdpsq;
 821         struct mlx5e_xdpsq_stats xdpsq;
 822         struct mlx5e_xdpsq_stats xsksq;
 823 } ____cacheline_aligned_in_smp;
 824
 825 struct mlx5e_ptp_stats {
 826         struct mlx5e_ch_stats ch;
 827         struct mlx5e_sq_stats sq[MLX5E_MAX_NUM_TC];
 828         struct mlx5e_ptp_cq_stats cq[MLX5E_MAX_NUM_TC];
 829         struct mlx5e_rq_stats rq;
 830 } ____cacheline_aligned_in_smp;
 831
 832 enum {
 833         MLX5E_STATE_OPENED,
 834         MLX5E_STATE_DESTROYING,
 835         MLX5E_STATE_XDP_TX_ENABLED,
 836         MLX5E_STATE_XDP_ACTIVE,
 837 };
 838
 839 struct mlx5e_modify_sq_param {
 840         int curr_state;
 841         int next_state;
 842         int rl_update;
 843         int rl_index;
 844         bool qos_update;
 845         u16 qos_queue_group_id;
 846 };
 847
 848 #if IS_ENABLED(CONFIG_PCI_HYPERV_INTERFACE)
 849 struct mlx5e_hv_vhca_stats_agent {
 850         struct mlx5_hv_vhca_agent *agent;
 851         struct delayed_work        work;
 852         u16                        delay;
 853         void                      *buf;
 854 };
 855 #endif
 856
 857 struct mlx5e_xsk {
 858         /* XSK buffer pools are stored separately from channels,
 859          * because we don't want to lose them when channels are
 860          * recreated. The kernel also stores buffer pool, but it doesn't
 861          * distinguish between zero-copy and non-zero-copy UMEMs, so
 862          * rely on our mechanism.
 863          */
 864         struct xsk_buff_pool **pools;
 865         u16 refcnt;
 866         bool ever_used;
 867 };
 868
 869 /* Temporary storage for variables that are allocated when struct mlx5e_priv is
 870  * initialized, and used where we can't allocate them because that functions
 871  * must not fail. Use with care and make sure the same variable is not used
 872  * simultaneously by multiple users.
 873  */
 874 struct mlx5e_scratchpad {
 875         cpumask_var_t cpumask;
 876 };
 877
 878 struct mlx5e_trap;
 879 struct mlx5e_htb;
 880
 881 struct mlx5e_priv {
 882         /* priv data path fields - start */
 883         struct mlx5e_selq selq;
 884         struct mlx5e_txqsq **txq2sq;
 885 #ifdef CONFIG_MLX5_CORE_EN_DCB
 886         struct mlx5e_dcbx_dp       dcbx_dp;
 887 #endif
 888         /* priv data path fields - end */
 889
 890         u32                        msglevel;
 891         unsigned long              state;
 892         struct mutex               state_lock; /* Protects Interface state */
 893         struct mlx5e_rq            drop_rq;
 894
 895         struct mlx5e_channels      channels;
 896         u32                        tisn[MLX5_MAX_PORTS][MLX5E_MAX_NUM_TC];
 897         struct mlx5e_rx_res       *rx_res;
 898         u32                       *tx_rates;
 899
 900         struct mlx5e_flow_steering *fs;
 901
 902         struct workqueue_struct    *wq;
 903         struct work_struct         update_carrier_work;
 904         struct work_struct         set_rx_mode_work;
 905         struct work_struct         tx_timeout_work;
 906         struct work_struct         update_stats_work;
 907         struct work_struct         monitor_counters_work;
 908         struct mlx5_nb             monitor_counters_nb;
 909
 910         struct mlx5_core_dev      *mdev;
 911         struct net_device         *netdev;
 912         struct mlx5e_trap         *en_trap;
 913         struct mlx5e_stats         stats;
 914         struct mlx5e_channel_stats **channel_stats;
 915         struct mlx5e_channel_stats trap_stats;
 916         struct mlx5e_ptp_stats     ptp_stats;
 917         struct mlx5e_sq_stats      **htb_qos_sq_stats;
 918         u16                        htb_max_qos_sqs;
 919         u16                        stats_nch;
 920         u16                        max_nch;
 921         u8                         max_opened_tc;
 922         bool                       tx_ptp_opened;
 923         bool                       rx_ptp_opened;
 924         struct hwtstamp_config     tstamp;
 925         u16                        q_counter;
 926         u16                        drop_rq_q_counter;
 927         struct notifier_block      events_nb;
 928         struct notifier_block      blocking_events_nb;
 929
 930         struct udp_tunnel_nic_info nic_info;
 931 #ifdef CONFIG_MLX5_CORE_EN_DCB
 932         struct mlx5e_dcbx          dcbx;
 933 #endif
 934
 935         const struct mlx5e_profile *profile;
 936         void                      *ppriv;
 937 #ifdef CONFIG_MLX5_EN_MACSEC
 938         struct mlx5e_macsec       *macsec;
 939 #endif
 940 #ifdef CONFIG_MLX5_EN_IPSEC
 941         struct mlx5e_ipsec        *ipsec;
 942 #endif
 943 #ifdef CONFIG_MLX5_EN_TLS
 944         struct mlx5e_tls          *tls;
 945 #endif
 946         struct devlink_health_reporter *tx_reporter;
 947         struct devlink_health_reporter *rx_reporter;
 948         struct mlx5e_xsk           xsk;
 949 #if IS_ENABLED(CONFIG_PCI_HYPERV_INTERFACE)
 950         struct mlx5e_hv_vhca_stats_agent stats_agent;
 951 #endif
 952         struct mlx5e_scratchpad    scratchpad;
 953         struct mlx5e_htb          *htb;
 954         struct mlx5e_mqprio_rl    *mqprio_rl;
 955         struct dentry             *dfs_root;
 956 };
 957
 958 struct mlx5e_dev {
 959         struct mlx5e_priv *priv;
 960         struct devlink_port dl_port;
 961 };
 962
 963 struct mlx5e_rx_handlers {
 964         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 965         mlx5e_fp_handle_rx_cqe handle_rx_cqe_mpwqe;
 966         mlx5e_fp_handle_rx_cqe handle_rx_cqe_mpwqe_shampo;
 967 };
 968
 969 extern const struct mlx5e_rx_handlers mlx5e_rx_handlers_nic;
 970
 971 enum mlx5e_profile_feature {
 972         MLX5E_PROFILE_FEATURE_PTP_RX,
 973         MLX5E_PROFILE_FEATURE_PTP_TX,
 974         MLX5E_PROFILE_FEATURE_QOS_HTB,
 975         MLX5E_PROFILE_FEATURE_FS_VLAN,
 976         MLX5E_PROFILE_FEATURE_FS_TC,
 977 };
 978
 979 struct mlx5e_profile {
 980         int     (*init)(struct mlx5_core_dev *mdev,
 981                         struct net_device *netdev);
 982         void    (*cleanup)(struct mlx5e_priv *priv);
 983         int     (*init_rx)(struct mlx5e_priv *priv);
 984         void    (*cleanup_rx)(struct mlx5e_priv *priv);
 985         int     (*init_tx)(struct mlx5e_priv *priv);
 986         void    (*cleanup_tx)(struct mlx5e_priv *priv);
 987         void    (*enable)(struct mlx5e_priv *priv);
 988         void    (*disable)(struct mlx5e_priv *priv);
 989         int     (*update_rx)(struct mlx5e_priv *priv);
 990         void    (*update_stats)(struct mlx5e_priv *priv);
 991         void    (*update_carrier)(struct mlx5e_priv *priv);
 992         int     (*max_nch_limit)(struct mlx5_core_dev *mdev);
 993         unsigned int (*stats_grps_num)(struct mlx5e_priv *priv);
 994         mlx5e_stats_grp_t *stats_grps;
 995         const struct mlx5e_rx_handlers *rx_handlers;
 996         int     max_tc;
 997         u32     features;
 998 };
 999
1000 #define mlx5e_profile_feature_cap(profile, feature)     \
1001         ((profile)->features & BIT(MLX5E_PROFILE_FEATURE_##feature))
1002
1003 void mlx5e_build_ptys2ethtool_map(void);
1004
1005 bool mlx5e_check_fragmented_striding_rq_cap(struct mlx5_core_dev *mdev, u8 page_shift,
1006                                             enum mlx5e_mpwrq_umr_mode umr_mode);
1007
1008 void mlx5e_shampo_dealloc_hd(struct mlx5e_rq *rq, u16 len, u16 start, bool close);
1009 void mlx5e_get_stats(struct net_device *dev, struct rtnl_link_stats64 *stats);
1010 void mlx5e_fold_sw_stats64(struct mlx5e_priv *priv, struct rtnl_link_stats64 *s);
1011
1012 int mlx5e_self_test_num(struct mlx5e_priv *priv);
1013 int mlx5e_self_test_fill_strings(struct mlx5e_priv *priv, u8 *data);
1014 void mlx5e_self_test(struct net_device *ndev, struct ethtool_test *etest,
1015                      u64 *buf);
1016 void mlx5e_set_rx_mode_work(struct work_struct *work);
1017
1018 int mlx5e_hwstamp_set(struct mlx5e_priv *priv, struct ifreq *ifr);
1019 int mlx5e_hwstamp_get(struct mlx5e_priv *priv, struct ifreq *ifr);
1020 int mlx5e_modify_rx_cqe_compression_locked(struct mlx5e_priv *priv, bool val, bool rx_filter);
1021
1022 int mlx5e_vlan_rx_add_vid(struct net_device *dev, __always_unused __be16 proto,
1023                           u16 vid);
1024 int mlx5e_vlan_rx_kill_vid(struct net_device *dev, __always_unused __be16 proto,
1025                            u16 vid);
1026 void mlx5e_timestamp_init(struct mlx5e_priv *priv);
1027
1028 struct mlx5e_xsk_param;
1029
1030 struct mlx5e_rq_param;
1031 int mlx5e_open_rq(struct mlx5e_params *params, struct mlx5e_rq_param *param,
1032                   struct mlx5e_xsk_param *xsk, int node,
1033                   struct mlx5e_rq *rq);
1034 #define MLX5E_RQ_WQES_TIMEOUT 20000 /* msecs */
1035 int mlx5e_wait_for_min_rx_wqes(struct mlx5e_rq *rq, int wait_time);
1036 void mlx5e_close_rq(struct mlx5e_rq *rq);
1037 int mlx5e_create_rq(struct mlx5e_rq *rq, struct mlx5e_rq_param *param);
1038 void mlx5e_destroy_rq(struct mlx5e_rq *rq);
1039
1040 struct mlx5e_sq_param;
1041 int mlx5e_open_xdpsq(struct mlx5e_channel *c, struct mlx5e_params *params,
1042                      struct mlx5e_sq_param *param, struct xsk_buff_pool *xsk_pool,
1043                      struct mlx5e_xdpsq *sq, bool is_redirect);
1044 void mlx5e_close_xdpsq(struct mlx5e_xdpsq *sq);
1045
1046 struct mlx5e_create_cq_param {
1047         struct napi_struct *napi;
1048         struct mlx5e_ch_stats *ch_stats;
1049         int node;
1050         int ix;
1051 };
1052
1053 struct mlx5e_cq_param;
1054 int mlx5e_open_cq(struct mlx5e_priv *priv, struct dim_cq_moder moder,
1055                   struct mlx5e_cq_param *param, struct mlx5e_create_cq_param *ccp,
1056                   struct mlx5e_cq *cq);
1057 void mlx5e_close_cq(struct mlx5e_cq *cq);
1058
1059 int mlx5e_open_locked(struct net_device *netdev);
1060 int mlx5e_close_locked(struct net_device *netdev);
1061
1062 void mlx5e_trigger_napi_icosq(struct mlx5e_channel *c);
1063 void mlx5e_trigger_napi_sched(struct napi_struct *napi);
1064
1065 int mlx5e_open_channels(struct mlx5e_priv *priv,
1066                         struct mlx5e_channels *chs);
1067 void mlx5e_close_channels(struct mlx5e_channels *chs);
1068
1069 /* Function pointer to be used to modify HW or kernel settings while
1070  * switching channels
1071  */
1072 typedef int (*mlx5e_fp_preactivate)(struct mlx5e_priv *priv, void *context);
1073 #define MLX5E_DEFINE_PREACTIVATE_WRAPPER_CTX(fn) \
1074 int fn##_ctx(struct mlx5e_priv *priv, void *context) \
1075 { \
1076         return fn(priv); \
1077 }
1078 int mlx5e_safe_reopen_channels(struct mlx5e_priv *priv);
1079 int mlx5e_safe_switch_params(struct mlx5e_priv *priv,
1080                              struct mlx5e_params *new_params,
1081                              mlx5e_fp_preactivate preactivate,
1082                              void *context, bool reset);
1083 int mlx5e_update_tx_netdev_queues(struct mlx5e_priv *priv);
1084 int mlx5e_num_channels_changed_ctx(struct mlx5e_priv *priv, void *context);
1085 void mlx5e_activate_priv_channels(struct mlx5e_priv *priv);
1086 void mlx5e_deactivate_priv_channels(struct mlx5e_priv *priv);
1087 int mlx5e_ptp_rx_manage_fs_ctx(struct mlx5e_priv *priv, void *ctx);
1088
1089 int mlx5e_flush_rq(struct mlx5e_rq *rq, int curr_state);
1090 void mlx5e_activate_rq(struct mlx5e_rq *rq);
1091 void mlx5e_deactivate_rq(struct mlx5e_rq *rq);
1092 void mlx5e_activate_icosq(struct mlx5e_icosq *icosq);
1093 void mlx5e_deactivate_icosq(struct mlx5e_icosq *icosq);
1094
1095 int mlx5e_modify_sq(struct mlx5_core_dev *mdev, u32 sqn,
1096                     struct mlx5e_modify_sq_param *p);
1097 int mlx5e_open_txqsq(struct mlx5e_channel *c, u32 tisn, int txq_ix,
1098                      struct mlx5e_params *params, struct mlx5e_sq_param *param,
1099                      struct mlx5e_txqsq *sq, int tc, u16 qos_queue_group_id,
1100                      struct mlx5e_sq_stats *sq_stats);
1101 void mlx5e_activate_txqsq(struct mlx5e_txqsq *sq);
1102 void mlx5e_deactivate_txqsq(struct mlx5e_txqsq *sq);
1103 void mlx5e_free_txqsq(struct mlx5e_txqsq *sq);
1104 void mlx5e_tx_disable_queue(struct netdev_queue *txq);
1105 int mlx5e_alloc_txqsq_db(struct mlx5e_txqsq *sq, int numa);
1106 void mlx5e_free_txqsq_db(struct mlx5e_txqsq *sq);
1107 struct mlx5e_create_sq_param;
1108 int mlx5e_create_sq_rdy(struct mlx5_core_dev *mdev,
1109                         struct mlx5e_sq_param *param,
1110                         struct mlx5e_create_sq_param *csp,
1111                         u16 qos_queue_group_id,
1112                         u32 *sqn);
1113 void mlx5e_tx_err_cqe_work(struct work_struct *recover_work);
1114 void mlx5e_close_txqsq(struct mlx5e_txqsq *sq);
1115
1116 static inline bool mlx5_tx_swp_supported(struct mlx5_core_dev *mdev)
1117 {
1118         return MLX5_CAP_ETH(mdev, swp) &&
1119                 MLX5_CAP_ETH(mdev, swp_csum) && MLX5_CAP_ETH(mdev, swp_lso);
1120 }
1121
1122 extern const struct ethtool_ops mlx5e_ethtool_ops;
1123
1124 int mlx5e_create_mkey(struct mlx5_core_dev *mdev, u32 pdn, u32 *mkey);
1125 int mlx5e_create_mdev_resources(struct mlx5_core_dev *mdev);
1126 void mlx5e_destroy_mdev_resources(struct mlx5_core_dev *mdev);
1127 int mlx5e_refresh_tirs(struct mlx5e_priv *priv, bool enable_uc_lb,
1128                        bool enable_mc_lb);
1129 void mlx5e_mkey_set_relaxed_ordering(struct mlx5_core_dev *mdev, void *mkc);
1130
1131 /* common netdev helpers */
1132 void mlx5e_create_q_counters(struct mlx5e_priv *priv);
1133 void mlx5e_destroy_q_counters(struct mlx5e_priv *priv);
1134 int mlx5e_open_drop_rq(struct mlx5e_priv *priv,
1135                        struct mlx5e_rq *drop_rq);
1136 void mlx5e_close_drop_rq(struct mlx5e_rq *drop_rq);
1137
1138 int mlx5e_create_tis(struct mlx5_core_dev *mdev, void *in, u32 *tisn);
1139 void mlx5e_destroy_tis(struct mlx5_core_dev *mdev, u32 tisn);
1140
1141 int mlx5e_create_tises(struct mlx5e_priv *priv);
1142 void mlx5e_destroy_tises(struct mlx5e_priv *priv);
1143 int mlx5e_update_nic_rx(struct mlx5e_priv *priv);
1144 void mlx5e_update_carrier(struct mlx5e_priv *priv);
1145 int mlx5e_close(struct net_device *netdev);
1146 int mlx5e_open(struct net_device *netdev);
1147
1148 void mlx5e_queue_update_stats(struct mlx5e_priv *priv);
1149
1150 int mlx5e_set_dev_port_mtu(struct mlx5e_priv *priv);
1151 int mlx5e_set_dev_port_mtu_ctx(struct mlx5e_priv *priv, void *context);
1152 int mlx5e_change_mtu(struct net_device *netdev, int new_mtu,
1153                      mlx5e_fp_preactivate preactivate);
1154 void mlx5e_vxlan_set_netdev_info(struct mlx5e_priv *priv);
1155
1156 /* ethtool helpers */
1157 void mlx5e_ethtool_get_drvinfo(struct mlx5e_priv *priv,
1158                                struct ethtool_drvinfo *drvinfo);
1159 void mlx5e_ethtool_get_strings(struct mlx5e_priv *priv,
1160                                uint32_t stringset, uint8_t *data);
1161 int mlx5e_ethtool_get_sset_count(struct mlx5e_priv *priv, int sset);
1162 void mlx5e_ethtool_get_ethtool_stats(struct mlx5e_priv *priv,
1163                                      struct ethtool_stats *stats, u64 *data);
1164 void mlx5e_ethtool_get_ringparam(struct mlx5e_priv *priv,
1165                                  struct ethtool_ringparam *param,
1166                                  struct kernel_ethtool_ringparam *kernel_param);
1167 int mlx5e_ethtool_set_ringparam(struct mlx5e_priv *priv,
1168                                 struct ethtool_ringparam *param);
1169 void mlx5e_ethtool_get_channels(struct mlx5e_priv *priv,
1170                                 struct ethtool_channels *ch);
1171 int mlx5e_ethtool_set_channels(struct mlx5e_priv *priv,
1172                                struct ethtool_channels *ch);
1173 int mlx5e_ethtool_get_coalesce(struct mlx5e_priv *priv,
1174                                struct ethtool_coalesce *coal,
1175                                struct kernel_ethtool_coalesce *kernel_coal);
1176 int mlx5e_ethtool_set_coalesce(struct mlx5e_priv *priv,
1177                                struct ethtool_coalesce *coal,
1178                                struct kernel_ethtool_coalesce *kernel_coal,
1179                                struct netlink_ext_ack *extack);
1180 int mlx5e_ethtool_get_link_ksettings(struct mlx5e_priv *priv,
1181                                      struct ethtool_link_ksettings *link_ksettings);
1182 int mlx5e_ethtool_set_link_ksettings(struct mlx5e_priv *priv,
1183                                      const struct ethtool_link_ksettings *link_ksettings);
1184 int mlx5e_get_rxfh(struct net_device *netdev, u32 *indir, u8 *key, u8 *hfunc);
1185 int mlx5e_set_rxfh(struct net_device *dev, const u32 *indir, const u8 *key,
1186                    const u8 hfunc);
1187 int mlx5e_get_rxnfc(struct net_device *dev, struct ethtool_rxnfc *info,
1188                     u32 *rule_locs);
1189 int mlx5e_set_rxnfc(struct net_device *dev, struct ethtool_rxnfc *cmd);
1190 u32 mlx5e_ethtool_get_rxfh_key_size(struct mlx5e_priv *priv);
1191 u32 mlx5e_ethtool_get_rxfh_indir_size(struct mlx5e_priv *priv);
1192 int mlx5e_ethtool_get_ts_info(struct mlx5e_priv *priv,
1193                               struct ethtool_ts_info *info);
1194 int mlx5e_ethtool_flash_device(struct mlx5e_priv *priv,
1195                                struct ethtool_flash *flash);
1196 void mlx5e_ethtool_get_pauseparam(struct mlx5e_priv *priv,
1197                                   struct ethtool_pauseparam *pauseparam);
1198 int mlx5e_ethtool_set_pauseparam(struct mlx5e_priv *priv,
1199                                  struct ethtool_pauseparam *pauseparam);
1200
1201 /* mlx5e generic netdev management API */
1202 static inline bool
1203 mlx5e_tx_mpwqe_supported(struct mlx5_core_dev *mdev)
1204 {
1205         return !is_kdump_kernel() &&
1206                 MLX5_CAP_ETH(mdev, enhanced_multi_pkt_send_wqe);
1207 }
1208
1209 int mlx5e_get_pf_num_tirs(struct mlx5_core_dev *mdev);
1210 int mlx5e_priv_init(struct mlx5e_priv *priv,
1211                     const struct mlx5e_profile *profile,
1212                     struct net_device *netdev,
1213                     struct mlx5_core_dev *mdev);
1214 void mlx5e_priv_cleanup(struct mlx5e_priv *priv);
1215 struct net_device *
1216 mlx5e_create_netdev(struct mlx5_core_dev *mdev, const struct mlx5e_profile *profile);
1217 int mlx5e_attach_netdev(struct mlx5e_priv *priv);
1218 void mlx5e_detach_netdev(struct mlx5e_priv *priv);
1219 void mlx5e_destroy_netdev(struct mlx5e_priv *priv);
1220 int mlx5e_netdev_change_profile(struct mlx5e_priv *priv,
1221                                 const struct mlx5e_profile *new_profile, void *new_ppriv);
1222 void mlx5e_netdev_attach_nic_profile(struct mlx5e_priv *priv);
1223 void mlx5e_set_netdev_mtu_boundaries(struct mlx5e_priv *priv);
1224 void mlx5e_build_nic_params(struct mlx5e_priv *priv, struct mlx5e_xsk *xsk, u16 mtu);
1225 void mlx5e_rx_dim_work(struct work_struct *work);
1226 void mlx5e_tx_dim_work(struct work_struct *work);
1227
1228 void mlx5e_set_xdp_feature(struct net_device *netdev);
1229 netdev_features_t mlx5e_features_check(struct sk_buff *skb,
1230                                        struct net_device *netdev,
1231                                        netdev_features_t features);
1232 int mlx5e_set_features(struct net_device *netdev, netdev_features_t features);
1233 #ifdef CONFIG_MLX5_ESWITCH
1234 int mlx5e_set_vf_mac(struct net_device *dev, int vf, u8 *mac);
1235 int mlx5e_set_vf_rate(struct net_device *dev, int vf, int min_tx_rate, int max_tx_rate);
1236 int mlx5e_get_vf_config(struct net_device *dev, int vf, struct ifla_vf_info *ivi);
1237 int mlx5e_get_vf_stats(struct net_device *dev, int vf, struct ifla_vf_stats *vf_stats);
1238 #endif
1239 int mlx5e_create_mkey(struct mlx5_core_dev *mdev, u32 pdn, u32 *mkey);
1240 #endif /* __MLX5_EN_H__ */