drivers/net/ethernet/intel/igc/igc.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 /* Copyright (c)  2018 Intel Corporation */
   3
   4 #ifndef _IGC_H_
   5 #define _IGC_H_
   6
   7 #include <linux/kobject.h>
   8 #include <linux/pci.h>
   9 #include <linux/netdevice.h>
  10 #include <linux/vmalloc.h>
  11 #include <linux/ethtool.h>
  12 #include <linux/sctp.h>
  13 #include <linux/ptp_clock_kernel.h>
  14 #include <linux/timecounter.h>
  15 #include <linux/net_tstamp.h>
  16
  17 #include "igc_hw.h"
  18
  19 void igc_ethtool_set_ops(struct net_device *);
  20
  21 /* Transmit and receive queues */
  22 #define IGC_MAX_RX_QUEUES               4
  23 #define IGC_MAX_TX_QUEUES               4
  24
  25 #define MAX_Q_VECTORS                   8
  26 #define MAX_STD_JUMBO_FRAME_SIZE        9216
  27
  28 #define MAX_ETYPE_FILTER                8
  29 #define IGC_RETA_SIZE                   128
  30
  31 /* SDP support */
  32 #define IGC_N_EXTTS     2
  33 #define IGC_N_PEROUT    2
  34 #define IGC_N_SDP       4
  35
  36 #define MAX_FLEX_FILTER                 32
  37
  38 enum igc_mac_filter_type {
  39         IGC_MAC_FILTER_TYPE_DST = 0,
  40         IGC_MAC_FILTER_TYPE_SRC
  41 };
  42
  43 struct igc_tx_queue_stats {
  44         u64 packets;
  45         u64 bytes;
  46         u64 restart_queue;
  47         u64 restart_queue2;
  48 };
  49
  50 struct igc_rx_queue_stats {
  51         u64 packets;
  52         u64 bytes;
  53         u64 drops;
  54         u64 csum_err;
  55         u64 alloc_failed;
  56 };
  57
  58 struct igc_rx_packet_stats {
  59         u64 ipv4_packets;      /* IPv4 headers processed */
  60         u64 ipv4e_packets;     /* IPv4E headers with extensions processed */
  61         u64 ipv6_packets;      /* IPv6 headers processed */
  62         u64 ipv6e_packets;     /* IPv6E headers with extensions processed */
  63         u64 tcp_packets;       /* TCP headers processed */
  64         u64 udp_packets;       /* UDP headers processed */
  65         u64 sctp_packets;      /* SCTP headers processed */
  66         u64 nfs_packets;       /* NFS headers processe */
  67         u64 other_packets;
  68 };
  69
  70 struct igc_ring_container {
  71         struct igc_ring *ring;          /* pointer to linked list of rings */
  72         unsigned int total_bytes;       /* total bytes processed this int */
  73         unsigned int total_packets;     /* total packets processed this int */
  74         u16 work_limit;                 /* total work allowed per interrupt */
  75         u8 count;                       /* total number of rings in vector */
  76         u8 itr;                         /* current ITR setting for ring */
  77 };
  78
  79 struct igc_ring {
  80         struct igc_q_vector *q_vector;  /* backlink to q_vector */
  81         struct net_device *netdev;      /* back pointer to net_device */
  82         struct device *dev;             /* device for dma mapping */
  83         union {                         /* array of buffer info structs */
  84                 struct igc_tx_buffer *tx_buffer_info;
  85                 struct igc_rx_buffer *rx_buffer_info;
  86         };
  87         void *desc;                     /* descriptor ring memory */
  88         unsigned long flags;            /* ring specific flags */
  89         void __iomem *tail;             /* pointer to ring tail register */
  90         dma_addr_t dma;                 /* phys address of the ring */
  91         unsigned int size;              /* length of desc. ring in bytes */
  92
  93         u16 count;                      /* number of desc. in the ring */
  94         u8 queue_index;                 /* logical index of the ring*/
  95         u8 reg_idx;                     /* physical index of the ring */
  96         bool launchtime_enable;         /* true if LaunchTime is enabled */
  97         ktime_t last_tx_cycle;          /* end of the cycle with a launchtime transmission */
  98         ktime_t last_ff_cycle;          /* Last cycle with an active first flag */
  99
 100         u32 start_time;
 101         u32 end_time;
 102         u32 max_sdu;
 103
 104         /* CBS parameters */
 105         bool cbs_enable;                /* indicates if CBS is enabled */
 106         s32 idleslope;                  /* idleSlope in kbps */
 107         s32 sendslope;                  /* sendSlope in kbps */
 108         s32 hicredit;                   /* hiCredit in bytes */
 109         s32 locredit;                   /* loCredit in bytes */
 110
 111         /* everything past this point are written often */
 112         u16 next_to_clean;
 113         u16 next_to_use;
 114         u16 next_to_alloc;
 115
 116         union {
 117                 /* TX */
 118                 struct {
 119                         struct igc_tx_queue_stats tx_stats;
 120                         struct u64_stats_sync tx_syncp;
 121                         struct u64_stats_sync tx_syncp2;
 122                 };
 123                 /* RX */
 124                 struct {
 125                         struct igc_rx_queue_stats rx_stats;
 126                         struct igc_rx_packet_stats pkt_stats;
 127                         struct u64_stats_sync rx_syncp;
 128                         struct sk_buff *skb;
 129                 };
 130         };
 131
 132         struct xdp_rxq_info xdp_rxq;
 133         struct xsk_buff_pool *xsk_pool;
 134 } ____cacheline_internodealigned_in_smp;
 135
 136 /* Board specific private data structure */
 137 struct igc_adapter {
 138         struct net_device *netdev;
 139
 140         struct ethtool_eee eee;
 141         u16 eee_advert;
 142
 143         unsigned long state;
 144         unsigned int flags;
 145         unsigned int num_q_vectors;
 146
 147         struct msix_entry *msix_entries;
 148
 149         /* TX */
 150         u16 tx_work_limit;
 151         u32 tx_timeout_count;
 152         int num_tx_queues;
 153         struct igc_ring *tx_ring[IGC_MAX_TX_QUEUES];
 154
 155         /* RX */
 156         int num_rx_queues;
 157         struct igc_ring *rx_ring[IGC_MAX_RX_QUEUES];
 158
 159         struct timer_list watchdog_timer;
 160         struct timer_list dma_err_timer;
 161         struct timer_list phy_info_timer;
 162
 163         u32 wol;
 164         u32 en_mng_pt;
 165         u16 link_speed;
 166         u16 link_duplex;
 167
 168         u8 port_num;
 169
 170         u8 __iomem *io_addr;
 171         /* Interrupt Throttle Rate */
 172         u32 rx_itr_setting;
 173         u32 tx_itr_setting;
 174
 175         struct work_struct reset_task;
 176         struct work_struct watchdog_task;
 177         struct work_struct dma_err_task;
 178         bool fc_autoneg;
 179
 180         u8 tx_timeout_factor;
 181
 182         int msg_enable;
 183         u32 max_frame_size;
 184         u32 min_frame_size;
 185
 186         ktime_t base_time;
 187         ktime_t cycle_time;
 188         bool qbv_enable;
 189         u32 qbv_config_change_errors;
 190
 191         /* OS defined structs */
 192         struct pci_dev *pdev;
 193         /* lock for statistics */
 194         spinlock_t stats64_lock;
 195         struct rtnl_link_stats64 stats64;
 196
 197         /* structs defined in igc_hw.h */
 198         struct igc_hw hw;
 199         struct igc_hw_stats stats;
 200
 201         struct igc_q_vector *q_vector[MAX_Q_VECTORS];
 202         u32 eims_enable_mask;
 203         u32 eims_other;
 204
 205         u16 tx_ring_count;
 206         u16 rx_ring_count;
 207
 208         u32 tx_hwtstamp_timeouts;
 209         u32 tx_hwtstamp_skipped;
 210         u32 rx_hwtstamp_cleared;
 211
 212         u32 rss_queues;
 213         u32 rss_indir_tbl_init;
 214
 215         /* Any access to elements in nfc_rule_list is protected by the
 216          * nfc_rule_lock.
 217          */
 218         struct mutex nfc_rule_lock;
 219         struct list_head nfc_rule_list;
 220         unsigned int nfc_rule_count;
 221
 222         u8 rss_indir_tbl[IGC_RETA_SIZE];
 223
 224         unsigned long link_check_timeout;
 225         struct igc_info ei;
 226
 227         u32 test_icr;
 228
 229         struct ptp_clock *ptp_clock;
 230         struct ptp_clock_info ptp_caps;
 231         struct work_struct ptp_tx_work;
 232         struct sk_buff *ptp_tx_skb;
 233         struct hwtstamp_config tstamp_config;
 234         unsigned long ptp_tx_start;
 235         unsigned int ptp_flags;
 236         /* System time value lock */
 237         spinlock_t tmreg_lock;
 238         struct cyclecounter cc;
 239         struct timecounter tc;
 240         struct timespec64 prev_ptp_time; /* Pre-reset PTP clock */
 241         ktime_t ptp_reset_start; /* Reset time in clock mono */
 242         struct system_time_snapshot snapshot;
 243
 244         char fw_version[32];
 245
 246         struct bpf_prog *xdp_prog;
 247
 248         bool pps_sys_wrap_on;
 249
 250         struct ptp_pin_desc sdp_config[IGC_N_SDP];
 251         struct {
 252                 struct timespec64 start;
 253                 struct timespec64 period;
 254         } perout[IGC_N_PEROUT];
 255 };
 256
 257 void igc_up(struct igc_adapter *adapter);
 258 void igc_down(struct igc_adapter *adapter);
 259 int igc_open(struct net_device *netdev);
 260 int igc_close(struct net_device *netdev);
 261 int igc_setup_tx_resources(struct igc_ring *ring);
 262 int igc_setup_rx_resources(struct igc_ring *ring);
 263 void igc_free_tx_resources(struct igc_ring *ring);
 264 void igc_free_rx_resources(struct igc_ring *ring);
 265 unsigned int igc_get_max_rss_queues(struct igc_adapter *adapter);
 266 void igc_set_flag_queue_pairs(struct igc_adapter *adapter,
 267                               const u32 max_rss_queues);
 268 int igc_reinit_queues(struct igc_adapter *adapter);
 269 void igc_write_rss_indir_tbl(struct igc_adapter *adapter);
 270 bool igc_has_link(struct igc_adapter *adapter);
 271 void igc_reset(struct igc_adapter *adapter);
 272 void igc_update_stats(struct igc_adapter *adapter);
 273 void igc_disable_rx_ring(struct igc_ring *ring);
 274 void igc_enable_rx_ring(struct igc_ring *ring);
 275 void igc_disable_tx_ring(struct igc_ring *ring);
 276 void igc_enable_tx_ring(struct igc_ring *ring);
 277 int igc_xsk_wakeup(struct net_device *dev, u32 queue_id, u32 flags);
 278
 279 /* igc_dump declarations */
 280 void igc_rings_dump(struct igc_adapter *adapter);
 281 void igc_regs_dump(struct igc_adapter *adapter);
 282
 283 extern char igc_driver_name[];
 284
 285 #define IGC_REGS_LEN                    740
 286
 287 /* flags controlling PTP/1588 function */
 288 #define IGC_PTP_ENABLED         BIT(0)
 289
 290 /* Flags definitions */
 291 #define IGC_FLAG_HAS_MSI                BIT(0)
 292 #define IGC_FLAG_QUEUE_PAIRS            BIT(3)
 293 #define IGC_FLAG_DMAC                   BIT(4)
 294 #define IGC_FLAG_PTP                    BIT(8)
 295 #define IGC_FLAG_WOL_SUPPORTED          BIT(8)
 296 #define IGC_FLAG_NEED_LINK_UPDATE       BIT(9)
 297 #define IGC_FLAG_MEDIA_RESET            BIT(10)
 298 #define IGC_FLAG_MAS_ENABLE             BIT(12)
 299 #define IGC_FLAG_HAS_MSIX               BIT(13)
 300 #define IGC_FLAG_EEE                    BIT(14)
 301 #define IGC_FLAG_VLAN_PROMISC           BIT(15)
 302 #define IGC_FLAG_RX_LEGACY              BIT(16)
 303 #define IGC_FLAG_TSN_QBV_ENABLED        BIT(17)
 304 #define IGC_FLAG_TSN_QAV_ENABLED        BIT(18)
 305
 306 #define IGC_FLAG_TSN_ANY_ENABLED \
 307         (IGC_FLAG_TSN_QBV_ENABLED | IGC_FLAG_TSN_QAV_ENABLED)
 308
 309 #define IGC_FLAG_RSS_FIELD_IPV4_UDP     BIT(6)
 310 #define IGC_FLAG_RSS_FIELD_IPV6_UDP     BIT(7)
 311
 312 #define IGC_MRQC_ENABLE_RSS_MQ          0x00000002
 313 #define IGC_MRQC_RSS_FIELD_IPV4_UDP     0x00400000
 314 #define IGC_MRQC_RSS_FIELD_IPV6_UDP     0x00800000
 315
 316 /* Interrupt defines */
 317 #define IGC_START_ITR                   648 /* ~6000 ints/sec */
 318 #define IGC_4K_ITR                      980
 319 #define IGC_20K_ITR                     196
 320 #define IGC_70K_ITR                     56
 321
 322 #define IGC_DEFAULT_ITR         3 /* dynamic */
 323 #define IGC_MAX_ITR_USECS       10000
 324 #define IGC_MIN_ITR_USECS       10
 325 #define NON_Q_VECTORS           1
 326 #define MAX_MSIX_ENTRIES        10
 327
 328 /* TX/RX descriptor defines */
 329 #define IGC_DEFAULT_TXD         256
 330 #define IGC_DEFAULT_TX_WORK     128
 331 #define IGC_MIN_TXD             80
 332 #define IGC_MAX_TXD             4096
 333
 334 #define IGC_DEFAULT_RXD         256
 335 #define IGC_MIN_RXD             80
 336 #define IGC_MAX_RXD             4096
 337
 338 /* Supported Rx Buffer Sizes */
 339 #define IGC_RXBUFFER_256                256
 340 #define IGC_RXBUFFER_2048               2048
 341 #define IGC_RXBUFFER_3072               3072
 342
 343 #define AUTO_ALL_MODES          0
 344 #define IGC_RX_HDR_LEN                  IGC_RXBUFFER_256
 345
 346 /* Transmit and receive latency (for PTP timestamps) */
 347 #define IGC_I225_TX_LATENCY_10          240
 348 #define IGC_I225_TX_LATENCY_100         58
 349 #define IGC_I225_TX_LATENCY_1000        80
 350 #define IGC_I225_TX_LATENCY_2500        1325
 351 #define IGC_I225_RX_LATENCY_10          6450
 352 #define IGC_I225_RX_LATENCY_100         185
 353 #define IGC_I225_RX_LATENCY_1000        300
 354 #define IGC_I225_RX_LATENCY_2500        1485
 355
 356 /* RX and TX descriptor control thresholds.
 357  * PTHRESH - MAC will consider prefetch if it has fewer than this number of
 358  *           descriptors available in its onboard memory.
 359  *           Setting this to 0 disables RX descriptor prefetch.
 360  * HTHRESH - MAC will only prefetch if there are at least this many descriptors
 361  *           available in host memory.
 362  *           If PTHRESH is 0, this should also be 0.
 363  * WTHRESH - RX descriptor writeback threshold - MAC will delay writing back
 364  *           descriptors until either it has this many to write back, or the
 365  *           ITR timer expires.
 366  */
 367 #define IGC_RX_PTHRESH                  8
 368 #define IGC_RX_HTHRESH                  8
 369 #define IGC_TX_PTHRESH                  8
 370 #define IGC_TX_HTHRESH                  1
 371 #define IGC_RX_WTHRESH                  4
 372 #define IGC_TX_WTHRESH                  16
 373
 374 #define IGC_RX_DMA_ATTR \
 375         (DMA_ATTR_SKIP_CPU_SYNC | DMA_ATTR_WEAK_ORDERING)
 376
 377 #define IGC_TS_HDR_LEN                  16
 378
 379 #define IGC_SKB_PAD                     (NET_SKB_PAD + NET_IP_ALIGN)
 380
 381 #if (PAGE_SIZE < 8192)
 382 #define IGC_MAX_FRAME_BUILD_SKB \
 383         (SKB_WITH_OVERHEAD(IGC_RXBUFFER_2048) - IGC_SKB_PAD - IGC_TS_HDR_LEN)
 384 #else
 385 #define IGC_MAX_FRAME_BUILD_SKB (IGC_RXBUFFER_2048 - IGC_TS_HDR_LEN)
 386 #endif
 387
 388 /* How many Rx Buffers do we bundle into one write to the hardware ? */
 389 #define IGC_RX_BUFFER_WRITE     16 /* Must be power of 2 */
 390
 391 /* VLAN info */
 392 #define IGC_TX_FLAGS_VLAN_MASK  0xffff0000
 393 #define IGC_TX_FLAGS_VLAN_SHIFT 16
 394
 395 /* igc_test_staterr - tests bits within Rx descriptor status and error fields */
 396 static inline __le32 igc_test_staterr(union igc_adv_rx_desc *rx_desc,
 397                                       const u32 stat_err_bits)
 398 {
 399         return rx_desc->wb.upper.status_error & cpu_to_le32(stat_err_bits);
 400 }
 401
 402 enum igc_state_t {
 403         __IGC_TESTING,
 404         __IGC_RESETTING,
 405         __IGC_DOWN,
 406         __IGC_PTP_TX_IN_PROGRESS,
 407 };
 408
 409 enum igc_tx_flags {
 410         /* cmd_type flags */
 411         IGC_TX_FLAGS_VLAN       = 0x01,
 412         IGC_TX_FLAGS_TSO        = 0x02,
 413         IGC_TX_FLAGS_TSTAMP     = 0x04,
 414
 415         /* olinfo flags */
 416         IGC_TX_FLAGS_IPV4       = 0x10,
 417         IGC_TX_FLAGS_CSUM       = 0x20,
 418 };
 419
 420 enum igc_boards {
 421         board_base,
 422 };
 423
 424 /* The largest size we can write to the descriptor is 65535.  In order to
 425  * maintain a power of two alignment we have to limit ourselves to 32K.
 426  */
 427 #define IGC_MAX_TXD_PWR         15
 428 #define IGC_MAX_DATA_PER_TXD    BIT(IGC_MAX_TXD_PWR)
 429
 430 /* Tx Descriptors needed, worst case */
 431 #define TXD_USE_COUNT(S)        DIV_ROUND_UP((S), IGC_MAX_DATA_PER_TXD)
 432 #define DESC_NEEDED     (MAX_SKB_FRAGS + 4)
 433
 434 enum igc_tx_buffer_type {
 435         IGC_TX_BUFFER_TYPE_SKB,
 436         IGC_TX_BUFFER_TYPE_XDP,
 437         IGC_TX_BUFFER_TYPE_XSK,
 438 };
 439
 440 /* wrapper around a pointer to a socket buffer,
 441  * so a DMA handle can be stored along with the buffer
 442  */
 443 struct igc_tx_buffer {
 444         union igc_adv_tx_desc *next_to_watch;
 445         unsigned long time_stamp;
 446         enum igc_tx_buffer_type type;
 447         union {
 448                 struct sk_buff *skb;
 449                 struct xdp_frame *xdpf;
 450         };
 451         unsigned int bytecount;
 452         u16 gso_segs;
 453         __be16 protocol;
 454
 455         DEFINE_DMA_UNMAP_ADDR(dma);
 456         DEFINE_DMA_UNMAP_LEN(len);
 457         u32 tx_flags;
 458 };
 459
 460 struct igc_rx_buffer {
 461         union {
 462                 struct {
 463                         dma_addr_t dma;
 464                         struct page *page;
 465 #if (BITS_PER_LONG > 32) || (PAGE_SIZE >= 65536)
 466                         __u32 page_offset;
 467 #else
 468                         __u16 page_offset;
 469 #endif
 470                         __u16 pagecnt_bias;
 471                 };
 472                 struct xdp_buff *xdp;
 473         };
 474 };
 475
 476 struct igc_q_vector {
 477         struct igc_adapter *adapter;    /* backlink */
 478         void __iomem *itr_register;
 479         u32 eims_value;                 /* EIMS mask value */
 480
 481         u16 itr_val;
 482         u8 set_itr;
 483
 484         struct igc_ring_container rx, tx;
 485
 486         struct napi_struct napi;
 487
 488         struct rcu_head rcu;    /* to avoid race with update stats on free */
 489         char name[IFNAMSIZ + 9];
 490         struct net_device poll_dev;
 491
 492         /* for dynamic allocation of rings associated with this q_vector */
 493         struct igc_ring ring[] ____cacheline_internodealigned_in_smp;
 494 };
 495
 496 enum igc_filter_match_flags {
 497         IGC_FILTER_FLAG_ETHER_TYPE =    BIT(0),
 498         IGC_FILTER_FLAG_VLAN_TCI   =    BIT(1),
 499         IGC_FILTER_FLAG_SRC_MAC_ADDR =  BIT(2),
 500         IGC_FILTER_FLAG_DST_MAC_ADDR =  BIT(3),
 501         IGC_FILTER_FLAG_USER_DATA =     BIT(4),
 502         IGC_FILTER_FLAG_VLAN_ETYPE =    BIT(5),
 503 };
 504
 505 struct igc_nfc_filter {
 506         u8 match_flags;
 507         u16 etype;
 508         __be16 vlan_etype;
 509         u16 vlan_tci;
 510         u8 src_addr[ETH_ALEN];
 511         u8 dst_addr[ETH_ALEN];
 512         u8 user_data[8];
 513         u8 user_mask[8];
 514         u8 flex_index;
 515         u8 rx_queue;
 516         u8 prio;
 517         u8 immediate_irq;
 518         u8 drop;
 519 };
 520
 521 struct igc_nfc_rule {
 522         struct list_head list;
 523         struct igc_nfc_filter filter;
 524         u32 location;
 525         u16 action;
 526         bool flex;
 527 };
 528
 529 /* IGC supports a total of 32 NFC rules: 16 MAC address based, 8 VLAN priority
 530  * based, 8 ethertype based and 32 Flex filter based rules.
 531  */
 532 #define IGC_MAX_RXNFC_RULES             64
 533
 534 struct igc_flex_filter {
 535         u8 index;
 536         u8 data[128];
 537         u8 mask[16];
 538         u8 length;
 539         u8 rx_queue;
 540         u8 prio;
 541         u8 immediate_irq;
 542         u8 drop;
 543 };
 544
 545 /* igc_desc_unused - calculate if we have unused descriptors */
 546 static inline u16 igc_desc_unused(const struct igc_ring *ring)
 547 {
 548         u16 ntc = ring->next_to_clean;
 549         u16 ntu = ring->next_to_use;
 550
 551         return ((ntc > ntu) ? 0 : ring->count) + ntc - ntu - 1;
 552 }
 553
 554 static inline s32 igc_get_phy_info(struct igc_hw *hw)
 555 {
 556         if (hw->phy.ops.get_phy_info)
 557                 return hw->phy.ops.get_phy_info(hw);
 558
 559         return 0;
 560 }
 561
 562 static inline s32 igc_reset_phy(struct igc_hw *hw)
 563 {
 564         if (hw->phy.ops.reset)
 565                 return hw->phy.ops.reset(hw);
 566
 567         return 0;
 568 }
 569
 570 static inline struct netdev_queue *txring_txq(const struct igc_ring *tx_ring)
 571 {
 572         return netdev_get_tx_queue(tx_ring->netdev, tx_ring->queue_index);
 573 }
 574
 575 enum igc_ring_flags_t {
 576         IGC_RING_FLAG_RX_3K_BUFFER,
 577         IGC_RING_FLAG_RX_BUILD_SKB_ENABLED,
 578         IGC_RING_FLAG_RX_SCTP_CSUM,
 579         IGC_RING_FLAG_RX_LB_VLAN_BSWAP,
 580         IGC_RING_FLAG_TX_CTX_IDX,
 581         IGC_RING_FLAG_TX_DETECT_HANG,
 582         IGC_RING_FLAG_AF_XDP_ZC,
 583 };
 584
 585 #define ring_uses_large_buffer(ring) \
 586         test_bit(IGC_RING_FLAG_RX_3K_BUFFER, &(ring)->flags)
 587 #define set_ring_uses_large_buffer(ring) \
 588         set_bit(IGC_RING_FLAG_RX_3K_BUFFER, &(ring)->flags)
 589 #define clear_ring_uses_large_buffer(ring) \
 590         clear_bit(IGC_RING_FLAG_RX_3K_BUFFER, &(ring)->flags)
 591
 592 #define ring_uses_build_skb(ring) \
 593         test_bit(IGC_RING_FLAG_RX_BUILD_SKB_ENABLED, &(ring)->flags)
 594
 595 static inline unsigned int igc_rx_bufsz(struct igc_ring *ring)
 596 {
 597 #if (PAGE_SIZE < 8192)
 598         if (ring_uses_large_buffer(ring))
 599                 return IGC_RXBUFFER_3072;
 600
 601         if (ring_uses_build_skb(ring))
 602                 return IGC_MAX_FRAME_BUILD_SKB + IGC_TS_HDR_LEN;
 603 #endif
 604         return IGC_RXBUFFER_2048;
 605 }
 606
 607 static inline unsigned int igc_rx_pg_order(struct igc_ring *ring)
 608 {
 609 #if (PAGE_SIZE < 8192)
 610         if (ring_uses_large_buffer(ring))
 611                 return 1;
 612 #endif
 613         return 0;
 614 }
 615
 616 static inline s32 igc_read_phy_reg(struct igc_hw *hw, u32 offset, u16 *data)
 617 {
 618         if (hw->phy.ops.read_reg)
 619                 return hw->phy.ops.read_reg(hw, offset, data);
 620
 621         return -EOPNOTSUPP;
 622 }
 623
 624 void igc_reinit_locked(struct igc_adapter *);
 625 struct igc_nfc_rule *igc_get_nfc_rule(struct igc_adapter *adapter,
 626                                       u32 location);
 627 int igc_add_nfc_rule(struct igc_adapter *adapter, struct igc_nfc_rule *rule);
 628 void igc_del_nfc_rule(struct igc_adapter *adapter, struct igc_nfc_rule *rule);
 629
 630 void igc_ptp_init(struct igc_adapter *adapter);
 631 void igc_ptp_reset(struct igc_adapter *adapter);
 632 void igc_ptp_suspend(struct igc_adapter *adapter);
 633 void igc_ptp_stop(struct igc_adapter *adapter);
 634 ktime_t igc_ptp_rx_pktstamp(struct igc_adapter *adapter, __le32 *buf);
 635 int igc_ptp_set_ts_config(struct net_device *netdev, struct ifreq *ifr);
 636 int igc_ptp_get_ts_config(struct net_device *netdev, struct ifreq *ifr);
 637 void igc_ptp_tx_hang(struct igc_adapter *adapter);
 638 void igc_ptp_read(struct igc_adapter *adapter, struct timespec64 *ts);
 639
 640 #define igc_rx_pg_size(_ring) (PAGE_SIZE << igc_rx_pg_order(_ring))
 641
 642 #define IGC_TXD_DCMD    (IGC_ADVTXD_DCMD_EOP | IGC_ADVTXD_DCMD_RS)
 643
 644 #define IGC_RX_DESC(R, i)       \
 645         (&(((union igc_adv_rx_desc *)((R)->desc))[i]))
 646 #define IGC_TX_DESC(R, i)       \
 647         (&(((union igc_adv_tx_desc *)((R)->desc))[i]))
 648 #define IGC_TX_CTXTDESC(R, i)   \
 649         (&(((struct igc_adv_tx_context_desc *)((R)->desc))[i]))
 650
 651 #endif /* _IGC_H_ */