drivers/net/dsa/mv88e6xxx/chip.c

   1 /*
   2  * Marvell 88e6xxx Ethernet switch single-chip support
   3  *
   4  * Copyright (c) 2008 Marvell Semiconductor
   5  *
   6  * Copyright (c) 2016 Andrew Lunn <andrew@lunn.ch>
   7  *
   8  * Copyright (c) 2016-2017 Savoir-faire Linux Inc.
   9  *      Vivien Didelot <vivien.didelot@savoirfairelinux.com>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or
  14  * (at your option) any later version.
  15  */
  16
  17 #include <linux/delay.h>
  18 #include <linux/etherdevice.h>
  19 #include <linux/ethtool.h>
  20 #include <linux/if_bridge.h>
  21 #include <linux/interrupt.h>
  22 #include <linux/irq.h>
  23 #include <linux/irqdomain.h>
  24 #include <linux/jiffies.h>
  25 #include <linux/list.h>
  26 #include <linux/mdio.h>
  27 #include <linux/module.h>
  28 #include <linux/of_device.h>
  29 #include <linux/of_irq.h>
  30 #include <linux/of_mdio.h>
  31 #include <linux/netdevice.h>
  32 #include <linux/gpio/consumer.h>
  33 #include <linux/phy.h>
  34 #include <net/dsa.h>
  35
  36 #include "chip.h"
  37 #include "global1.h"
  38 #include "global2.h"
  39 #include "phy.h"
  40 #include "port.h"
  41 #include "serdes.h"
  42
  43 static void assert_reg_lock(struct mv88e6xxx_chip *chip)
  44 {
  45         if (unlikely(!mutex_is_locked(&chip->reg_lock))) {
  46                 dev_err(chip->dev, "Switch registers lock not held!\n");
  47                 dump_stack();
  48         }
  49 }
  50
  51 /* The switch ADDR[4:1] configuration pins define the chip SMI device address
  52  * (ADDR[0] is always zero, thus only even SMI addresses can be strapped).
  53  *
  54  * When ADDR is all zero, the chip uses Single-chip Addressing Mode, assuming it
  55  * is the only device connected to the SMI master. In this mode it responds to
  56  * all 32 possible SMI addresses, and thus maps directly the internal devices.
  57  *
  58  * When ADDR is non-zero, the chip uses Multi-chip Addressing Mode, allowing
  59  * multiple devices to share the SMI interface. In this mode it responds to only
  60  * 2 registers, used to indirectly access the internal SMI devices.
  61  */
  62
  63 static int mv88e6xxx_smi_read(struct mv88e6xxx_chip *chip,
  64                               int addr, int reg, u16 *val)
  65 {
  66         if (!chip->smi_ops)
  67                 return -EOPNOTSUPP;
  68
  69         return chip->smi_ops->read(chip, addr, reg, val);
  70 }
  71
  72 static int mv88e6xxx_smi_write(struct mv88e6xxx_chip *chip,
  73                                int addr, int reg, u16 val)
  74 {
  75         if (!chip->smi_ops)
  76                 return -EOPNOTSUPP;
  77
  78         return chip->smi_ops->write(chip, addr, reg, val);
  79 }
  80
  81 static int mv88e6xxx_smi_single_chip_read(struct mv88e6xxx_chip *chip,
  82                                           int addr, int reg, u16 *val)
  83 {
  84         int ret;
  85
  86         ret = mdiobus_read_nested(chip->bus, addr, reg);
  87         if (ret < 0)
  88                 return ret;
  89
  90         *val = ret & 0xffff;
  91
  92         return 0;
  93 }
  94
  95 static int mv88e6xxx_smi_single_chip_write(struct mv88e6xxx_chip *chip,
  96                                            int addr, int reg, u16 val)
  97 {
  98         int ret;
  99
 100         ret = mdiobus_write_nested(chip->bus, addr, reg, val);
 101         if (ret < 0)
 102                 return ret;
 103
 104         return 0;
 105 }
 106
 107 static const struct mv88e6xxx_bus_ops mv88e6xxx_smi_single_chip_ops = {
 108         .read = mv88e6xxx_smi_single_chip_read,
 109         .write = mv88e6xxx_smi_single_chip_write,
 110 };
 111
 112 static int mv88e6xxx_smi_multi_chip_wait(struct mv88e6xxx_chip *chip)
 113 {
 114         int ret;
 115         int i;
 116
 117         for (i = 0; i < 16; i++) {
 118                 ret = mdiobus_read_nested(chip->bus, chip->sw_addr, SMI_CMD);
 119                 if (ret < 0)
 120                         return ret;
 121
 122                 if ((ret & SMI_CMD_BUSY) == 0)
 123                         return 0;
 124         }
 125
 126         return -ETIMEDOUT;
 127 }
 128
 129 static int mv88e6xxx_smi_multi_chip_read(struct mv88e6xxx_chip *chip,
 130                                          int addr, int reg, u16 *val)
 131 {
 132         int ret;
 133
 134         /* Wait for the bus to become free. */
 135         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 136         if (ret < 0)
 137                 return ret;
 138
 139         /* Transmit the read command. */
 140         ret = mdiobus_write_nested(chip->bus, chip->sw_addr, SMI_CMD,
 141                                    SMI_CMD_OP_22_READ | (addr << 5) | reg);
 142         if (ret < 0)
 143                 return ret;
 144
 145         /* Wait for the read command to complete. */
 146         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 147         if (ret < 0)
 148                 return ret;
 149
 150         /* Read the data. */
 151         ret = mdiobus_read_nested(chip->bus, chip->sw_addr, SMI_DATA);
 152         if (ret < 0)
 153                 return ret;
 154
 155         *val = ret & 0xffff;
 156
 157         return 0;
 158 }
 159
 160 static int mv88e6xxx_smi_multi_chip_write(struct mv88e6xxx_chip *chip,
 161                                           int addr, int reg, u16 val)
 162 {
 163         int ret;
 164
 165         /* Wait for the bus to become free. */
 166         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 167         if (ret < 0)
 168                 return ret;
 169
 170         /* Transmit the data to write. */
 171         ret = mdiobus_write_nested(chip->bus, chip->sw_addr, SMI_DATA, val);
 172         if (ret < 0)
 173                 return ret;
 174
 175         /* Transmit the write command. */
 176         ret = mdiobus_write_nested(chip->bus, chip->sw_addr, SMI_CMD,
 177                                    SMI_CMD_OP_22_WRITE | (addr << 5) | reg);
 178         if (ret < 0)
 179                 return ret;
 180
 181         /* Wait for the write command to complete. */
 182         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 183         if (ret < 0)
 184                 return ret;
 185
 186         return 0;
 187 }
 188
 189 static const struct mv88e6xxx_bus_ops mv88e6xxx_smi_multi_chip_ops = {
 190         .read = mv88e6xxx_smi_multi_chip_read,
 191         .write = mv88e6xxx_smi_multi_chip_write,
 192 };
 193
 194 int mv88e6xxx_read(struct mv88e6xxx_chip *chip, int addr, int reg, u16 *val)
 195 {
 196         int err;
 197
 198         assert_reg_lock(chip);
 199
 200         err = mv88e6xxx_smi_read(chip, addr, reg, val);
 201         if (err)
 202                 return err;
 203
 204         dev_dbg(chip->dev, "<- addr: 0x%.2x reg: 0x%.2x val: 0x%.4x\n",
 205                 addr, reg, *val);
 206
 207         return 0;
 208 }
 209
 210 int mv88e6xxx_write(struct mv88e6xxx_chip *chip, int addr, int reg, u16 val)
 211 {
 212         int err;
 213
 214         assert_reg_lock(chip);
 215
 216         err = mv88e6xxx_smi_write(chip, addr, reg, val);
 217         if (err)
 218                 return err;
 219
 220         dev_dbg(chip->dev, "-> addr: 0x%.2x reg: 0x%.2x val: 0x%.4x\n",
 221                 addr, reg, val);
 222
 223         return 0;
 224 }
 225
 226 struct mii_bus *mv88e6xxx_default_mdio_bus(struct mv88e6xxx_chip *chip)
 227 {
 228         struct mv88e6xxx_mdio_bus *mdio_bus;
 229
 230         mdio_bus = list_first_entry(&chip->mdios, struct mv88e6xxx_mdio_bus,
 231                                     list);
 232         if (!mdio_bus)
 233                 return NULL;
 234
 235         return mdio_bus->bus;
 236 }
 237
 238 static void mv88e6xxx_g1_irq_mask(struct irq_data *d)
 239 {
 240         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 241         unsigned int n = d->hwirq;
 242
 243         chip->g1_irq.masked |= (1 << n);
 244 }
 245
 246 static void mv88e6xxx_g1_irq_unmask(struct irq_data *d)
 247 {
 248         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 249         unsigned int n = d->hwirq;
 250
 251         chip->g1_irq.masked &= ~(1 << n);
 252 }
 253
 254 static irqreturn_t mv88e6xxx_g1_irq_thread_fn(int irq, void *dev_id)
 255 {
 256         struct mv88e6xxx_chip *chip = dev_id;
 257         unsigned int nhandled = 0;
 258         unsigned int sub_irq;
 259         unsigned int n;
 260         u16 reg;
 261         int err;
 262
 263         mutex_lock(&chip->reg_lock);
 264         err = mv88e6xxx_g1_read(chip, MV88E6XXX_G1_STS, &reg);
 265         mutex_unlock(&chip->reg_lock);
 266
 267         if (err)
 268                 goto out;
 269
 270         for (n = 0; n < chip->g1_irq.nirqs; ++n) {
 271                 if (reg & (1 << n)) {
 272                         sub_irq = irq_find_mapping(chip->g1_irq.domain, n);
 273                         handle_nested_irq(sub_irq);
 274                         ++nhandled;
 275                 }
 276         }
 277 out:
 278         return (nhandled > 0 ? IRQ_HANDLED : IRQ_NONE);
 279 }
 280
 281 static void mv88e6xxx_g1_irq_bus_lock(struct irq_data *d)
 282 {
 283         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 284
 285         mutex_lock(&chip->reg_lock);
 286 }
 287
 288 static void mv88e6xxx_g1_irq_bus_sync_unlock(struct irq_data *d)
 289 {
 290         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 291         u16 mask = GENMASK(chip->g1_irq.nirqs, 0);
 292         u16 reg;
 293         int err;
 294
 295         err = mv88e6xxx_g1_read(chip, MV88E6XXX_G1_CTL1, &reg);
 296         if (err)
 297                 goto out;
 298
 299         reg &= ~mask;
 300         reg |= (~chip->g1_irq.masked & mask);
 301
 302         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_CTL1, reg);
 303         if (err)
 304                 goto out;
 305
 306 out:
 307         mutex_unlock(&chip->reg_lock);
 308 }
 309
 310 static struct irq_chip mv88e6xxx_g1_irq_chip = {
 311         .name                   = "mv88e6xxx-g1",
 312         .irq_mask               = mv88e6xxx_g1_irq_mask,
 313         .irq_unmask             = mv88e6xxx_g1_irq_unmask,
 314         .irq_bus_lock           = mv88e6xxx_g1_irq_bus_lock,
 315         .irq_bus_sync_unlock    = mv88e6xxx_g1_irq_bus_sync_unlock,
 316 };
 317
 318 static int mv88e6xxx_g1_irq_domain_map(struct irq_domain *d,
 319                                        unsigned int irq,
 320                                        irq_hw_number_t hwirq)
 321 {
 322         struct mv88e6xxx_chip *chip = d->host_data;
 323
 324         irq_set_chip_data(irq, d->host_data);
 325         irq_set_chip_and_handler(irq, &chip->g1_irq.chip, handle_level_irq);
 326         irq_set_noprobe(irq);
 327
 328         return 0;
 329 }
 330
 331 static const struct irq_domain_ops mv88e6xxx_g1_irq_domain_ops = {
 332         .map    = mv88e6xxx_g1_irq_domain_map,
 333         .xlate  = irq_domain_xlate_twocell,
 334 };
 335
 336 static void mv88e6xxx_g1_irq_free(struct mv88e6xxx_chip *chip)
 337 {
 338         int irq, virq;
 339         u16 mask;
 340
 341         mv88e6xxx_g1_read(chip, MV88E6XXX_G1_CTL1, &mask);
 342         mask |= GENMASK(chip->g1_irq.nirqs, 0);
 343         mv88e6xxx_g1_write(chip, MV88E6XXX_G1_CTL1, mask);
 344
 345         free_irq(chip->irq, chip);
 346
 347         for (irq = 0; irq < chip->g1_irq.nirqs; irq++) {
 348                 virq = irq_find_mapping(chip->g1_irq.domain, irq);
 349                 irq_dispose_mapping(virq);
 350         }
 351
 352         irq_domain_remove(chip->g1_irq.domain);
 353 }
 354
 355 static int mv88e6xxx_g1_irq_setup(struct mv88e6xxx_chip *chip)
 356 {
 357         int err, irq, virq;
 358         u16 reg, mask;
 359
 360         chip->g1_irq.nirqs = chip->info->g1_irqs;
 361         chip->g1_irq.domain = irq_domain_add_simple(
 362                 NULL, chip->g1_irq.nirqs, 0,
 363                 &mv88e6xxx_g1_irq_domain_ops, chip);
 364         if (!chip->g1_irq.domain)
 365                 return -ENOMEM;
 366
 367         for (irq = 0; irq < chip->g1_irq.nirqs; irq++)
 368                 irq_create_mapping(chip->g1_irq.domain, irq);
 369
 370         chip->g1_irq.chip = mv88e6xxx_g1_irq_chip;
 371         chip->g1_irq.masked = ~0;
 372
 373         err = mv88e6xxx_g1_read(chip, MV88E6XXX_G1_CTL1, &mask);
 374         if (err)
 375                 goto out_mapping;
 376
 377         mask &= ~GENMASK(chip->g1_irq.nirqs, 0);
 378
 379         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_CTL1, mask);
 380         if (err)
 381                 goto out_disable;
 382
 383         /* Reading the interrupt status clears (most of) them */
 384         err = mv88e6xxx_g1_read(chip, MV88E6XXX_G1_STS, &reg);
 385         if (err)
 386                 goto out_disable;
 387
 388         err = request_threaded_irq(chip->irq, NULL,
 389                                    mv88e6xxx_g1_irq_thread_fn,
 390                                    IRQF_ONESHOT | IRQF_TRIGGER_FALLING,
 391                                    dev_name(chip->dev), chip);
 392         if (err)
 393                 goto out_disable;
 394
 395         return 0;
 396
 397 out_disable:
 398         mask |= GENMASK(chip->g1_irq.nirqs, 0);
 399         mv88e6xxx_g1_write(chip, MV88E6XXX_G1_CTL1, mask);
 400
 401 out_mapping:
 402         for (irq = 0; irq < 16; irq++) {
 403                 virq = irq_find_mapping(chip->g1_irq.domain, irq);
 404                 irq_dispose_mapping(virq);
 405         }
 406
 407         irq_domain_remove(chip->g1_irq.domain);
 408
 409         return err;
 410 }
 411
 412 int mv88e6xxx_wait(struct mv88e6xxx_chip *chip, int addr, int reg, u16 mask)
 413 {
 414         int i;
 415
 416         for (i = 0; i < 16; i++) {
 417                 u16 val;
 418                 int err;
 419
 420                 err = mv88e6xxx_read(chip, addr, reg, &val);
 421                 if (err)
 422                         return err;
 423
 424                 if (!(val & mask))
 425                         return 0;
 426
 427                 usleep_range(1000, 2000);
 428         }
 429
 430         dev_err(chip->dev, "Timeout while waiting for switch\n");
 431         return -ETIMEDOUT;
 432 }
 433
 434 /* Indirect write to single pointer-data register with an Update bit */
 435 int mv88e6xxx_update(struct mv88e6xxx_chip *chip, int addr, int reg, u16 update)
 436 {
 437         u16 val;
 438         int err;
 439
 440         /* Wait until the previous operation is completed */
 441         err = mv88e6xxx_wait(chip, addr, reg, BIT(15));
 442         if (err)
 443                 return err;
 444
 445         /* Set the Update bit to trigger a write operation */
 446         val = BIT(15) | update;
 447
 448         return mv88e6xxx_write(chip, addr, reg, val);
 449 }
 450
 451 static int mv88e6xxx_port_setup_mac(struct mv88e6xxx_chip *chip, int port,
 452                                     int link, int speed, int duplex,
 453                                     phy_interface_t mode)
 454 {
 455         int err;
 456
 457         if (!chip->info->ops->port_set_link)
 458                 return 0;
 459
 460         /* Port's MAC control must not be changed unless the link is down */
 461         err = chip->info->ops->port_set_link(chip, port, 0);
 462         if (err)
 463                 return err;
 464
 465         if (chip->info->ops->port_set_speed) {
 466                 err = chip->info->ops->port_set_speed(chip, port, speed);
 467                 if (err && err != -EOPNOTSUPP)
 468                         goto restore_link;
 469         }
 470
 471         if (chip->info->ops->port_set_duplex) {
 472                 err = chip->info->ops->port_set_duplex(chip, port, duplex);
 473                 if (err && err != -EOPNOTSUPP)
 474                         goto restore_link;
 475         }
 476
 477         if (chip->info->ops->port_set_rgmii_delay) {
 478                 err = chip->info->ops->port_set_rgmii_delay(chip, port, mode);
 479                 if (err && err != -EOPNOTSUPP)
 480                         goto restore_link;
 481         }
 482
 483         if (chip->info->ops->port_set_cmode) {
 484                 err = chip->info->ops->port_set_cmode(chip, port, mode);
 485                 if (err && err != -EOPNOTSUPP)
 486                         goto restore_link;
 487         }
 488
 489         err = 0;
 490 restore_link:
 491         if (chip->info->ops->port_set_link(chip, port, link))
 492                 dev_err(chip->dev, "p%d: failed to restore MAC's link\n", port);
 493
 494         return err;
 495 }
 496
 497 /* We expect the switch to perform auto negotiation if there is a real
 498  * phy. However, in the case of a fixed link phy, we force the port
 499  * settings from the fixed link settings.
 500  */
 501 static void mv88e6xxx_adjust_link(struct dsa_switch *ds, int port,
 502                                   struct phy_device *phydev)
 503 {
 504         struct mv88e6xxx_chip *chip = ds->priv;
 505         int err;
 506
 507         if (!phy_is_pseudo_fixed_link(phydev))
 508                 return;
 509
 510         mutex_lock(&chip->reg_lock);
 511         err = mv88e6xxx_port_setup_mac(chip, port, phydev->link, phydev->speed,
 512                                        phydev->duplex, phydev->interface);
 513         mutex_unlock(&chip->reg_lock);
 514
 515         if (err && err != -EOPNOTSUPP)
 516                 dev_err(ds->dev, "p%d: failed to configure MAC\n", port);
 517 }
 518
 519 static int mv88e6xxx_stats_snapshot(struct mv88e6xxx_chip *chip, int port)
 520 {
 521         if (!chip->info->ops->stats_snapshot)
 522                 return -EOPNOTSUPP;
 523
 524         return chip->info->ops->stats_snapshot(chip, port);
 525 }
 526
 527 static struct mv88e6xxx_hw_stat mv88e6xxx_hw_stats[] = {
 528         { "in_good_octets",             8, 0x00, STATS_TYPE_BANK0, },
 529         { "in_bad_octets",              4, 0x02, STATS_TYPE_BANK0, },
 530         { "in_unicast",                 4, 0x04, STATS_TYPE_BANK0, },
 531         { "in_broadcasts",              4, 0x06, STATS_TYPE_BANK0, },
 532         { "in_multicasts",              4, 0x07, STATS_TYPE_BANK0, },
 533         { "in_pause",                   4, 0x16, STATS_TYPE_BANK0, },
 534         { "in_undersize",               4, 0x18, STATS_TYPE_BANK0, },
 535         { "in_fragments",               4, 0x19, STATS_TYPE_BANK0, },
 536         { "in_oversize",                4, 0x1a, STATS_TYPE_BANK0, },
 537         { "in_jabber",                  4, 0x1b, STATS_TYPE_BANK0, },
 538         { "in_rx_error",                4, 0x1c, STATS_TYPE_BANK0, },
 539         { "in_fcs_error",               4, 0x1d, STATS_TYPE_BANK0, },
 540         { "out_octets",                 8, 0x0e, STATS_TYPE_BANK0, },
 541         { "out_unicast",                4, 0x10, STATS_TYPE_BANK0, },
 542         { "out_broadcasts",             4, 0x13, STATS_TYPE_BANK0, },
 543         { "out_multicasts",             4, 0x12, STATS_TYPE_BANK0, },
 544         { "out_pause",                  4, 0x15, STATS_TYPE_BANK0, },
 545         { "excessive",                  4, 0x11, STATS_TYPE_BANK0, },
 546         { "collisions",                 4, 0x1e, STATS_TYPE_BANK0, },
 547         { "deferred",                   4, 0x05, STATS_TYPE_BANK0, },
 548         { "single",                     4, 0x14, STATS_TYPE_BANK0, },
 549         { "multiple",                   4, 0x17, STATS_TYPE_BANK0, },
 550         { "out_fcs_error",              4, 0x03, STATS_TYPE_BANK0, },
 551         { "late",                       4, 0x1f, STATS_TYPE_BANK0, },
 552         { "hist_64bytes",               4, 0x08, STATS_TYPE_BANK0, },
 553         { "hist_65_127bytes",           4, 0x09, STATS_TYPE_BANK0, },
 554         { "hist_128_255bytes",          4, 0x0a, STATS_TYPE_BANK0, },
 555         { "hist_256_511bytes",          4, 0x0b, STATS_TYPE_BANK0, },
 556         { "hist_512_1023bytes",         4, 0x0c, STATS_TYPE_BANK0, },
 557         { "hist_1024_max_bytes",        4, 0x0d, STATS_TYPE_BANK0, },
 558         { "sw_in_discards",             4, 0x10, STATS_TYPE_PORT, },
 559         { "sw_in_filtered",             2, 0x12, STATS_TYPE_PORT, },
 560         { "sw_out_filtered",            2, 0x13, STATS_TYPE_PORT, },
 561         { "in_discards",                4, 0x00, STATS_TYPE_BANK1, },
 562         { "in_filtered",                4, 0x01, STATS_TYPE_BANK1, },
 563         { "in_accepted",                4, 0x02, STATS_TYPE_BANK1, },
 564         { "in_bad_accepted",            4, 0x03, STATS_TYPE_BANK1, },
 565         { "in_good_avb_class_a",        4, 0x04, STATS_TYPE_BANK1, },
 566         { "in_good_avb_class_b",        4, 0x05, STATS_TYPE_BANK1, },
 567         { "in_bad_avb_class_a",         4, 0x06, STATS_TYPE_BANK1, },
 568         { "in_bad_avb_class_b",         4, 0x07, STATS_TYPE_BANK1, },
 569         { "tcam_counter_0",             4, 0x08, STATS_TYPE_BANK1, },
 570         { "tcam_counter_1",             4, 0x09, STATS_TYPE_BANK1, },
 571         { "tcam_counter_2",             4, 0x0a, STATS_TYPE_BANK1, },
 572         { "tcam_counter_3",             4, 0x0b, STATS_TYPE_BANK1, },
 573         { "in_da_unknown",              4, 0x0e, STATS_TYPE_BANK1, },
 574         { "in_management",              4, 0x0f, STATS_TYPE_BANK1, },
 575         { "out_queue_0",                4, 0x10, STATS_TYPE_BANK1, },
 576         { "out_queue_1",                4, 0x11, STATS_TYPE_BANK1, },
 577         { "out_queue_2",                4, 0x12, STATS_TYPE_BANK1, },
 578         { "out_queue_3",                4, 0x13, STATS_TYPE_BANK1, },
 579         { "out_queue_4",                4, 0x14, STATS_TYPE_BANK1, },
 580         { "out_queue_5",                4, 0x15, STATS_TYPE_BANK1, },
 581         { "out_queue_6",                4, 0x16, STATS_TYPE_BANK1, },
 582         { "out_queue_7",                4, 0x17, STATS_TYPE_BANK1, },
 583         { "out_cut_through",            4, 0x18, STATS_TYPE_BANK1, },
 584         { "out_octets_a",               4, 0x1a, STATS_TYPE_BANK1, },
 585         { "out_octets_b",               4, 0x1b, STATS_TYPE_BANK1, },
 586         { "out_management",             4, 0x1f, STATS_TYPE_BANK1, },
 587 };
 588
 589 static uint64_t _mv88e6xxx_get_ethtool_stat(struct mv88e6xxx_chip *chip,
 590                                             struct mv88e6xxx_hw_stat *s,
 591                                             int port, u16 bank1_select,
 592                                             u16 histogram)
 593 {
 594         u32 low;
 595         u32 high = 0;
 596         u16 reg = 0;
 597         int err;
 598         u64 value;
 599
 600         switch (s->type) {
 601         case STATS_TYPE_PORT:
 602                 err = mv88e6xxx_port_read(chip, port, s->reg, &reg);
 603                 if (err)
 604                         return UINT64_MAX;
 605
 606                 low = reg;
 607                 if (s->sizeof_stat == 4) {
 608                         err = mv88e6xxx_port_read(chip, port, s->reg + 1, &reg);
 609                         if (err)
 610                                 return UINT64_MAX;
 611                         high = reg;
 612                 }
 613                 break;
 614         case STATS_TYPE_BANK1:
 615                 reg = bank1_select;
 616                 /* fall through */
 617         case STATS_TYPE_BANK0:
 618                 reg |= s->reg | histogram;
 619                 mv88e6xxx_g1_stats_read(chip, reg, &low);
 620                 if (s->sizeof_stat == 8)
 621                         mv88e6xxx_g1_stats_read(chip, reg + 1, &high);
 622                 break;
 623         default:
 624                 return UINT64_MAX;
 625         }
 626         value = (((u64)high) << 16) | low;
 627         return value;
 628 }
 629
 630 static void mv88e6xxx_stats_get_strings(struct mv88e6xxx_chip *chip,
 631                                         uint8_t *data, int types)
 632 {
 633         struct mv88e6xxx_hw_stat *stat;
 634         int i, j;
 635
 636         for (i = 0, j = 0; i < ARRAY_SIZE(mv88e6xxx_hw_stats); i++) {
 637                 stat = &mv88e6xxx_hw_stats[i];
 638                 if (stat->type & types) {
 639                         memcpy(data + j * ETH_GSTRING_LEN, stat->string,
 640                                ETH_GSTRING_LEN);
 641                         j++;
 642                 }
 643         }
 644 }
 645
 646 static void mv88e6095_stats_get_strings(struct mv88e6xxx_chip *chip,
 647                                         uint8_t *data)
 648 {
 649         mv88e6xxx_stats_get_strings(chip, data,
 650                                     STATS_TYPE_BANK0 | STATS_TYPE_PORT);
 651 }
 652
 653 static void mv88e6320_stats_get_strings(struct mv88e6xxx_chip *chip,
 654                                         uint8_t *data)
 655 {
 656         mv88e6xxx_stats_get_strings(chip, data,
 657                                     STATS_TYPE_BANK0 | STATS_TYPE_BANK1);
 658 }
 659
 660 static void mv88e6xxx_get_strings(struct dsa_switch *ds, int port,
 661                                   uint8_t *data)
 662 {
 663         struct mv88e6xxx_chip *chip = ds->priv;
 664
 665         if (chip->info->ops->stats_get_strings)
 666                 chip->info->ops->stats_get_strings(chip, data);
 667 }
 668
 669 static int mv88e6xxx_stats_get_sset_count(struct mv88e6xxx_chip *chip,
 670                                           int types)
 671 {
 672         struct mv88e6xxx_hw_stat *stat;
 673         int i, j;
 674
 675         for (i = 0, j = 0; i < ARRAY_SIZE(mv88e6xxx_hw_stats); i++) {
 676                 stat = &mv88e6xxx_hw_stats[i];
 677                 if (stat->type & types)
 678                         j++;
 679         }
 680         return j;
 681 }
 682
 683 static int mv88e6095_stats_get_sset_count(struct mv88e6xxx_chip *chip)
 684 {
 685         return mv88e6xxx_stats_get_sset_count(chip, STATS_TYPE_BANK0 |
 686                                               STATS_TYPE_PORT);
 687 }
 688
 689 static int mv88e6320_stats_get_sset_count(struct mv88e6xxx_chip *chip)
 690 {
 691         return mv88e6xxx_stats_get_sset_count(chip, STATS_TYPE_BANK0 |
 692                                               STATS_TYPE_BANK1);
 693 }
 694
 695 static int mv88e6xxx_get_sset_count(struct dsa_switch *ds)
 696 {
 697         struct mv88e6xxx_chip *chip = ds->priv;
 698
 699         if (chip->info->ops->stats_get_sset_count)
 700                 return chip->info->ops->stats_get_sset_count(chip);
 701
 702         return 0;
 703 }
 704
 705 static void mv88e6xxx_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 706                                       uint64_t *data, int types,
 707                                       u16 bank1_select, u16 histogram)
 708 {
 709         struct mv88e6xxx_hw_stat *stat;
 710         int i, j;
 711
 712         for (i = 0, j = 0; i < ARRAY_SIZE(mv88e6xxx_hw_stats); i++) {
 713                 stat = &mv88e6xxx_hw_stats[i];
 714                 if (stat->type & types) {
 715                         data[j] = _mv88e6xxx_get_ethtool_stat(chip, stat, port,
 716                                                               bank1_select,
 717                                                               histogram);
 718                         j++;
 719                 }
 720         }
 721 }
 722
 723 static void mv88e6095_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 724                                       uint64_t *data)
 725 {
 726         return mv88e6xxx_stats_get_stats(chip, port, data,
 727                                          STATS_TYPE_BANK0 | STATS_TYPE_PORT,
 728                                          0, MV88E6XXX_G1_STATS_OP_HIST_RX_TX);
 729 }
 730
 731 static void mv88e6320_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 732                                       uint64_t *data)
 733 {
 734         return mv88e6xxx_stats_get_stats(chip, port, data,
 735                                          STATS_TYPE_BANK0 | STATS_TYPE_BANK1,
 736                                          MV88E6XXX_G1_STATS_OP_BANK_1_BIT_9,
 737                                          MV88E6XXX_G1_STATS_OP_HIST_RX_TX);
 738 }
 739
 740 static void mv88e6390_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 741                                       uint64_t *data)
 742 {
 743         return mv88e6xxx_stats_get_stats(chip, port, data,
 744                                          STATS_TYPE_BANK0 | STATS_TYPE_BANK1,
 745                                          MV88E6XXX_G1_STATS_OP_BANK_1_BIT_10,
 746                                          0);
 747 }
 748
 749 static void mv88e6xxx_get_stats(struct mv88e6xxx_chip *chip, int port,
 750                                 uint64_t *data)
 751 {
 752         if (chip->info->ops->stats_get_stats)
 753                 chip->info->ops->stats_get_stats(chip, port, data);
 754 }
 755
 756 static void mv88e6xxx_get_ethtool_stats(struct dsa_switch *ds, int port,
 757                                         uint64_t *data)
 758 {
 759         struct mv88e6xxx_chip *chip = ds->priv;
 760         int ret;
 761
 762         mutex_lock(&chip->reg_lock);
 763
 764         ret = mv88e6xxx_stats_snapshot(chip, port);
 765         if (ret < 0) {
 766                 mutex_unlock(&chip->reg_lock);
 767                 return;
 768         }
 769
 770         mv88e6xxx_get_stats(chip, port, data);
 771
 772         mutex_unlock(&chip->reg_lock);
 773 }
 774
 775 static int mv88e6xxx_stats_set_histogram(struct mv88e6xxx_chip *chip)
 776 {
 777         if (chip->info->ops->stats_set_histogram)
 778                 return chip->info->ops->stats_set_histogram(chip);
 779
 780         return 0;
 781 }
 782
 783 static int mv88e6xxx_get_regs_len(struct dsa_switch *ds, int port)
 784 {
 785         return 32 * sizeof(u16);
 786 }
 787
 788 static void mv88e6xxx_get_regs(struct dsa_switch *ds, int port,
 789                                struct ethtool_regs *regs, void *_p)
 790 {
 791         struct mv88e6xxx_chip *chip = ds->priv;
 792         int err;
 793         u16 reg;
 794         u16 *p = _p;
 795         int i;
 796
 797         regs->version = 0;
 798
 799         memset(p, 0xff, 32 * sizeof(u16));
 800
 801         mutex_lock(&chip->reg_lock);
 802
 803         for (i = 0; i < 32; i++) {
 804
 805                 err = mv88e6xxx_port_read(chip, port, i, &reg);
 806                 if (!err)
 807                         p[i] = reg;
 808         }
 809
 810         mutex_unlock(&chip->reg_lock);
 811 }
 812
 813 static int mv88e6xxx_energy_detect_read(struct mv88e6xxx_chip *chip, int port,
 814                                         struct ethtool_eee *eee)
 815 {
 816         int err;
 817
 818         if (!chip->info->ops->phy_energy_detect_read)
 819                 return -EOPNOTSUPP;
 820
 821         /* assign eee->eee_enabled and eee->tx_lpi_enabled */
 822         err = chip->info->ops->phy_energy_detect_read(chip, port, eee);
 823         if (err)
 824                 return err;
 825
 826         /* assign eee->eee_active */
 827         return mv88e6xxx_port_status_eee(chip, port, eee);
 828 }
 829
 830 static int mv88e6xxx_energy_detect_write(struct mv88e6xxx_chip *chip, int port,
 831                                          struct ethtool_eee *eee)
 832 {
 833         if (!chip->info->ops->phy_energy_detect_write)
 834                 return -EOPNOTSUPP;
 835
 836         return chip->info->ops->phy_energy_detect_write(chip, port, eee);
 837 }
 838
 839 static int mv88e6xxx_get_eee(struct dsa_switch *ds, int port,
 840                              struct ethtool_eee *e)
 841 {
 842         struct mv88e6xxx_chip *chip = ds->priv;
 843         int err;
 844
 845         mutex_lock(&chip->reg_lock);
 846         err = mv88e6xxx_energy_detect_read(chip, port, e);
 847         mutex_unlock(&chip->reg_lock);
 848
 849         return err;
 850 }
 851
 852 static int mv88e6xxx_set_eee(struct dsa_switch *ds, int port,
 853                              struct phy_device *phydev, struct ethtool_eee *e)
 854 {
 855         struct mv88e6xxx_chip *chip = ds->priv;
 856         int err;
 857
 858         mutex_lock(&chip->reg_lock);
 859         err = mv88e6xxx_energy_detect_write(chip, port, e);
 860         mutex_unlock(&chip->reg_lock);
 861
 862         return err;
 863 }
 864
 865 static u16 mv88e6xxx_port_vlan(struct mv88e6xxx_chip *chip, int dev, int port)
 866 {
 867         struct dsa_switch *ds = NULL;
 868         struct net_device *br;
 869         u16 pvlan;
 870         int i;
 871
 872         if (dev < DSA_MAX_SWITCHES)
 873                 ds = chip->ds->dst->ds[dev];
 874
 875         /* Prevent frames from unknown switch or port */
 876         if (!ds || port >= ds->num_ports)
 877                 return 0;
 878
 879         /* Frames from DSA links and CPU ports can egress any local port */
 880         if (dsa_is_cpu_port(ds, port) || dsa_is_dsa_port(ds, port))
 881                 return mv88e6xxx_port_mask(chip);
 882
 883         br = ds->ports[port].bridge_dev;
 884         pvlan = 0;
 885
 886         /* Frames from user ports can egress any local DSA links and CPU ports,
 887          * as well as any local member of their bridge group.
 888          */
 889         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i)
 890                 if (dsa_is_cpu_port(chip->ds, i) ||
 891                     dsa_is_dsa_port(chip->ds, i) ||
 892                     (br && chip->ds->ports[i].bridge_dev == br))
 893                         pvlan |= BIT(i);
 894
 895         return pvlan;
 896 }
 897
 898 static int mv88e6xxx_port_vlan_map(struct mv88e6xxx_chip *chip, int port)
 899 {
 900         u16 output_ports = mv88e6xxx_port_vlan(chip, chip->ds->index, port);
 901
 902         /* prevent frames from going back out of the port they came in on */
 903         output_ports &= ~BIT(port);
 904
 905         return mv88e6xxx_port_set_vlan_map(chip, port, output_ports);
 906 }
 907
 908 static void mv88e6xxx_port_stp_state_set(struct dsa_switch *ds, int port,
 909                                          u8 state)
 910 {
 911         struct mv88e6xxx_chip *chip = ds->priv;
 912         int err;
 913
 914         mutex_lock(&chip->reg_lock);
 915         err = mv88e6xxx_port_set_state(chip, port, state);
 916         mutex_unlock(&chip->reg_lock);
 917
 918         if (err)
 919                 dev_err(ds->dev, "p%d: failed to update state\n", port);
 920 }
 921
 922 static int mv88e6xxx_pot_setup(struct mv88e6xxx_chip *chip)
 923 {
 924         if (chip->info->ops->pot_clear)
 925                 return chip->info->ops->pot_clear(chip);
 926
 927         return 0;
 928 }
 929
 930 static int mv88e6xxx_rsvd2cpu_setup(struct mv88e6xxx_chip *chip)
 931 {
 932         if (chip->info->ops->mgmt_rsvd2cpu)
 933                 return chip->info->ops->mgmt_rsvd2cpu(chip);
 934
 935         return 0;
 936 }
 937
 938 static int mv88e6xxx_atu_setup(struct mv88e6xxx_chip *chip)
 939 {
 940         int err;
 941
 942         err = mv88e6xxx_g1_atu_flush(chip, 0, true);
 943         if (err)
 944                 return err;
 945
 946         err = mv88e6xxx_g1_atu_set_learn2all(chip, true);
 947         if (err)
 948                 return err;
 949
 950         return mv88e6xxx_g1_atu_set_age_time(chip, 300000);
 951 }
 952
 953 static int mv88e6xxx_irl_setup(struct mv88e6xxx_chip *chip)
 954 {
 955         int port;
 956         int err;
 957
 958         if (!chip->info->ops->irl_init_all)
 959                 return 0;
 960
 961         for (port = 0; port < mv88e6xxx_num_ports(chip); port++) {
 962                 /* Disable ingress rate limiting by resetting all per port
 963                  * ingress rate limit resources to their initial state.
 964                  */
 965                 err = chip->info->ops->irl_init_all(chip, port);
 966                 if (err)
 967                         return err;
 968         }
 969
 970         return 0;
 971 }
 972
 973 static int mv88e6xxx_pvt_map(struct mv88e6xxx_chip *chip, int dev, int port)
 974 {
 975         u16 pvlan = 0;
 976
 977         if (!mv88e6xxx_has_pvt(chip))
 978                 return -EOPNOTSUPP;
 979
 980         /* Skip the local source device, which uses in-chip port VLAN */
 981         if (dev != chip->ds->index)
 982                 pvlan = mv88e6xxx_port_vlan(chip, dev, port);
 983
 984         return mv88e6xxx_g2_pvt_write(chip, dev, port, pvlan);
 985 }
 986
 987 static int mv88e6xxx_pvt_setup(struct mv88e6xxx_chip *chip)
 988 {
 989         int dev, port;
 990         int err;
 991
 992         if (!mv88e6xxx_has_pvt(chip))
 993                 return 0;
 994
 995         /* Clear 5 Bit Port for usage with Marvell Link Street devices:
 996          * use 4 bits for the Src_Port/Src_Trunk and 5 bits for the Src_Dev.
 997          */
 998         err = mv88e6xxx_g2_misc_4_bit_port(chip);
 999         if (err)
1000                 return err;
1001
1002         for (dev = 0; dev < MV88E6XXX_MAX_PVT_SWITCHES; ++dev) {
1003                 for (port = 0; port < MV88E6XXX_MAX_PVT_PORTS; ++port) {
1004                         err = mv88e6xxx_pvt_map(chip, dev, port);
1005                         if (err)
1006                                 return err;
1007                 }
1008         }
1009
1010         return 0;
1011 }
1012
1013 static void mv88e6xxx_port_fast_age(struct dsa_switch *ds, int port)
1014 {
1015         struct mv88e6xxx_chip *chip = ds->priv;
1016         int err;
1017
1018         mutex_lock(&chip->reg_lock);
1019         err = mv88e6xxx_g1_atu_remove(chip, 0, port, false);
1020         mutex_unlock(&chip->reg_lock);
1021
1022         if (err)
1023                 dev_err(ds->dev, "p%d: failed to flush ATU\n", port);
1024 }
1025
1026 static int mv88e6xxx_vtu_setup(struct mv88e6xxx_chip *chip)
1027 {
1028         if (!chip->info->max_vid)
1029                 return 0;
1030
1031         return mv88e6xxx_g1_vtu_flush(chip);
1032 }
1033
1034 static int mv88e6xxx_vtu_getnext(struct mv88e6xxx_chip *chip,
1035                                  struct mv88e6xxx_vtu_entry *entry)
1036 {
1037         if (!chip->info->ops->vtu_getnext)
1038                 return -EOPNOTSUPP;
1039
1040         return chip->info->ops->vtu_getnext(chip, entry);
1041 }
1042
1043 static int mv88e6xxx_vtu_loadpurge(struct mv88e6xxx_chip *chip,
1044                                    struct mv88e6xxx_vtu_entry *entry)
1045 {
1046         if (!chip->info->ops->vtu_loadpurge)
1047                 return -EOPNOTSUPP;
1048
1049         return chip->info->ops->vtu_loadpurge(chip, entry);
1050 }
1051
1052 static int mv88e6xxx_port_vlan_dump(struct dsa_switch *ds, int port,
1053                                     struct switchdev_obj_port_vlan *vlan,
1054                                     switchdev_obj_dump_cb_t *cb)
1055 {
1056         struct mv88e6xxx_chip *chip = ds->priv;
1057         struct mv88e6xxx_vtu_entry next = {
1058                 .vid = chip->info->max_vid,
1059         };
1060         u16 pvid;
1061         int err;
1062
1063         if (!chip->info->max_vid)
1064                 return -EOPNOTSUPP;
1065
1066         mutex_lock(&chip->reg_lock);
1067
1068         err = mv88e6xxx_port_get_pvid(chip, port, &pvid);
1069         if (err)
1070                 goto unlock;
1071
1072         do {
1073                 err = mv88e6xxx_vtu_getnext(chip, &next);
1074                 if (err)
1075                         break;
1076
1077                 if (!next.valid)
1078                         break;
1079
1080                 if (next.member[port] ==
1081                     MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER)
1082                         continue;
1083
1084                 /* reinit and dump this VLAN obj */
1085                 vlan->vid_begin = next.vid;
1086                 vlan->vid_end = next.vid;
1087                 vlan->flags = 0;
1088
1089                 if (next.member[port] ==
1090                     MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_UNTAGGED)
1091                         vlan->flags |= BRIDGE_VLAN_INFO_UNTAGGED;
1092
1093                 if (next.vid == pvid)
1094                         vlan->flags |= BRIDGE_VLAN_INFO_PVID;
1095
1096                 err = cb(&vlan->obj);
1097                 if (err)
1098                         break;
1099         } while (next.vid < chip->info->max_vid);
1100
1101 unlock:
1102         mutex_unlock(&chip->reg_lock);
1103
1104         return err;
1105 }
1106
1107 static int mv88e6xxx_atu_new(struct mv88e6xxx_chip *chip, u16 *fid)
1108 {
1109         DECLARE_BITMAP(fid_bitmap, MV88E6XXX_N_FID);
1110         struct mv88e6xxx_vtu_entry vlan = {
1111                 .vid = chip->info->max_vid,
1112         };
1113         int i, err;
1114
1115         bitmap_zero(fid_bitmap, MV88E6XXX_N_FID);
1116
1117         /* Set every FID bit used by the (un)bridged ports */
1118         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1119                 err = mv88e6xxx_port_get_fid(chip, i, fid);
1120                 if (err)
1121                         return err;
1122
1123                 set_bit(*fid, fid_bitmap);
1124         }
1125
1126         /* Set every FID bit used by the VLAN entries */
1127         do {
1128                 err = mv88e6xxx_vtu_getnext(chip, &vlan);
1129                 if (err)
1130                         return err;
1131
1132                 if (!vlan.valid)
1133                         break;
1134
1135                 set_bit(vlan.fid, fid_bitmap);
1136         } while (vlan.vid < chip->info->max_vid);
1137
1138         /* The reset value 0x000 is used to indicate that multiple address
1139          * databases are not needed. Return the next positive available.
1140          */
1141         *fid = find_next_zero_bit(fid_bitmap, MV88E6XXX_N_FID, 1);
1142         if (unlikely(*fid >= mv88e6xxx_num_databases(chip)))
1143                 return -ENOSPC;
1144
1145         /* Clear the database */
1146         return mv88e6xxx_g1_atu_flush(chip, *fid, true);
1147 }
1148
1149 static int mv88e6xxx_vtu_get(struct mv88e6xxx_chip *chip, u16 vid,
1150                              struct mv88e6xxx_vtu_entry *entry, bool new)
1151 {
1152         int err;
1153
1154         if (!vid)
1155                 return -EINVAL;
1156
1157         entry->vid = vid - 1;
1158         entry->valid = false;
1159
1160         err = mv88e6xxx_vtu_getnext(chip, entry);
1161         if (err)
1162                 return err;
1163
1164         if (entry->vid == vid && entry->valid)
1165                 return 0;
1166
1167         if (new) {
1168                 int i;
1169
1170                 /* Initialize a fresh VLAN entry */
1171                 memset(entry, 0, sizeof(*entry));
1172                 entry->valid = true;
1173                 entry->vid = vid;
1174
1175                 /* Exclude all ports */
1176                 for (i = 0; i < mv88e6xxx_num_ports(chip); ++i)
1177                         entry->member[i] =
1178                                 MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER;
1179
1180                 return mv88e6xxx_atu_new(chip, &entry->fid);
1181         }
1182
1183         /* switchdev expects -EOPNOTSUPP to honor software VLANs */
1184         return -EOPNOTSUPP;
1185 }
1186
1187 static int mv88e6xxx_port_check_hw_vlan(struct dsa_switch *ds, int port,
1188                                         u16 vid_begin, u16 vid_end)
1189 {
1190         struct mv88e6xxx_chip *chip = ds->priv;
1191         struct mv88e6xxx_vtu_entry vlan = {
1192                 .vid = vid_begin - 1,
1193         };
1194         int i, err;
1195
1196         if (!vid_begin)
1197                 return -EOPNOTSUPP;
1198
1199         mutex_lock(&chip->reg_lock);
1200
1201         do {
1202                 err = mv88e6xxx_vtu_getnext(chip, &vlan);
1203                 if (err)
1204                         goto unlock;
1205
1206                 if (!vlan.valid)
1207                         break;
1208
1209                 if (vlan.vid > vid_end)
1210                         break;
1211
1212                 for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1213                         if (dsa_is_dsa_port(ds, i) || dsa_is_cpu_port(ds, i))
1214                                 continue;
1215
1216                         if (!ds->ports[port].netdev)
1217                                 continue;
1218
1219                         if (vlan.member[i] ==
1220                             MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER)
1221                                 continue;
1222
1223                         if (ds->ports[i].bridge_dev ==
1224                             ds->ports[port].bridge_dev)
1225                                 break; /* same bridge, check next VLAN */
1226
1227                         if (!ds->ports[i].bridge_dev)
1228                                 continue;
1229
1230                         dev_err(ds->dev, "p%d: hw VLAN %d already used by %s\n",
1231                                 port, vlan.vid,
1232                                 netdev_name(ds->ports[i].bridge_dev));
1233                         err = -EOPNOTSUPP;
1234                         goto unlock;
1235                 }
1236         } while (vlan.vid < vid_end);
1237
1238 unlock:
1239         mutex_unlock(&chip->reg_lock);
1240
1241         return err;
1242 }
1243
1244 static int mv88e6xxx_port_vlan_filtering(struct dsa_switch *ds, int port,
1245                                          bool vlan_filtering)
1246 {
1247         struct mv88e6xxx_chip *chip = ds->priv;
1248         u16 mode = vlan_filtering ? MV88E6XXX_PORT_CTL2_8021Q_MODE_SECURE :
1249                 MV88E6XXX_PORT_CTL2_8021Q_MODE_DISABLED;
1250         int err;
1251
1252         if (!chip->info->max_vid)
1253                 return -EOPNOTSUPP;
1254
1255         mutex_lock(&chip->reg_lock);
1256         err = mv88e6xxx_port_set_8021q_mode(chip, port, mode);
1257         mutex_unlock(&chip->reg_lock);
1258
1259         return err;
1260 }
1261
1262 static int
1263 mv88e6xxx_port_vlan_prepare(struct dsa_switch *ds, int port,
1264                             const struct switchdev_obj_port_vlan *vlan,
1265                             struct switchdev_trans *trans)
1266 {
1267         struct mv88e6xxx_chip *chip = ds->priv;
1268         int err;
1269
1270         if (!chip->info->max_vid)
1271                 return -EOPNOTSUPP;
1272
1273         /* If the requested port doesn't belong to the same bridge as the VLAN
1274          * members, do not support it (yet) and fallback to software VLAN.
1275          */
1276         err = mv88e6xxx_port_check_hw_vlan(ds, port, vlan->vid_begin,
1277                                            vlan->vid_end);
1278         if (err)
1279                 return err;
1280
1281         /* We don't need any dynamic resource from the kernel (yet),
1282          * so skip the prepare phase.
1283          */
1284         return 0;
1285 }
1286
1287 static int _mv88e6xxx_port_vlan_add(struct mv88e6xxx_chip *chip, int port,
1288                                     u16 vid, u8 member)
1289 {
1290         struct mv88e6xxx_vtu_entry vlan;
1291         int err;
1292
1293         err = mv88e6xxx_vtu_get(chip, vid, &vlan, true);
1294         if (err)
1295                 return err;
1296
1297         vlan.member[port] = member;
1298
1299         return mv88e6xxx_vtu_loadpurge(chip, &vlan);
1300 }
1301
1302 static void mv88e6xxx_port_vlan_add(struct dsa_switch *ds, int port,
1303                                     const struct switchdev_obj_port_vlan *vlan,
1304                                     struct switchdev_trans *trans)
1305 {
1306         struct mv88e6xxx_chip *chip = ds->priv;
1307         bool untagged = vlan->flags & BRIDGE_VLAN_INFO_UNTAGGED;
1308         bool pvid = vlan->flags & BRIDGE_VLAN_INFO_PVID;
1309         u8 member;
1310         u16 vid;
1311
1312         if (!chip->info->max_vid)
1313                 return;
1314
1315         if (dsa_is_dsa_port(ds, port) || dsa_is_cpu_port(ds, port))
1316                 member = MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_UNMODIFIED;
1317         else if (untagged)
1318                 member = MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_UNTAGGED;
1319         else
1320                 member = MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_TAGGED;
1321
1322         mutex_lock(&chip->reg_lock);
1323
1324         for (vid = vlan->vid_begin; vid <= vlan->vid_end; ++vid)
1325                 if (_mv88e6xxx_port_vlan_add(chip, port, vid, member))
1326                         dev_err(ds->dev, "p%d: failed to add VLAN %d%c\n", port,
1327                                 vid, untagged ? 'u' : 't');
1328
1329         if (pvid && mv88e6xxx_port_set_pvid(chip, port, vlan->vid_end))
1330                 dev_err(ds->dev, "p%d: failed to set PVID %d\n", port,
1331                         vlan->vid_end);
1332
1333         mutex_unlock(&chip->reg_lock);
1334 }
1335
1336 static int _mv88e6xxx_port_vlan_del(struct mv88e6xxx_chip *chip,
1337                                     int port, u16 vid)
1338 {
1339         struct mv88e6xxx_vtu_entry vlan;
1340         int i, err;
1341
1342         err = mv88e6xxx_vtu_get(chip, vid, &vlan, false);
1343         if (err)
1344                 return err;
1345
1346         /* Tell switchdev if this VLAN is handled in software */
1347         if (vlan.member[port] == MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER)
1348                 return -EOPNOTSUPP;
1349
1350         vlan.member[port] = MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER;
1351
1352         /* keep the VLAN unless all ports are excluded */
1353         vlan.valid = false;
1354         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1355                 if (vlan.member[i] !=
1356                     MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER) {
1357                         vlan.valid = true;
1358                         break;
1359                 }
1360         }
1361
1362         err = mv88e6xxx_vtu_loadpurge(chip, &vlan);
1363         if (err)
1364                 return err;
1365
1366         return mv88e6xxx_g1_atu_remove(chip, vlan.fid, port, false);
1367 }
1368
1369 static int mv88e6xxx_port_vlan_del(struct dsa_switch *ds, int port,
1370                                    const struct switchdev_obj_port_vlan *vlan)
1371 {
1372         struct mv88e6xxx_chip *chip = ds->priv;
1373         u16 pvid, vid;
1374         int err = 0;
1375
1376         if (!chip->info->max_vid)
1377                 return -EOPNOTSUPP;
1378
1379         mutex_lock(&chip->reg_lock);
1380
1381         err = mv88e6xxx_port_get_pvid(chip, port, &pvid);
1382         if (err)
1383                 goto unlock;
1384
1385         for (vid = vlan->vid_begin; vid <= vlan->vid_end; ++vid) {
1386                 err = _mv88e6xxx_port_vlan_del(chip, port, vid);
1387                 if (err)
1388                         goto unlock;
1389
1390                 if (vid == pvid) {
1391                         err = mv88e6xxx_port_set_pvid(chip, port, 0);
1392                         if (err)
1393                                 goto unlock;
1394                 }
1395         }
1396
1397 unlock:
1398         mutex_unlock(&chip->reg_lock);
1399
1400         return err;
1401 }
1402
1403 static int mv88e6xxx_port_db_load_purge(struct mv88e6xxx_chip *chip, int port,
1404                                         const unsigned char *addr, u16 vid,
1405                                         u8 state)
1406 {
1407         struct mv88e6xxx_vtu_entry vlan;
1408         struct mv88e6xxx_atu_entry entry;
1409         int err;
1410
1411         /* Null VLAN ID corresponds to the port private database */
1412         if (vid == 0)
1413                 err = mv88e6xxx_port_get_fid(chip, port, &vlan.fid);
1414         else
1415                 err = mv88e6xxx_vtu_get(chip, vid, &vlan, false);
1416         if (err)
1417                 return err;
1418
1419         entry.state = MV88E6XXX_G1_ATU_DATA_STATE_UNUSED;
1420         ether_addr_copy(entry.mac, addr);
1421         eth_addr_dec(entry.mac);
1422
1423         err = mv88e6xxx_g1_atu_getnext(chip, vlan.fid, &entry);
1424         if (err)
1425                 return err;
1426
1427         /* Initialize a fresh ATU entry if it isn't found */
1428         if (entry.state == MV88E6XXX_G1_ATU_DATA_STATE_UNUSED ||
1429             !ether_addr_equal(entry.mac, addr)) {
1430                 memset(&entry, 0, sizeof(entry));
1431                 ether_addr_copy(entry.mac, addr);
1432         }
1433
1434         /* Purge the ATU entry only if no port is using it anymore */
1435         if (state == MV88E6XXX_G1_ATU_DATA_STATE_UNUSED) {
1436                 entry.portvec &= ~BIT(port);
1437                 if (!entry.portvec)
1438                         entry.state = MV88E6XXX_G1_ATU_DATA_STATE_UNUSED;
1439         } else {
1440                 entry.portvec |= BIT(port);
1441                 entry.state = state;
1442         }
1443
1444         return mv88e6xxx_g1_atu_loadpurge(chip, vlan.fid, &entry);
1445 }
1446
1447 static int mv88e6xxx_port_fdb_prepare(struct dsa_switch *ds, int port,
1448                                       const struct switchdev_obj_port_fdb *fdb,
1449                                       struct switchdev_trans *trans)
1450 {
1451         /* We don't need any dynamic resource from the kernel (yet),
1452          * so skip the prepare phase.
1453          */
1454         return 0;
1455 }
1456
1457 static void mv88e6xxx_port_fdb_add(struct dsa_switch *ds, int port,
1458                                    const struct switchdev_obj_port_fdb *fdb,
1459                                    struct switchdev_trans *trans)
1460 {
1461         struct mv88e6xxx_chip *chip = ds->priv;
1462
1463         mutex_lock(&chip->reg_lock);
1464         if (mv88e6xxx_port_db_load_purge(chip, port, fdb->addr, fdb->vid,
1465                                          MV88E6XXX_G1_ATU_DATA_STATE_UC_STATIC))
1466                 dev_err(ds->dev, "p%d: failed to load unicast MAC address\n",
1467                         port);
1468         mutex_unlock(&chip->reg_lock);
1469 }
1470
1471 static int mv88e6xxx_port_fdb_del(struct dsa_switch *ds, int port,
1472                                   const struct switchdev_obj_port_fdb *fdb)
1473 {
1474         struct mv88e6xxx_chip *chip = ds->priv;
1475         int err;
1476
1477         mutex_lock(&chip->reg_lock);
1478         err = mv88e6xxx_port_db_load_purge(chip, port, fdb->addr, fdb->vid,
1479                                            MV88E6XXX_G1_ATU_DATA_STATE_UNUSED);
1480         mutex_unlock(&chip->reg_lock);
1481
1482         return err;
1483 }
1484
1485 static int mv88e6xxx_port_db_dump_fid(struct mv88e6xxx_chip *chip,
1486                                       u16 fid, u16 vid, int port,
1487                                       struct switchdev_obj *obj,
1488                                       switchdev_obj_dump_cb_t *cb)
1489 {
1490         struct mv88e6xxx_atu_entry addr;
1491         int err;
1492
1493         addr.state = MV88E6XXX_G1_ATU_DATA_STATE_UNUSED;
1494         eth_broadcast_addr(addr.mac);
1495
1496         do {
1497                 err = mv88e6xxx_g1_atu_getnext(chip, fid, &addr);
1498                 if (err)
1499                         return err;
1500
1501                 if (addr.state == MV88E6XXX_G1_ATU_DATA_STATE_UNUSED)
1502                         break;
1503
1504                 if (addr.trunk || (addr.portvec & BIT(port)) == 0)
1505                         continue;
1506
1507                 if (obj->id == SWITCHDEV_OBJ_ID_PORT_FDB) {
1508                         struct switchdev_obj_port_fdb *fdb;
1509
1510                         if (!is_unicast_ether_addr(addr.mac))
1511                                 continue;
1512
1513                         fdb = SWITCHDEV_OBJ_PORT_FDB(obj);
1514                         fdb->vid = vid;
1515                         ether_addr_copy(fdb->addr, addr.mac);
1516                         if (addr.state == MV88E6XXX_G1_ATU_DATA_STATE_UC_STATIC)
1517                                 fdb->ndm_state = NUD_NOARP;
1518                         else
1519                                 fdb->ndm_state = NUD_REACHABLE;
1520                 } else if (obj->id == SWITCHDEV_OBJ_ID_PORT_MDB) {
1521                         struct switchdev_obj_port_mdb *mdb;
1522
1523                         if (!is_multicast_ether_addr(addr.mac))
1524                                 continue;
1525
1526                         mdb = SWITCHDEV_OBJ_PORT_MDB(obj);
1527                         mdb->vid = vid;
1528                         ether_addr_copy(mdb->addr, addr.mac);
1529                 } else {
1530                         return -EOPNOTSUPP;
1531                 }
1532
1533                 err = cb(obj);
1534                 if (err)
1535                         return err;
1536         } while (!is_broadcast_ether_addr(addr.mac));
1537
1538         return err;
1539 }
1540
1541 static int mv88e6xxx_port_db_dump(struct mv88e6xxx_chip *chip, int port,
1542                                   struct switchdev_obj *obj,
1543                                   switchdev_obj_dump_cb_t *cb)
1544 {
1545         struct mv88e6xxx_vtu_entry vlan = {
1546                 .vid = chip->info->max_vid,
1547         };
1548         u16 fid;
1549         int err;
1550
1551         /* Dump port's default Filtering Information Database (VLAN ID 0) */
1552         err = mv88e6xxx_port_get_fid(chip, port, &fid);
1553         if (err)
1554                 return err;
1555
1556         err = mv88e6xxx_port_db_dump_fid(chip, fid, 0, port, obj, cb);
1557         if (err)
1558                 return err;
1559
1560         /* Dump VLANs' Filtering Information Databases */
1561         do {
1562                 err = mv88e6xxx_vtu_getnext(chip, &vlan);
1563                 if (err)
1564                         return err;
1565
1566                 if (!vlan.valid)
1567                         break;
1568
1569                 err = mv88e6xxx_port_db_dump_fid(chip, vlan.fid, vlan.vid, port,
1570                                                  obj, cb);
1571                 if (err)
1572                         return err;
1573         } while (vlan.vid < chip->info->max_vid);
1574
1575         return err;
1576 }
1577
1578 static int mv88e6xxx_port_fdb_dump(struct dsa_switch *ds, int port,
1579                                    struct switchdev_obj_port_fdb *fdb,
1580                                    switchdev_obj_dump_cb_t *cb)
1581 {
1582         struct mv88e6xxx_chip *chip = ds->priv;
1583         int err;
1584
1585         mutex_lock(&chip->reg_lock);
1586         err = mv88e6xxx_port_db_dump(chip, port, &fdb->obj, cb);
1587         mutex_unlock(&chip->reg_lock);
1588
1589         return err;
1590 }
1591
1592 static int mv88e6xxx_bridge_map(struct mv88e6xxx_chip *chip,
1593                                 struct net_device *br)
1594 {
1595         struct dsa_switch *ds;
1596         int port;
1597         int dev;
1598         int err;
1599
1600         /* Remap the Port VLAN of each local bridge group member */
1601         for (port = 0; port < mv88e6xxx_num_ports(chip); ++port) {
1602                 if (chip->ds->ports[port].bridge_dev == br) {
1603                         err = mv88e6xxx_port_vlan_map(chip, port);
1604                         if (err)
1605                                 return err;
1606                 }
1607         }
1608
1609         if (!mv88e6xxx_has_pvt(chip))
1610                 return 0;
1611
1612         /* Remap the Port VLAN of each cross-chip bridge group member */
1613         for (dev = 0; dev < DSA_MAX_SWITCHES; ++dev) {
1614                 ds = chip->ds->dst->ds[dev];
1615                 if (!ds)
1616                         break;
1617
1618                 for (port = 0; port < ds->num_ports; ++port) {
1619                         if (ds->ports[port].bridge_dev == br) {
1620                                 err = mv88e6xxx_pvt_map(chip, dev, port);
1621                                 if (err)
1622                                         return err;
1623                         }
1624                 }
1625         }
1626
1627         return 0;
1628 }
1629
1630 static int mv88e6xxx_port_bridge_join(struct dsa_switch *ds, int port,
1631                                       struct net_device *br)
1632 {
1633         struct mv88e6xxx_chip *chip = ds->priv;
1634         int err;
1635
1636         mutex_lock(&chip->reg_lock);
1637         err = mv88e6xxx_bridge_map(chip, br);
1638         mutex_unlock(&chip->reg_lock);
1639
1640         return err;
1641 }
1642
1643 static void mv88e6xxx_port_bridge_leave(struct dsa_switch *ds, int port,
1644                                         struct net_device *br)
1645 {
1646         struct mv88e6xxx_chip *chip = ds->priv;
1647
1648         mutex_lock(&chip->reg_lock);
1649         if (mv88e6xxx_bridge_map(chip, br) ||
1650             mv88e6xxx_port_vlan_map(chip, port))
1651                 dev_err(ds->dev, "failed to remap in-chip Port VLAN\n");
1652         mutex_unlock(&chip->reg_lock);
1653 }
1654
1655 static int mv88e6xxx_crosschip_bridge_join(struct dsa_switch *ds, int dev,
1656                                            int port, struct net_device *br)
1657 {
1658         struct mv88e6xxx_chip *chip = ds->priv;
1659         int err;
1660
1661         if (!mv88e6xxx_has_pvt(chip))
1662                 return 0;
1663
1664         mutex_lock(&chip->reg_lock);
1665         err = mv88e6xxx_pvt_map(chip, dev, port);
1666         mutex_unlock(&chip->reg_lock);
1667
1668         return err;
1669 }
1670
1671 static void mv88e6xxx_crosschip_bridge_leave(struct dsa_switch *ds, int dev,
1672                                              int port, struct net_device *br)
1673 {
1674         struct mv88e6xxx_chip *chip = ds->priv;
1675
1676         if (!mv88e6xxx_has_pvt(chip))
1677                 return;
1678
1679         mutex_lock(&chip->reg_lock);
1680         if (mv88e6xxx_pvt_map(chip, dev, port))
1681                 dev_err(ds->dev, "failed to remap cross-chip Port VLAN\n");
1682         mutex_unlock(&chip->reg_lock);
1683 }
1684
1685 static int mv88e6xxx_software_reset(struct mv88e6xxx_chip *chip)
1686 {
1687         if (chip->info->ops->reset)
1688                 return chip->info->ops->reset(chip);
1689
1690         return 0;
1691 }
1692
1693 static void mv88e6xxx_hardware_reset(struct mv88e6xxx_chip *chip)
1694 {
1695         struct gpio_desc *gpiod = chip->reset;
1696
1697         /* If there is a GPIO connected to the reset pin, toggle it */
1698         if (gpiod) {
1699                 gpiod_set_value_cansleep(gpiod, 1);
1700                 usleep_range(10000, 20000);
1701                 gpiod_set_value_cansleep(gpiod, 0);
1702                 usleep_range(10000, 20000);
1703         }
1704 }
1705
1706 static int mv88e6xxx_disable_ports(struct mv88e6xxx_chip *chip)
1707 {
1708         int i, err;
1709
1710         /* Set all ports to the Disabled state */
1711         for (i = 0; i < mv88e6xxx_num_ports(chip); i++) {
1712                 err = mv88e6xxx_port_set_state(chip, i, BR_STATE_DISABLED);
1713                 if (err)
1714                         return err;
1715         }
1716
1717         /* Wait for transmit queues to drain,
1718          * i.e. 2ms for a maximum frame to be transmitted at 10 Mbps.
1719          */
1720         usleep_range(2000, 4000);
1721
1722         return 0;
1723 }
1724
1725 static int mv88e6xxx_switch_reset(struct mv88e6xxx_chip *chip)
1726 {
1727         int err;
1728
1729         err = mv88e6xxx_disable_ports(chip);
1730         if (err)
1731                 return err;
1732
1733         mv88e6xxx_hardware_reset(chip);
1734
1735         return mv88e6xxx_software_reset(chip);
1736 }
1737
1738 static int mv88e6xxx_set_port_mode(struct mv88e6xxx_chip *chip, int port,
1739                                    enum mv88e6xxx_frame_mode frame,
1740                                    enum mv88e6xxx_egress_mode egress, u16 etype)
1741 {
1742         int err;
1743
1744         if (!chip->info->ops->port_set_frame_mode)
1745                 return -EOPNOTSUPP;
1746
1747         err = mv88e6xxx_port_set_egress_mode(chip, port, egress);
1748         if (err)
1749                 return err;
1750
1751         err = chip->info->ops->port_set_frame_mode(chip, port, frame);
1752         if (err)
1753                 return err;
1754
1755         if (chip->info->ops->port_set_ether_type)
1756                 return chip->info->ops->port_set_ether_type(chip, port, etype);
1757
1758         return 0;
1759 }
1760
1761 static int mv88e6xxx_set_port_mode_normal(struct mv88e6xxx_chip *chip, int port)
1762 {
1763         return mv88e6xxx_set_port_mode(chip, port, MV88E6XXX_FRAME_MODE_NORMAL,
1764                                        MV88E6XXX_EGRESS_MODE_UNMODIFIED,
1765                                        MV88E6XXX_PORT_ETH_TYPE_DEFAULT);
1766 }
1767
1768 static int mv88e6xxx_set_port_mode_dsa(struct mv88e6xxx_chip *chip, int port)
1769 {
1770         return mv88e6xxx_set_port_mode(chip, port, MV88E6XXX_FRAME_MODE_DSA,
1771                                        MV88E6XXX_EGRESS_MODE_UNMODIFIED,
1772                                        MV88E6XXX_PORT_ETH_TYPE_DEFAULT);
1773 }
1774
1775 static int mv88e6xxx_set_port_mode_edsa(struct mv88e6xxx_chip *chip, int port)
1776 {
1777         return mv88e6xxx_set_port_mode(chip, port,
1778                                        MV88E6XXX_FRAME_MODE_ETHERTYPE,
1779                                        MV88E6XXX_EGRESS_MODE_ETHERTYPE,
1780                                        ETH_P_EDSA);
1781 }
1782
1783 static int mv88e6xxx_setup_port_mode(struct mv88e6xxx_chip *chip, int port)
1784 {
1785         if (dsa_is_dsa_port(chip->ds, port))
1786                 return mv88e6xxx_set_port_mode_dsa(chip, port);
1787
1788         if (dsa_is_normal_port(chip->ds, port))
1789                 return mv88e6xxx_set_port_mode_normal(chip, port);
1790
1791         /* Setup CPU port mode depending on its supported tag format */
1792         if (chip->info->tag_protocol == DSA_TAG_PROTO_DSA)
1793                 return mv88e6xxx_set_port_mode_dsa(chip, port);
1794
1795         if (chip->info->tag_protocol == DSA_TAG_PROTO_EDSA)
1796                 return mv88e6xxx_set_port_mode_edsa(chip, port);
1797
1798         return -EINVAL;
1799 }
1800
1801 static int mv88e6xxx_setup_message_port(struct mv88e6xxx_chip *chip, int port)
1802 {
1803         bool message = dsa_is_dsa_port(chip->ds, port);
1804
1805         return mv88e6xxx_port_set_message_port(chip, port, message);
1806 }
1807
1808 static int mv88e6xxx_setup_egress_floods(struct mv88e6xxx_chip *chip, int port)
1809 {
1810         bool flood = port == dsa_upstream_port(chip->ds);
1811
1812         /* Upstream ports flood frames with unknown unicast or multicast DA */
1813         if (chip->info->ops->port_set_egress_floods)
1814                 return chip->info->ops->port_set_egress_floods(chip, port,
1815                                                                flood, flood);
1816
1817         return 0;
1818 }
1819
1820 static int mv88e6xxx_serdes_power(struct mv88e6xxx_chip *chip, int port,
1821                                   bool on)
1822 {
1823         if (chip->info->ops->serdes_power)
1824                 return chip->info->ops->serdes_power(chip, port, on);
1825
1826         return 0;
1827 }
1828
1829 static int mv88e6xxx_setup_port(struct mv88e6xxx_chip *chip, int port)
1830 {
1831         struct dsa_switch *ds = chip->ds;
1832         int err;
1833         u16 reg;
1834
1835         /* MAC Forcing register: don't force link, speed, duplex or flow control
1836          * state to any particular values on physical ports, but force the CPU
1837          * port and all DSA ports to their maximum bandwidth and full duplex.
1838          */
1839         if (dsa_is_cpu_port(ds, port) || dsa_is_dsa_port(ds, port))
1840                 err = mv88e6xxx_port_setup_mac(chip, port, LINK_FORCED_UP,
1841                                                SPEED_MAX, DUPLEX_FULL,
1842                                                PHY_INTERFACE_MODE_NA);
1843         else
1844                 err = mv88e6xxx_port_setup_mac(chip, port, LINK_UNFORCED,
1845                                                SPEED_UNFORCED, DUPLEX_UNFORCED,
1846                                                PHY_INTERFACE_MODE_NA);
1847         if (err)
1848                 return err;
1849
1850         /* Port Control: disable Drop-on-Unlock, disable Drop-on-Lock,
1851          * disable Header mode, enable IGMP/MLD snooping, disable VLAN
1852          * tunneling, determine priority by looking at 802.1p and IP
1853          * priority fields (IP prio has precedence), and set STP state
1854          * to Forwarding.
1855          *
1856          * If this is the CPU link, use DSA or EDSA tagging depending
1857          * on which tagging mode was configured.
1858          *
1859          * If this is a link to another switch, use DSA tagging mode.
1860          *
1861          * If this is the upstream port for this switch, enable
1862          * forwarding of unknown unicasts and multicasts.
1863          */
1864         reg = MV88E6XXX_PORT_CTL0_IGMP_MLD_SNOOP |
1865                 MV88E6185_PORT_CTL0_USE_TAG | MV88E6185_PORT_CTL0_USE_IP |
1866                 MV88E6XXX_PORT_CTL0_STATE_FORWARDING;
1867         err = mv88e6xxx_port_write(chip, port, MV88E6XXX_PORT_CTL0, reg);
1868         if (err)
1869                 return err;
1870
1871         err = mv88e6xxx_setup_port_mode(chip, port);
1872         if (err)
1873                 return err;
1874
1875         err = mv88e6xxx_setup_egress_floods(chip, port);
1876         if (err)
1877                 return err;
1878
1879         /* Enable the SERDES interface for DSA and CPU ports. Normal
1880          * ports SERDES are enabled when the port is enabled, thus
1881          * saving a bit of power.
1882          */
1883         if ((dsa_is_cpu_port(ds, port) || dsa_is_dsa_port(ds, port))) {
1884                 err = mv88e6xxx_serdes_power(chip, port, true);
1885                 if (err)
1886                         return err;
1887         }
1888
1889         /* Port Control 2: don't force a good FCS, set the maximum frame size to
1890          * 10240 bytes, disable 802.1q tags checking, don't discard tagged or
1891          * untagged frames on this port, do a destination address lookup on all
1892          * received packets as usual, disable ARP mirroring and don't send a
1893          * copy of all transmitted/received frames on this port to the CPU.
1894          */
1895         err = mv88e6xxx_port_set_map_da(chip, port);
1896         if (err)
1897                 return err;
1898
1899         reg = 0;
1900         if (chip->info->ops->port_set_upstream_port) {
1901                 err = chip->info->ops->port_set_upstream_port(
1902                         chip, port, dsa_upstream_port(ds));
1903                 if (err)
1904                         return err;
1905         }
1906
1907         err = mv88e6xxx_port_set_8021q_mode(chip, port,
1908                                 MV88E6XXX_PORT_CTL2_8021Q_MODE_DISABLED);
1909         if (err)
1910                 return err;
1911
1912         if (chip->info->ops->port_set_jumbo_size) {
1913                 err = chip->info->ops->port_set_jumbo_size(chip, port, 10240);
1914                 if (err)
1915                         return err;
1916         }
1917
1918         /* Port Association Vector: when learning source addresses
1919          * of packets, add the address to the address database using
1920          * a port bitmap that has only the bit for this port set and
1921          * the other bits clear.
1922          */
1923         reg = 1 << port;
1924         /* Disable learning for CPU port */
1925         if (dsa_is_cpu_port(ds, port))
1926                 reg = 0;
1927
1928         err = mv88e6xxx_port_write(chip, port, MV88E6XXX_PORT_ASSOC_VECTOR,
1929                                    reg);
1930         if (err)
1931                 return err;
1932
1933         /* Egress rate control 2: disable egress rate control. */
1934         err = mv88e6xxx_port_write(chip, port, MV88E6XXX_PORT_EGRESS_RATE_CTL2,
1935                                    0x0000);
1936         if (err)
1937                 return err;
1938
1939         if (chip->info->ops->port_pause_limit) {
1940                 err = chip->info->ops->port_pause_limit(chip, port, 0, 0);
1941                 if (err)
1942                         return err;
1943         }
1944
1945         if (chip->info->ops->port_disable_learn_limit) {
1946                 err = chip->info->ops->port_disable_learn_limit(chip, port);
1947                 if (err)
1948                         return err;
1949         }
1950
1951         if (chip->info->ops->port_disable_pri_override) {
1952                 err = chip->info->ops->port_disable_pri_override(chip, port);
1953                 if (err)
1954                         return err;
1955         }
1956
1957         if (chip->info->ops->port_tag_remap) {
1958                 err = chip->info->ops->port_tag_remap(chip, port);
1959                 if (err)
1960                         return err;
1961         }
1962
1963         if (chip->info->ops->port_egress_rate_limiting) {
1964                 err = chip->info->ops->port_egress_rate_limiting(chip, port);
1965                 if (err)
1966                         return err;
1967         }
1968
1969         err = mv88e6xxx_setup_message_port(chip, port);
1970         if (err)
1971                 return err;
1972
1973         /* Port based VLAN map: give each port the same default address
1974          * database, and allow bidirectional communication between the
1975          * CPU and DSA port(s), and the other ports.
1976          */
1977         err = mv88e6xxx_port_set_fid(chip, port, 0);
1978         if (err)
1979                 return err;
1980
1981         err = mv88e6xxx_port_vlan_map(chip, port);
1982         if (err)
1983                 return err;
1984
1985         /* Default VLAN ID and priority: don't set a default VLAN
1986          * ID, and set the default packet priority to zero.
1987          */
1988         return mv88e6xxx_port_write(chip, port, MV88E6XXX_PORT_DEFAULT_VLAN, 0);
1989 }
1990
1991 static int mv88e6xxx_port_enable(struct dsa_switch *ds, int port,
1992                                  struct phy_device *phydev)
1993 {
1994         struct mv88e6xxx_chip *chip = ds->priv;
1995         int err;
1996
1997         mutex_lock(&chip->reg_lock);
1998         err = mv88e6xxx_serdes_power(chip, port, true);
1999         mutex_unlock(&chip->reg_lock);
2000
2001         return err;
2002 }
2003
2004 static void mv88e6xxx_port_disable(struct dsa_switch *ds, int port,
2005                                    struct phy_device *phydev)
2006 {
2007         struct mv88e6xxx_chip *chip = ds->priv;
2008
2009         mutex_lock(&chip->reg_lock);
2010         if (mv88e6xxx_serdes_power(chip, port, false))
2011                 dev_err(chip->dev, "failed to power off SERDES\n");
2012         mutex_unlock(&chip->reg_lock);
2013 }
2014
2015 static int mv88e6xxx_set_ageing_time(struct dsa_switch *ds,
2016                                      unsigned int ageing_time)
2017 {
2018         struct mv88e6xxx_chip *chip = ds->priv;
2019         int err;
2020
2021         mutex_lock(&chip->reg_lock);
2022         err = mv88e6xxx_g1_atu_set_age_time(chip, ageing_time);
2023         mutex_unlock(&chip->reg_lock);
2024
2025         return err;
2026 }
2027
2028 static int mv88e6xxx_g1_setup(struct mv88e6xxx_chip *chip)
2029 {
2030         struct dsa_switch *ds = chip->ds;
2031         u32 upstream_port = dsa_upstream_port(ds);
2032         int err;
2033
2034         if (chip->info->ops->set_cpu_port) {
2035                 err = chip->info->ops->set_cpu_port(chip, upstream_port);
2036                 if (err)
2037                         return err;
2038         }
2039
2040         if (chip->info->ops->set_egress_port) {
2041                 err = chip->info->ops->set_egress_port(chip, upstream_port);
2042                 if (err)
2043                         return err;
2044         }
2045
2046         /* Disable remote management, and set the switch's DSA device number. */
2047         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_CTL2,
2048                                  MV88E6XXX_G1_CTL2_MULTIPLE_CASCADE |
2049                                  (ds->index & 0x1f));
2050         if (err)
2051                 return err;
2052
2053         /* Configure the IP ToS mapping registers. */
2054         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_0, 0x0000);
2055         if (err)
2056                 return err;
2057         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_1, 0x0000);
2058         if (err)
2059                 return err;
2060         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_2, 0x5555);
2061         if (err)
2062                 return err;
2063         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_3, 0x5555);
2064         if (err)
2065                 return err;
2066         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_4, 0xaaaa);
2067         if (err)
2068                 return err;
2069         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_5, 0xaaaa);
2070         if (err)
2071                 return err;
2072         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_6, 0xffff);
2073         if (err)
2074                 return err;
2075         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_7, 0xffff);
2076         if (err)
2077                 return err;
2078
2079         /* Configure the IEEE 802.1p priority mapping register. */
2080         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IEEE_PRI, 0xfa41);
2081         if (err)
2082                 return err;
2083
2084         /* Initialize the statistics unit */
2085         err = mv88e6xxx_stats_set_histogram(chip);
2086         if (err)
2087                 return err;
2088
2089         /* Clear the statistics counters for all ports */
2090         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_STATS_OP,
2091                                  MV88E6XXX_G1_STATS_OP_BUSY |
2092                                  MV88E6XXX_G1_STATS_OP_FLUSH_ALL);
2093         if (err)
2094                 return err;
2095
2096         /* Wait for the flush to complete. */
2097         err = mv88e6xxx_g1_stats_wait(chip);
2098         if (err)
2099                 return err;
2100
2101         return 0;
2102 }
2103
2104 static int mv88e6xxx_setup(struct dsa_switch *ds)
2105 {
2106         struct mv88e6xxx_chip *chip = ds->priv;
2107         int err;
2108         int i;
2109
2110         chip->ds = ds;
2111         ds->slave_mii_bus = mv88e6xxx_default_mdio_bus(chip);
2112
2113         mutex_lock(&chip->reg_lock);
2114
2115         /* Setup Switch Port Registers */
2116         for (i = 0; i < mv88e6xxx_num_ports(chip); i++) {
2117                 err = mv88e6xxx_setup_port(chip, i);
2118                 if (err)
2119                         goto unlock;
2120         }
2121
2122         /* Setup Switch Global 1 Registers */
2123         err = mv88e6xxx_g1_setup(chip);
2124         if (err)
2125                 goto unlock;
2126
2127         /* Setup Switch Global 2 Registers */
2128         if (chip->info->global2_addr) {
2129                 err = mv88e6xxx_g2_setup(chip);
2130                 if (err)
2131                         goto unlock;
2132         }
2133
2134         err = mv88e6xxx_irl_setup(chip);
2135         if (err)
2136                 goto unlock;
2137
2138         err = mv88e6xxx_phy_setup(chip);
2139         if (err)
2140                 goto unlock;
2141
2142         err = mv88e6xxx_vtu_setup(chip);
2143         if (err)
2144                 goto unlock;
2145
2146         err = mv88e6xxx_pvt_setup(chip);
2147         if (err)
2148                 goto unlock;
2149
2150         err = mv88e6xxx_atu_setup(chip);
2151         if (err)
2152                 goto unlock;
2153
2154         err = mv88e6xxx_pot_setup(chip);
2155         if (err)
2156                 goto unlock;
2157
2158         err = mv88e6xxx_rsvd2cpu_setup(chip);
2159         if (err)
2160                 goto unlock;
2161
2162 unlock:
2163         mutex_unlock(&chip->reg_lock);
2164
2165         return err;
2166 }
2167
2168 static int mv88e6xxx_set_addr(struct dsa_switch *ds, u8 *addr)
2169 {
2170         struct mv88e6xxx_chip *chip = ds->priv;
2171         int err;
2172
2173         if (!chip->info->ops->set_switch_mac)
2174                 return -EOPNOTSUPP;
2175
2176         mutex_lock(&chip->reg_lock);
2177         err = chip->info->ops->set_switch_mac(chip, addr);
2178         mutex_unlock(&chip->reg_lock);
2179
2180         return err;
2181 }
2182
2183 static int mv88e6xxx_mdio_read(struct mii_bus *bus, int phy, int reg)
2184 {
2185         struct mv88e6xxx_mdio_bus *mdio_bus = bus->priv;
2186         struct mv88e6xxx_chip *chip = mdio_bus->chip;
2187         u16 val;
2188         int err;
2189
2190         if (!chip->info->ops->phy_read)
2191                 return -EOPNOTSUPP;
2192
2193         mutex_lock(&chip->reg_lock);
2194         err = chip->info->ops->phy_read(chip, bus, phy, reg, &val);
2195         mutex_unlock(&chip->reg_lock);
2196
2197         if (reg == MII_PHYSID2) {
2198                 /* Some internal PHYS don't have a model number.  Use
2199                  * the mv88e6390 family model number instead.
2200                  */
2201                 if (!(val & 0x3f0))
2202                         val |= MV88E6XXX_PORT_SWITCH_ID_PROD_6390 >> 4;
2203         }
2204
2205         return err ? err : val;
2206 }
2207
2208 static int mv88e6xxx_mdio_write(struct mii_bus *bus, int phy, int reg, u16 val)
2209 {
2210         struct mv88e6xxx_mdio_bus *mdio_bus = bus->priv;
2211         struct mv88e6xxx_chip *chip = mdio_bus->chip;
2212         int err;
2213
2214         if (!chip->info->ops->phy_write)
2215                 return -EOPNOTSUPP;
2216
2217         mutex_lock(&chip->reg_lock);
2218         err = chip->info->ops->phy_write(chip, bus, phy, reg, val);
2219         mutex_unlock(&chip->reg_lock);
2220
2221         return err;
2222 }
2223
2224 static int mv88e6xxx_mdio_register(struct mv88e6xxx_chip *chip,
2225                                    struct device_node *np,
2226                                    bool external)
2227 {
2228         static int index;
2229         struct mv88e6xxx_mdio_bus *mdio_bus;
2230         struct mii_bus *bus;
2231         int err;
2232
2233         bus = devm_mdiobus_alloc_size(chip->dev, sizeof(*mdio_bus));
2234         if (!bus)
2235                 return -ENOMEM;
2236
2237         mdio_bus = bus->priv;
2238         mdio_bus->bus = bus;
2239         mdio_bus->chip = chip;
2240         INIT_LIST_HEAD(&mdio_bus->list);
2241         mdio_bus->external = external;
2242
2243         if (np) {
2244                 bus->name = np->full_name;
2245                 snprintf(bus->id, MII_BUS_ID_SIZE, "%s", np->full_name);
2246         } else {
2247                 bus->name = "mv88e6xxx SMI";
2248                 snprintf(bus->id, MII_BUS_ID_SIZE, "mv88e6xxx-%d", index++);
2249         }
2250
2251         bus->read = mv88e6xxx_mdio_read;
2252         bus->write = mv88e6xxx_mdio_write;
2253         bus->parent = chip->dev;
2254
2255         if (np)
2256                 err = of_mdiobus_register(bus, np);
2257         else
2258                 err = mdiobus_register(bus);
2259         if (err) {
2260                 dev_err(chip->dev, "Cannot register MDIO bus (%d)\n", err);
2261                 return err;
2262         }
2263
2264         if (external)
2265                 list_add_tail(&mdio_bus->list, &chip->mdios);
2266         else
2267                 list_add(&mdio_bus->list, &chip->mdios);
2268
2269         return 0;
2270 }
2271
2272 static const struct of_device_id mv88e6xxx_mdio_external_match[] = {
2273         { .compatible = "marvell,mv88e6xxx-mdio-external",
2274           .data = (void *)true },
2275         { },
2276 };
2277
2278 static int mv88e6xxx_mdios_register(struct mv88e6xxx_chip *chip,
2279                                     struct device_node *np)
2280 {
2281         const struct of_device_id *match;
2282         struct device_node *child;
2283         int err;
2284
2285         /* Always register one mdio bus for the internal/default mdio
2286          * bus. This maybe represented in the device tree, but is
2287          * optional.
2288          */
2289         child = of_get_child_by_name(np, "mdio");
2290         err = mv88e6xxx_mdio_register(chip, child, false);
2291         if (err)
2292                 return err;
2293
2294         /* Walk the device tree, and see if there are any other nodes
2295          * which say they are compatible with the external mdio
2296          * bus.
2297          */
2298         for_each_available_child_of_node(np, child) {
2299                 match = of_match_node(mv88e6xxx_mdio_external_match, child);
2300                 if (match) {
2301                         err = mv88e6xxx_mdio_register(chip, child, true);
2302                         if (err)
2303                                 return err;
2304                 }
2305         }
2306
2307         return 0;
2308 }
2309
2310 static void mv88e6xxx_mdios_unregister(struct mv88e6xxx_chip *chip)
2311
2312 {
2313         struct mv88e6xxx_mdio_bus *mdio_bus;
2314         struct mii_bus *bus;
2315
2316         list_for_each_entry(mdio_bus, &chip->mdios, list) {
2317                 bus = mdio_bus->bus;
2318
2319                 mdiobus_unregister(bus);
2320         }
2321 }
2322
2323 static int mv88e6xxx_get_eeprom_len(struct dsa_switch *ds)
2324 {
2325         struct mv88e6xxx_chip *chip = ds->priv;
2326
2327         return chip->eeprom_len;
2328 }
2329
2330 static int mv88e6xxx_get_eeprom(struct dsa_switch *ds,
2331                                 struct ethtool_eeprom *eeprom, u8 *data)
2332 {
2333         struct mv88e6xxx_chip *chip = ds->priv;
2334         int err;
2335
2336         if (!chip->info->ops->get_eeprom)
2337                 return -EOPNOTSUPP;
2338
2339         mutex_lock(&chip->reg_lock);
2340         err = chip->info->ops->get_eeprom(chip, eeprom, data);
2341         mutex_unlock(&chip->reg_lock);
2342
2343         if (err)
2344                 return err;
2345
2346         eeprom->magic = 0xc3ec4951;
2347
2348         return 0;
2349 }
2350
2351 static int mv88e6xxx_set_eeprom(struct dsa_switch *ds,
2352                                 struct ethtool_eeprom *eeprom, u8 *data)
2353 {
2354         struct mv88e6xxx_chip *chip = ds->priv;
2355         int err;
2356
2357         if (!chip->info->ops->set_eeprom)
2358                 return -EOPNOTSUPP;
2359
2360         if (eeprom->magic != 0xc3ec4951)
2361                 return -EINVAL;
2362
2363         mutex_lock(&chip->reg_lock);
2364         err = chip->info->ops->set_eeprom(chip, eeprom, data);
2365         mutex_unlock(&chip->reg_lock);
2366
2367         return err;
2368 }
2369
2370 static const struct mv88e6xxx_ops mv88e6085_ops = {
2371         /* MV88E6XXX_FAMILY_6097 */
2372         .irl_init_all = mv88e6352_g2_irl_init_all,
2373         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
2374         .phy_read = mv88e6185_phy_ppu_read,
2375         .phy_write = mv88e6185_phy_ppu_write,
2376         .port_set_link = mv88e6xxx_port_set_link,
2377         .port_set_duplex = mv88e6xxx_port_set_duplex,
2378         .port_set_speed = mv88e6185_port_set_speed,
2379         .port_tag_remap = mv88e6095_port_tag_remap,
2380         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2381         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2382         .port_set_ether_type = mv88e6351_port_set_ether_type,
2383         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2384         .port_pause_limit = mv88e6097_port_pause_limit,
2385         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2386         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2387         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2388         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2389         .stats_get_strings = mv88e6095_stats_get_strings,
2390         .stats_get_stats = mv88e6095_stats_get_stats,
2391         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2392         .set_egress_port = mv88e6095_g1_set_egress_port,
2393         .watchdog_ops = &mv88e6097_watchdog_ops,
2394         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2395         .pot_clear = mv88e6xxx_g2_pot_clear,
2396         .ppu_enable = mv88e6185_g1_ppu_enable,
2397         .ppu_disable = mv88e6185_g1_ppu_disable,
2398         .reset = mv88e6185_g1_reset,
2399         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2400         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2401 };
2402
2403 static const struct mv88e6xxx_ops mv88e6095_ops = {
2404         /* MV88E6XXX_FAMILY_6095 */
2405         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
2406         .phy_read = mv88e6185_phy_ppu_read,
2407         .phy_write = mv88e6185_phy_ppu_write,
2408         .port_set_link = mv88e6xxx_port_set_link,
2409         .port_set_duplex = mv88e6xxx_port_set_duplex,
2410         .port_set_speed = mv88e6185_port_set_speed,
2411         .port_set_frame_mode = mv88e6085_port_set_frame_mode,
2412         .port_set_egress_floods = mv88e6185_port_set_egress_floods,
2413         .port_set_upstream_port = mv88e6095_port_set_upstream_port,
2414         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2415         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2416         .stats_get_strings = mv88e6095_stats_get_strings,
2417         .stats_get_stats = mv88e6095_stats_get_stats,
2418         .mgmt_rsvd2cpu = mv88e6185_g2_mgmt_rsvd2cpu,
2419         .ppu_enable = mv88e6185_g1_ppu_enable,
2420         .ppu_disable = mv88e6185_g1_ppu_disable,
2421         .reset = mv88e6185_g1_reset,
2422         .vtu_getnext = mv88e6185_g1_vtu_getnext,
2423         .vtu_loadpurge = mv88e6185_g1_vtu_loadpurge,
2424 };
2425
2426 static const struct mv88e6xxx_ops mv88e6097_ops = {
2427         /* MV88E6XXX_FAMILY_6097 */
2428         .irl_init_all = mv88e6352_g2_irl_init_all,
2429         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2430         .phy_read = mv88e6xxx_g2_smi_phy_read,
2431         .phy_write = mv88e6xxx_g2_smi_phy_write,
2432         .port_set_link = mv88e6xxx_port_set_link,
2433         .port_set_duplex = mv88e6xxx_port_set_duplex,
2434         .port_set_speed = mv88e6185_port_set_speed,
2435         .port_tag_remap = mv88e6095_port_tag_remap,
2436         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2437         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2438         .port_set_ether_type = mv88e6351_port_set_ether_type,
2439         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2440         .port_egress_rate_limiting = mv88e6095_port_egress_rate_limiting,
2441         .port_pause_limit = mv88e6097_port_pause_limit,
2442         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2443         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2444         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2445         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2446         .stats_get_strings = mv88e6095_stats_get_strings,
2447         .stats_get_stats = mv88e6095_stats_get_stats,
2448         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2449         .set_egress_port = mv88e6095_g1_set_egress_port,
2450         .watchdog_ops = &mv88e6097_watchdog_ops,
2451         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2452         .pot_clear = mv88e6xxx_g2_pot_clear,
2453         .reset = mv88e6352_g1_reset,
2454         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2455         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2456 };
2457
2458 static const struct mv88e6xxx_ops mv88e6123_ops = {
2459         /* MV88E6XXX_FAMILY_6165 */
2460         .irl_init_all = mv88e6352_g2_irl_init_all,
2461         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2462         .phy_read = mv88e6xxx_g2_smi_phy_read,
2463         .phy_write = mv88e6xxx_g2_smi_phy_write,
2464         .port_set_link = mv88e6xxx_port_set_link,
2465         .port_set_duplex = mv88e6xxx_port_set_duplex,
2466         .port_set_speed = mv88e6185_port_set_speed,
2467         .port_set_frame_mode = mv88e6085_port_set_frame_mode,
2468         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2469         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2470         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2471         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2472         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2473         .stats_get_strings = mv88e6095_stats_get_strings,
2474         .stats_get_stats = mv88e6095_stats_get_stats,
2475         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2476         .set_egress_port = mv88e6095_g1_set_egress_port,
2477         .watchdog_ops = &mv88e6097_watchdog_ops,
2478         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2479         .pot_clear = mv88e6xxx_g2_pot_clear,
2480         .reset = mv88e6352_g1_reset,
2481         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2482         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2483 };
2484
2485 static const struct mv88e6xxx_ops mv88e6131_ops = {
2486         /* MV88E6XXX_FAMILY_6185 */
2487         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
2488         .phy_read = mv88e6185_phy_ppu_read,
2489         .phy_write = mv88e6185_phy_ppu_write,
2490         .port_set_link = mv88e6xxx_port_set_link,
2491         .port_set_duplex = mv88e6xxx_port_set_duplex,
2492         .port_set_speed = mv88e6185_port_set_speed,
2493         .port_tag_remap = mv88e6095_port_tag_remap,
2494         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2495         .port_set_egress_floods = mv88e6185_port_set_egress_floods,
2496         .port_set_ether_type = mv88e6351_port_set_ether_type,
2497         .port_set_upstream_port = mv88e6095_port_set_upstream_port,
2498         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2499         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2500         .port_pause_limit = mv88e6097_port_pause_limit,
2501         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2502         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2503         .stats_get_strings = mv88e6095_stats_get_strings,
2504         .stats_get_stats = mv88e6095_stats_get_stats,
2505         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2506         .set_egress_port = mv88e6095_g1_set_egress_port,
2507         .watchdog_ops = &mv88e6097_watchdog_ops,
2508         .mgmt_rsvd2cpu = mv88e6185_g2_mgmt_rsvd2cpu,
2509         .ppu_enable = mv88e6185_g1_ppu_enable,
2510         .ppu_disable = mv88e6185_g1_ppu_disable,
2511         .reset = mv88e6185_g1_reset,
2512         .vtu_getnext = mv88e6185_g1_vtu_getnext,
2513         .vtu_loadpurge = mv88e6185_g1_vtu_loadpurge,
2514 };
2515
2516 static const struct mv88e6xxx_ops mv88e6141_ops = {
2517         /* MV88E6XXX_FAMILY_6341 */
2518         .irl_init_all = mv88e6352_g2_irl_init_all,
2519         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
2520         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
2521         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2522         .phy_read = mv88e6xxx_g2_smi_phy_read,
2523         .phy_write = mv88e6xxx_g2_smi_phy_write,
2524         .phy_energy_detect_read = mv88e6352_phy_energy_detect_read,
2525         .phy_energy_detect_write = mv88e6352_phy_energy_detect_write,
2526         .port_set_link = mv88e6xxx_port_set_link,
2527         .port_set_duplex = mv88e6xxx_port_set_duplex,
2528         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
2529         .port_set_speed = mv88e6390_port_set_speed,
2530         .port_tag_remap = mv88e6095_port_tag_remap,
2531         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2532         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2533         .port_set_ether_type = mv88e6351_port_set_ether_type,
2534         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2535         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2536         .port_pause_limit = mv88e6097_port_pause_limit,
2537         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2538         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2539         .stats_snapshot = mv88e6390_g1_stats_snapshot,
2540         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2541         .stats_get_strings = mv88e6320_stats_get_strings,
2542         .stats_get_stats = mv88e6390_stats_get_stats,
2543         .set_cpu_port = mv88e6390_g1_set_cpu_port,
2544         .set_egress_port = mv88e6390_g1_set_egress_port,
2545         .watchdog_ops = &mv88e6390_watchdog_ops,
2546         .mgmt_rsvd2cpu =  mv88e6390_g1_mgmt_rsvd2cpu,
2547         .pot_clear = mv88e6xxx_g2_pot_clear,
2548         .reset = mv88e6352_g1_reset,
2549         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2550         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2551 };
2552
2553 static const struct mv88e6xxx_ops mv88e6161_ops = {
2554         /* MV88E6XXX_FAMILY_6165 */
2555         .irl_init_all = mv88e6352_g2_irl_init_all,
2556         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2557         .phy_read = mv88e6xxx_g2_smi_phy_read,
2558         .phy_write = mv88e6xxx_g2_smi_phy_write,
2559         .port_set_link = mv88e6xxx_port_set_link,
2560         .port_set_duplex = mv88e6xxx_port_set_duplex,
2561         .port_set_speed = mv88e6185_port_set_speed,
2562         .port_tag_remap = mv88e6095_port_tag_remap,
2563         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2564         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2565         .port_set_ether_type = mv88e6351_port_set_ether_type,
2566         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2567         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2568         .port_pause_limit = mv88e6097_port_pause_limit,
2569         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2570         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2571         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2572         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2573         .stats_get_strings = mv88e6095_stats_get_strings,
2574         .stats_get_stats = mv88e6095_stats_get_stats,
2575         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2576         .set_egress_port = mv88e6095_g1_set_egress_port,
2577         .watchdog_ops = &mv88e6097_watchdog_ops,
2578         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2579         .pot_clear = mv88e6xxx_g2_pot_clear,
2580         .reset = mv88e6352_g1_reset,
2581         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2582         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2583 };
2584
2585 static const struct mv88e6xxx_ops mv88e6165_ops = {
2586         /* MV88E6XXX_FAMILY_6165 */
2587         .irl_init_all = mv88e6352_g2_irl_init_all,
2588         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2589         .phy_read = mv88e6165_phy_read,
2590         .phy_write = mv88e6165_phy_write,
2591         .port_set_link = mv88e6xxx_port_set_link,
2592         .port_set_duplex = mv88e6xxx_port_set_duplex,
2593         .port_set_speed = mv88e6185_port_set_speed,
2594         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2595         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2596         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2597         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2598         .stats_get_strings = mv88e6095_stats_get_strings,
2599         .stats_get_stats = mv88e6095_stats_get_stats,
2600         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2601         .set_egress_port = mv88e6095_g1_set_egress_port,
2602         .watchdog_ops = &mv88e6097_watchdog_ops,
2603         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2604         .pot_clear = mv88e6xxx_g2_pot_clear,
2605         .reset = mv88e6352_g1_reset,
2606         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2607         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2608 };
2609
2610 static const struct mv88e6xxx_ops mv88e6171_ops = {
2611         /* MV88E6XXX_FAMILY_6351 */
2612         .irl_init_all = mv88e6352_g2_irl_init_all,
2613         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2614         .phy_read = mv88e6xxx_g2_smi_phy_read,
2615         .phy_write = mv88e6xxx_g2_smi_phy_write,
2616         .port_set_link = mv88e6xxx_port_set_link,
2617         .port_set_duplex = mv88e6xxx_port_set_duplex,
2618         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
2619         .port_set_speed = mv88e6185_port_set_speed,
2620         .port_tag_remap = mv88e6095_port_tag_remap,
2621         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2622         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2623         .port_set_ether_type = mv88e6351_port_set_ether_type,
2624         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2625         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2626         .port_pause_limit = mv88e6097_port_pause_limit,
2627         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2628         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2629         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2630         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2631         .stats_get_strings = mv88e6095_stats_get_strings,
2632         .stats_get_stats = mv88e6095_stats_get_stats,
2633         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2634         .set_egress_port = mv88e6095_g1_set_egress_port,
2635         .watchdog_ops = &mv88e6097_watchdog_ops,
2636         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2637         .pot_clear = mv88e6xxx_g2_pot_clear,
2638         .reset = mv88e6352_g1_reset,
2639         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2640         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2641 };
2642
2643 static const struct mv88e6xxx_ops mv88e6172_ops = {
2644         /* MV88E6XXX_FAMILY_6352 */
2645         .irl_init_all = mv88e6352_g2_irl_init_all,
2646         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
2647         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
2648         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2649         .phy_read = mv88e6xxx_g2_smi_phy_read,
2650         .phy_write = mv88e6xxx_g2_smi_phy_write,
2651         .phy_energy_detect_read = mv88e6352_phy_energy_detect_read,
2652         .phy_energy_detect_write = mv88e6352_phy_energy_detect_write,
2653         .port_set_link = mv88e6xxx_port_set_link,
2654         .port_set_duplex = mv88e6xxx_port_set_duplex,
2655         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
2656         .port_set_speed = mv88e6352_port_set_speed,
2657         .port_tag_remap = mv88e6095_port_tag_remap,
2658         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2659         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2660         .port_set_ether_type = mv88e6351_port_set_ether_type,
2661         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2662         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2663         .port_pause_limit = mv88e6097_port_pause_limit,
2664         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2665         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2666         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2667         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2668         .stats_get_strings = mv88e6095_stats_get_strings,
2669         .stats_get_stats = mv88e6095_stats_get_stats,
2670         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2671         .set_egress_port = mv88e6095_g1_set_egress_port,
2672         .watchdog_ops = &mv88e6097_watchdog_ops,
2673         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2674         .pot_clear = mv88e6xxx_g2_pot_clear,
2675         .reset = mv88e6352_g1_reset,
2676         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2677         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2678         .serdes_power = mv88e6352_serdes_power,
2679 };
2680
2681 static const struct mv88e6xxx_ops mv88e6175_ops = {
2682         /* MV88E6XXX_FAMILY_6351 */
2683         .irl_init_all = mv88e6352_g2_irl_init_all,
2684         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2685         .phy_read = mv88e6xxx_g2_smi_phy_read,
2686         .phy_write = mv88e6xxx_g2_smi_phy_write,
2687         .port_set_link = mv88e6xxx_port_set_link,
2688         .port_set_duplex = mv88e6xxx_port_set_duplex,
2689         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
2690         .port_set_speed = mv88e6185_port_set_speed,
2691         .port_tag_remap = mv88e6095_port_tag_remap,
2692         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2693         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2694         .port_set_ether_type = mv88e6351_port_set_ether_type,
2695         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2696         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2697         .port_pause_limit = mv88e6097_port_pause_limit,
2698         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2699         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2700         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2701         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2702         .stats_get_strings = mv88e6095_stats_get_strings,
2703         .stats_get_stats = mv88e6095_stats_get_stats,
2704         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2705         .set_egress_port = mv88e6095_g1_set_egress_port,
2706         .watchdog_ops = &mv88e6097_watchdog_ops,
2707         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2708         .pot_clear = mv88e6xxx_g2_pot_clear,
2709         .reset = mv88e6352_g1_reset,
2710         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2711         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2712 };
2713
2714 static const struct mv88e6xxx_ops mv88e6176_ops = {
2715         /* MV88E6XXX_FAMILY_6352 */
2716         .irl_init_all = mv88e6352_g2_irl_init_all,
2717         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
2718         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
2719         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2720         .phy_read = mv88e6xxx_g2_smi_phy_read,
2721         .phy_write = mv88e6xxx_g2_smi_phy_write,
2722         .phy_energy_detect_read = mv88e6352_phy_energy_detect_read,
2723         .phy_energy_detect_write = mv88e6352_phy_energy_detect_write,
2724         .port_set_link = mv88e6xxx_port_set_link,
2725         .port_set_duplex = mv88e6xxx_port_set_duplex,
2726         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
2727         .port_set_speed = mv88e6352_port_set_speed,
2728         .port_tag_remap = mv88e6095_port_tag_remap,
2729         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2730         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2731         .port_set_ether_type = mv88e6351_port_set_ether_type,
2732         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2733         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2734         .port_pause_limit = mv88e6097_port_pause_limit,
2735         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2736         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2737         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2738         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2739         .stats_get_strings = mv88e6095_stats_get_strings,
2740         .stats_get_stats = mv88e6095_stats_get_stats,
2741         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2742         .set_egress_port = mv88e6095_g1_set_egress_port,
2743         .watchdog_ops = &mv88e6097_watchdog_ops,
2744         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2745         .pot_clear = mv88e6xxx_g2_pot_clear,
2746         .reset = mv88e6352_g1_reset,
2747         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2748         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2749         .serdes_power = mv88e6352_serdes_power,
2750 };
2751
2752 static const struct mv88e6xxx_ops mv88e6185_ops = {
2753         /* MV88E6XXX_FAMILY_6185 */
2754         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
2755         .phy_read = mv88e6185_phy_ppu_read,
2756         .phy_write = mv88e6185_phy_ppu_write,
2757         .port_set_link = mv88e6xxx_port_set_link,
2758         .port_set_duplex = mv88e6xxx_port_set_duplex,
2759         .port_set_speed = mv88e6185_port_set_speed,
2760         .port_set_frame_mode = mv88e6085_port_set_frame_mode,
2761         .port_set_egress_floods = mv88e6185_port_set_egress_floods,
2762         .port_egress_rate_limiting = mv88e6095_port_egress_rate_limiting,
2763         .port_set_upstream_port = mv88e6095_port_set_upstream_port,
2764         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2765         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2766         .stats_get_strings = mv88e6095_stats_get_strings,
2767         .stats_get_stats = mv88e6095_stats_get_stats,
2768         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2769         .set_egress_port = mv88e6095_g1_set_egress_port,
2770         .watchdog_ops = &mv88e6097_watchdog_ops,
2771         .mgmt_rsvd2cpu = mv88e6185_g2_mgmt_rsvd2cpu,
2772         .ppu_enable = mv88e6185_g1_ppu_enable,
2773         .ppu_disable = mv88e6185_g1_ppu_disable,
2774         .reset = mv88e6185_g1_reset,
2775         .vtu_getnext = mv88e6185_g1_vtu_getnext,
2776         .vtu_loadpurge = mv88e6185_g1_vtu_loadpurge,
2777 };
2778
2779 static const struct mv88e6xxx_ops mv88e6190_ops = {
2780         /* MV88E6XXX_FAMILY_6390 */
2781         .irl_init_all = mv88e6390_g2_irl_init_all,
2782         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
2783         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
2784         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2785         .phy_read = mv88e6xxx_g2_smi_phy_read,
2786         .phy_write = mv88e6xxx_g2_smi_phy_write,
2787         .phy_energy_detect_read = mv88e6390_phy_energy_detect_read,
2788         .phy_energy_detect_write = mv88e6390_phy_energy_detect_write,
2789         .port_set_link = mv88e6xxx_port_set_link,
2790         .port_set_duplex = mv88e6xxx_port_set_duplex,
2791         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
2792         .port_set_speed = mv88e6390_port_set_speed,
2793         .port_tag_remap = mv88e6390_port_tag_remap,
2794         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2795         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2796         .port_set_ether_type = mv88e6351_port_set_ether_type,
2797         .port_pause_limit = mv88e6390_port_pause_limit,
2798         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2799         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2800         .stats_snapshot = mv88e6390_g1_stats_snapshot,
2801         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
2802         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2803         .stats_get_strings = mv88e6320_stats_get_strings,
2804         .stats_get_stats = mv88e6390_stats_get_stats,
2805         .set_cpu_port = mv88e6390_g1_set_cpu_port,
2806         .set_egress_port = mv88e6390_g1_set_egress_port,
2807         .watchdog_ops = &mv88e6390_watchdog_ops,
2808         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
2809         .pot_clear = mv88e6xxx_g2_pot_clear,
2810         .reset = mv88e6352_g1_reset,
2811         .vtu_getnext = mv88e6390_g1_vtu_getnext,
2812         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
2813         .serdes_power = mv88e6390_serdes_power,
2814 };
2815
2816 static const struct mv88e6xxx_ops mv88e6190x_ops = {
2817         /* MV88E6XXX_FAMILY_6390 */
2818         .irl_init_all = mv88e6390_g2_irl_init_all,
2819         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
2820         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
2821         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2822         .phy_read = mv88e6xxx_g2_smi_phy_read,
2823         .phy_write = mv88e6xxx_g2_smi_phy_write,
2824         .phy_energy_detect_read = mv88e6390_phy_energy_detect_read,
2825         .phy_energy_detect_write = mv88e6390_phy_energy_detect_write,
2826         .port_set_link = mv88e6xxx_port_set_link,
2827         .port_set_duplex = mv88e6xxx_port_set_duplex,
2828         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
2829         .port_set_speed = mv88e6390x_port_set_speed,
2830         .port_tag_remap = mv88e6390_port_tag_remap,
2831         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2832         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2833         .port_set_ether_type = mv88e6351_port_set_ether_type,
2834         .port_pause_limit = mv88e6390_port_pause_limit,
2835         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2836         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2837         .stats_snapshot = mv88e6390_g1_stats_snapshot,
2838         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
2839         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2840         .stats_get_strings = mv88e6320_stats_get_strings,
2841         .stats_get_stats = mv88e6390_stats_get_stats,
2842         .set_cpu_port = mv88e6390_g1_set_cpu_port,
2843         .set_egress_port = mv88e6390_g1_set_egress_port,
2844         .watchdog_ops = &mv88e6390_watchdog_ops,
2845         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
2846         .pot_clear = mv88e6xxx_g2_pot_clear,
2847         .reset = mv88e6352_g1_reset,
2848         .vtu_getnext = mv88e6390_g1_vtu_getnext,
2849         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
2850         .serdes_power = mv88e6390_serdes_power,
2851 };
2852
2853 static const struct mv88e6xxx_ops mv88e6191_ops = {
2854         /* MV88E6XXX_FAMILY_6390 */
2855         .irl_init_all = mv88e6390_g2_irl_init_all,
2856         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
2857         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
2858         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2859         .phy_read = mv88e6xxx_g2_smi_phy_read,
2860         .phy_write = mv88e6xxx_g2_smi_phy_write,
2861         .phy_energy_detect_read = mv88e6390_phy_energy_detect_read,
2862         .phy_energy_detect_write = mv88e6390_phy_energy_detect_write,
2863         .port_set_link = mv88e6xxx_port_set_link,
2864         .port_set_duplex = mv88e6xxx_port_set_duplex,
2865         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
2866         .port_set_speed = mv88e6390_port_set_speed,
2867         .port_tag_remap = mv88e6390_port_tag_remap,
2868         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2869         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2870         .port_set_ether_type = mv88e6351_port_set_ether_type,
2871         .port_pause_limit = mv88e6390_port_pause_limit,
2872         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2873         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2874         .stats_snapshot = mv88e6390_g1_stats_snapshot,
2875         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
2876         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2877         .stats_get_strings = mv88e6320_stats_get_strings,
2878         .stats_get_stats = mv88e6390_stats_get_stats,
2879         .set_cpu_port = mv88e6390_g1_set_cpu_port,
2880         .set_egress_port = mv88e6390_g1_set_egress_port,
2881         .watchdog_ops = &mv88e6390_watchdog_ops,
2882         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
2883         .pot_clear = mv88e6xxx_g2_pot_clear,
2884         .reset = mv88e6352_g1_reset,
2885         .vtu_getnext = mv88e6390_g1_vtu_getnext,
2886         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
2887         .serdes_power = mv88e6390_serdes_power,
2888 };
2889
2890 static const struct mv88e6xxx_ops mv88e6240_ops = {
2891         /* MV88E6XXX_FAMILY_6352 */
2892         .irl_init_all = mv88e6352_g2_irl_init_all,
2893         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
2894         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
2895         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2896         .phy_read = mv88e6xxx_g2_smi_phy_read,
2897         .phy_write = mv88e6xxx_g2_smi_phy_write,
2898         .phy_energy_detect_read = mv88e6352_phy_energy_detect_read,
2899         .phy_energy_detect_write = mv88e6352_phy_energy_detect_write,
2900         .port_set_link = mv88e6xxx_port_set_link,
2901         .port_set_duplex = mv88e6xxx_port_set_duplex,
2902         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
2903         .port_set_speed = mv88e6352_port_set_speed,
2904         .port_tag_remap = mv88e6095_port_tag_remap,
2905         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2906         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2907         .port_set_ether_type = mv88e6351_port_set_ether_type,
2908         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2909         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2910         .port_pause_limit = mv88e6097_port_pause_limit,
2911         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2912         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2913         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2914         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2915         .stats_get_strings = mv88e6095_stats_get_strings,
2916         .stats_get_stats = mv88e6095_stats_get_stats,
2917         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2918         .set_egress_port = mv88e6095_g1_set_egress_port,
2919         .watchdog_ops = &mv88e6097_watchdog_ops,
2920         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2921         .pot_clear = mv88e6xxx_g2_pot_clear,
2922         .reset = mv88e6352_g1_reset,
2923         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2924         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2925         .serdes_power = mv88e6352_serdes_power,
2926 };
2927
2928 static const struct mv88e6xxx_ops mv88e6290_ops = {
2929         /* MV88E6XXX_FAMILY_6390 */
2930         .irl_init_all = mv88e6390_g2_irl_init_all,
2931         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
2932         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
2933         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2934         .phy_read = mv88e6xxx_g2_smi_phy_read,
2935         .phy_write = mv88e6xxx_g2_smi_phy_write,
2936         .phy_energy_detect_read = mv88e6390_phy_energy_detect_read,
2937         .phy_energy_detect_write = mv88e6390_phy_energy_detect_write,
2938         .port_set_link = mv88e6xxx_port_set_link,
2939         .port_set_duplex = mv88e6xxx_port_set_duplex,
2940         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
2941         .port_set_speed = mv88e6390_port_set_speed,
2942         .port_tag_remap = mv88e6390_port_tag_remap,
2943         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2944         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2945         .port_set_ether_type = mv88e6351_port_set_ether_type,
2946         .port_pause_limit = mv88e6390_port_pause_limit,
2947         .port_set_cmode = mv88e6390x_port_set_cmode,
2948         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2949         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2950         .stats_snapshot = mv88e6390_g1_stats_snapshot,
2951         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
2952         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2953         .stats_get_strings = mv88e6320_stats_get_strings,
2954         .stats_get_stats = mv88e6390_stats_get_stats,
2955         .set_cpu_port = mv88e6390_g1_set_cpu_port,
2956         .set_egress_port = mv88e6390_g1_set_egress_port,
2957         .watchdog_ops = &mv88e6390_watchdog_ops,
2958         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
2959         .pot_clear = mv88e6xxx_g2_pot_clear,
2960         .reset = mv88e6352_g1_reset,
2961         .vtu_getnext = mv88e6390_g1_vtu_getnext,
2962         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
2963         .serdes_power = mv88e6390_serdes_power,
2964 };
2965
2966 static const struct mv88e6xxx_ops mv88e6320_ops = {
2967         /* MV88E6XXX_FAMILY_6320 */
2968         .irl_init_all = mv88e6352_g2_irl_init_all,
2969         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
2970         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
2971         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2972         .phy_read = mv88e6xxx_g2_smi_phy_read,
2973         .phy_write = mv88e6xxx_g2_smi_phy_write,
2974         .phy_energy_detect_read = mv88e6352_phy_energy_detect_read,
2975         .phy_energy_detect_write = mv88e6352_phy_energy_detect_write,
2976         .port_set_link = mv88e6xxx_port_set_link,
2977         .port_set_duplex = mv88e6xxx_port_set_duplex,
2978         .port_set_speed = mv88e6185_port_set_speed,
2979         .port_tag_remap = mv88e6095_port_tag_remap,
2980         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2981         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2982         .port_set_ether_type = mv88e6351_port_set_ether_type,
2983         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2984         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2985         .port_pause_limit = mv88e6097_port_pause_limit,
2986         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2987         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2988         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2989         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2990         .stats_get_strings = mv88e6320_stats_get_strings,
2991         .stats_get_stats = mv88e6320_stats_get_stats,
2992         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2993         .set_egress_port = mv88e6095_g1_set_egress_port,
2994         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2995         .pot_clear = mv88e6xxx_g2_pot_clear,
2996         .reset = mv88e6352_g1_reset,
2997         .vtu_getnext = mv88e6185_g1_vtu_getnext,
2998         .vtu_loadpurge = mv88e6185_g1_vtu_loadpurge,
2999 };
3000
3001 static const struct mv88e6xxx_ops mv88e6321_ops = {
3002         /* MV88E6XXX_FAMILY_6320 */
3003         .irl_init_all = mv88e6352_g2_irl_init_all,
3004         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
3005         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
3006         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3007         .phy_read = mv88e6xxx_g2_smi_phy_read,
3008         .phy_write = mv88e6xxx_g2_smi_phy_write,
3009         .phy_energy_detect_read = mv88e6352_phy_energy_detect_read,
3010         .phy_energy_detect_write = mv88e6352_phy_energy_detect_write,
3011         .port_set_link = mv88e6xxx_port_set_link,
3012         .port_set_duplex = mv88e6xxx_port_set_duplex,
3013         .port_set_speed = mv88e6185_port_set_speed,
3014         .port_tag_remap = mv88e6095_port_tag_remap,
3015         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3016         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3017         .port_set_ether_type = mv88e6351_port_set_ether_type,
3018         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3019         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3020         .port_pause_limit = mv88e6097_port_pause_limit,
3021         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3022         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3023         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3024         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3025         .stats_get_strings = mv88e6320_stats_get_strings,
3026         .stats_get_stats = mv88e6320_stats_get_stats,
3027         .set_cpu_port = mv88e6095_g1_set_cpu_port,
3028         .set_egress_port = mv88e6095_g1_set_egress_port,
3029         .reset = mv88e6352_g1_reset,
3030         .vtu_getnext = mv88e6185_g1_vtu_getnext,
3031         .vtu_loadpurge = mv88e6185_g1_vtu_loadpurge,
3032 };
3033
3034 static const struct mv88e6xxx_ops mv88e6341_ops = {
3035         /* MV88E6XXX_FAMILY_6341 */
3036         .irl_init_all = mv88e6352_g2_irl_init_all,
3037         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3038         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3039         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3040         .phy_read = mv88e6xxx_g2_smi_phy_read,
3041         .phy_write = mv88e6xxx_g2_smi_phy_write,
3042         .phy_energy_detect_read = mv88e6352_phy_energy_detect_read,
3043         .phy_energy_detect_write = mv88e6352_phy_energy_detect_write,
3044         .port_set_link = mv88e6xxx_port_set_link,
3045         .port_set_duplex = mv88e6xxx_port_set_duplex,
3046         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3047         .port_set_speed = mv88e6390_port_set_speed,
3048         .port_tag_remap = mv88e6095_port_tag_remap,
3049         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3050         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3051         .port_set_ether_type = mv88e6351_port_set_ether_type,
3052         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3053         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3054         .port_pause_limit = mv88e6097_port_pause_limit,
3055         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3056         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3057         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3058         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3059         .stats_get_strings = mv88e6320_stats_get_strings,
3060         .stats_get_stats = mv88e6390_stats_get_stats,
3061         .set_cpu_port = mv88e6390_g1_set_cpu_port,
3062         .set_egress_port = mv88e6390_g1_set_egress_port,
3063         .watchdog_ops = &mv88e6390_watchdog_ops,
3064         .mgmt_rsvd2cpu =  mv88e6390_g1_mgmt_rsvd2cpu,
3065         .pot_clear = mv88e6xxx_g2_pot_clear,
3066         .reset = mv88e6352_g1_reset,
3067         .vtu_getnext = mv88e6352_g1_vtu_getnext,
3068         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
3069 };
3070
3071 static const struct mv88e6xxx_ops mv88e6350_ops = {
3072         /* MV88E6XXX_FAMILY_6351 */
3073         .irl_init_all = mv88e6352_g2_irl_init_all,
3074         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3075         .phy_read = mv88e6xxx_g2_smi_phy_read,
3076         .phy_write = mv88e6xxx_g2_smi_phy_write,
3077         .port_set_link = mv88e6xxx_port_set_link,
3078         .port_set_duplex = mv88e6xxx_port_set_duplex,
3079         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3080         .port_set_speed = mv88e6185_port_set_speed,
3081         .port_tag_remap = mv88e6095_port_tag_remap,
3082         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3083         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3084         .port_set_ether_type = mv88e6351_port_set_ether_type,
3085         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3086         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3087         .port_pause_limit = mv88e6097_port_pause_limit,
3088         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3089         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3090         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3091         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3092         .stats_get_strings = mv88e6095_stats_get_strings,
3093         .stats_get_stats = mv88e6095_stats_get_stats,
3094         .set_cpu_port = mv88e6095_g1_set_cpu_port,
3095         .set_egress_port = mv88e6095_g1_set_egress_port,
3096         .watchdog_ops = &mv88e6097_watchdog_ops,
3097         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
3098         .pot_clear = mv88e6xxx_g2_pot_clear,
3099         .reset = mv88e6352_g1_reset,
3100         .vtu_getnext = mv88e6352_g1_vtu_getnext,
3101         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
3102 };
3103
3104 static const struct mv88e6xxx_ops mv88e6351_ops = {
3105         /* MV88E6XXX_FAMILY_6351 */
3106         .irl_init_all = mv88e6352_g2_irl_init_all,
3107         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3108         .phy_read = mv88e6xxx_g2_smi_phy_read,
3109         .phy_write = mv88e6xxx_g2_smi_phy_write,
3110         .port_set_link = mv88e6xxx_port_set_link,
3111         .port_set_duplex = mv88e6xxx_port_set_duplex,
3112         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3113         .port_set_speed = mv88e6185_port_set_speed,
3114         .port_tag_remap = mv88e6095_port_tag_remap,
3115         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3116         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3117         .port_set_ether_type = mv88e6351_port_set_ether_type,
3118         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3119         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3120         .port_pause_limit = mv88e6097_port_pause_limit,
3121         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3122         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3123         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3124         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3125         .stats_get_strings = mv88e6095_stats_get_strings,
3126         .stats_get_stats = mv88e6095_stats_get_stats,
3127         .set_cpu_port = mv88e6095_g1_set_cpu_port,
3128         .set_egress_port = mv88e6095_g1_set_egress_port,
3129         .watchdog_ops = &mv88e6097_watchdog_ops,
3130         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
3131         .pot_clear = mv88e6xxx_g2_pot_clear,
3132         .reset = mv88e6352_g1_reset,
3133         .vtu_getnext = mv88e6352_g1_vtu_getnext,
3134         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
3135 };
3136
3137 static const struct mv88e6xxx_ops mv88e6352_ops = {
3138         /* MV88E6XXX_FAMILY_6352 */
3139         .irl_init_all = mv88e6352_g2_irl_init_all,
3140         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
3141         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
3142         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3143         .phy_read = mv88e6xxx_g2_smi_phy_read,
3144         .phy_write = mv88e6xxx_g2_smi_phy_write,
3145         .phy_energy_detect_read = mv88e6352_phy_energy_detect_read,
3146         .phy_energy_detect_write = mv88e6352_phy_energy_detect_write,
3147         .port_set_link = mv88e6xxx_port_set_link,
3148         .port_set_duplex = mv88e6xxx_port_set_duplex,
3149         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3150         .port_set_speed = mv88e6352_port_set_speed,
3151         .port_tag_remap = mv88e6095_port_tag_remap,
3152         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3153         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3154         .port_set_ether_type = mv88e6351_port_set_ether_type,
3155         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3156         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3157         .port_pause_limit = mv88e6097_port_pause_limit,
3158         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3159         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3160         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3161         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3162         .stats_get_strings = mv88e6095_stats_get_strings,
3163         .stats_get_stats = mv88e6095_stats_get_stats,
3164         .set_cpu_port = mv88e6095_g1_set_cpu_port,
3165         .set_egress_port = mv88e6095_g1_set_egress_port,
3166         .watchdog_ops = &mv88e6097_watchdog_ops,
3167         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
3168         .pot_clear = mv88e6xxx_g2_pot_clear,
3169         .reset = mv88e6352_g1_reset,
3170         .vtu_getnext = mv88e6352_g1_vtu_getnext,
3171         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
3172         .serdes_power = mv88e6352_serdes_power,
3173 };
3174
3175 static const struct mv88e6xxx_ops mv88e6390_ops = {
3176         /* MV88E6XXX_FAMILY_6390 */
3177         .irl_init_all = mv88e6390_g2_irl_init_all,
3178         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3179         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3180         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3181         .phy_read = mv88e6xxx_g2_smi_phy_read,
3182         .phy_write = mv88e6xxx_g2_smi_phy_write,
3183         .phy_energy_detect_read = mv88e6390_phy_energy_detect_read,
3184         .phy_energy_detect_write = mv88e6390_phy_energy_detect_write,
3185         .port_set_link = mv88e6xxx_port_set_link,
3186         .port_set_duplex = mv88e6xxx_port_set_duplex,
3187         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3188         .port_set_speed = mv88e6390_port_set_speed,
3189         .port_tag_remap = mv88e6390_port_tag_remap,
3190         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3191         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3192         .port_set_ether_type = mv88e6351_port_set_ether_type,
3193         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3194         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3195         .port_pause_limit = mv88e6390_port_pause_limit,
3196         .port_set_cmode = mv88e6390x_port_set_cmode,
3197         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3198         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3199         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3200         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
3201         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3202         .stats_get_strings = mv88e6320_stats_get_strings,
3203         .stats_get_stats = mv88e6390_stats_get_stats,
3204         .set_cpu_port = mv88e6390_g1_set_cpu_port,
3205         .set_egress_port = mv88e6390_g1_set_egress_port,
3206         .watchdog_ops = &mv88e6390_watchdog_ops,
3207         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
3208         .pot_clear = mv88e6xxx_g2_pot_clear,
3209         .reset = mv88e6352_g1_reset,
3210         .vtu_getnext = mv88e6390_g1_vtu_getnext,
3211         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
3212         .serdes_power = mv88e6390_serdes_power,
3213 };
3214
3215 static const struct mv88e6xxx_ops mv88e6390x_ops = {
3216         /* MV88E6XXX_FAMILY_6390 */
3217         .irl_init_all = mv88e6390_g2_irl_init_all,
3218         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3219         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3220         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3221         .phy_read = mv88e6xxx_g2_smi_phy_read,
3222         .phy_write = mv88e6xxx_g2_smi_phy_write,
3223         .phy_energy_detect_read = mv88e6390_phy_energy_detect_read,
3224         .phy_energy_detect_write = mv88e6390_phy_energy_detect_write,
3225         .port_set_link = mv88e6xxx_port_set_link,
3226         .port_set_duplex = mv88e6xxx_port_set_duplex,
3227         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3228         .port_set_speed = mv88e6390x_port_set_speed,
3229         .port_tag_remap = mv88e6390_port_tag_remap,
3230         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3231         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3232         .port_set_ether_type = mv88e6351_port_set_ether_type,
3233         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3234         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3235         .port_pause_limit = mv88e6390_port_pause_limit,
3236         .port_set_cmode = mv88e6390x_port_set_cmode,
3237         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3238         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3239         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3240         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
3241         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3242         .stats_get_strings = mv88e6320_stats_get_strings,
3243         .stats_get_stats = mv88e6390_stats_get_stats,
3244         .set_cpu_port = mv88e6390_g1_set_cpu_port,
3245         .set_egress_port = mv88e6390_g1_set_egress_port,
3246         .watchdog_ops = &mv88e6390_watchdog_ops,
3247         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
3248         .pot_clear = mv88e6xxx_g2_pot_clear,
3249         .reset = mv88e6352_g1_reset,
3250         .vtu_getnext = mv88e6390_g1_vtu_getnext,
3251         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
3252         .serdes_power = mv88e6390_serdes_power,
3253 };
3254
3255 static const struct mv88e6xxx_info mv88e6xxx_table[] = {
3256         [MV88E6085] = {
3257                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6085,
3258                 .family = MV88E6XXX_FAMILY_6097,
3259                 .name = "Marvell 88E6085",
3260                 .num_databases = 4096,
3261                 .num_ports = 10,
3262                 .max_vid = 4095,
3263                 .port_base_addr = 0x10,
3264                 .global1_addr = 0x1b,
3265                 .global2_addr = 0x1c,
3266                 .age_time_coeff = 15000,
3267                 .g1_irqs = 8,
3268                 .g2_irqs = 10,
3269                 .atu_move_port_mask = 0xf,
3270                 .pvt = true,
3271                 .multi_chip = true,
3272                 .tag_protocol = DSA_TAG_PROTO_DSA,
3273                 .ops = &mv88e6085_ops,
3274         },
3275
3276         [MV88E6095] = {
3277                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6095,
3278                 .family = MV88E6XXX_FAMILY_6095,
3279                 .name = "Marvell 88E6095/88E6095F",
3280                 .num_databases = 256,
3281                 .num_ports = 11,
3282                 .max_vid = 4095,
3283                 .port_base_addr = 0x10,
3284                 .global1_addr = 0x1b,
3285                 .global2_addr = 0x1c,
3286                 .age_time_coeff = 15000,
3287                 .g1_irqs = 8,
3288                 .atu_move_port_mask = 0xf,
3289                 .multi_chip = true,
3290                 .tag_protocol = DSA_TAG_PROTO_DSA,
3291                 .ops = &mv88e6095_ops,
3292         },
3293
3294         [MV88E6097] = {
3295                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6097,
3296                 .family = MV88E6XXX_FAMILY_6097,
3297                 .name = "Marvell 88E6097/88E6097F",
3298                 .num_databases = 4096,
3299                 .num_ports = 11,
3300                 .max_vid = 4095,
3301                 .port_base_addr = 0x10,
3302                 .global1_addr = 0x1b,
3303                 .global2_addr = 0x1c,
3304                 .age_time_coeff = 15000,
3305                 .g1_irqs = 8,
3306                 .g2_irqs = 10,
3307                 .atu_move_port_mask = 0xf,
3308                 .pvt = true,
3309                 .multi_chip = true,
3310                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3311                 .ops = &mv88e6097_ops,
3312         },
3313
3314         [MV88E6123] = {
3315                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6123,
3316                 .family = MV88E6XXX_FAMILY_6165,
3317                 .name = "Marvell 88E6123",
3318                 .num_databases = 4096,
3319                 .num_ports = 3,
3320                 .max_vid = 4095,
3321                 .port_base_addr = 0x10,
3322                 .global1_addr = 0x1b,
3323                 .global2_addr = 0x1c,
3324                 .age_time_coeff = 15000,
3325                 .g1_irqs = 9,
3326                 .g2_irqs = 10,
3327                 .atu_move_port_mask = 0xf,
3328                 .pvt = true,
3329                 .multi_chip = true,
3330                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3331                 .ops = &mv88e6123_ops,
3332         },
3333
3334         [MV88E6131] = {
3335                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6131,
3336                 .family = MV88E6XXX_FAMILY_6185,
3337                 .name = "Marvell 88E6131",
3338                 .num_databases = 256,
3339                 .num_ports = 8,
3340                 .max_vid = 4095,
3341                 .port_base_addr = 0x10,
3342                 .global1_addr = 0x1b,
3343                 .global2_addr = 0x1c,
3344                 .age_time_coeff = 15000,
3345                 .g1_irqs = 9,
3346                 .atu_move_port_mask = 0xf,
3347                 .multi_chip = true,
3348                 .tag_protocol = DSA_TAG_PROTO_DSA,
3349                 .ops = &mv88e6131_ops,
3350         },
3351
3352         [MV88E6141] = {
3353                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6141,
3354                 .family = MV88E6XXX_FAMILY_6341,
3355                 .name = "Marvell 88E6341",
3356                 .num_databases = 4096,
3357                 .num_ports = 6,
3358                 .max_vid = 4095,
3359                 .port_base_addr = 0x10,
3360                 .global1_addr = 0x1b,
3361                 .global2_addr = 0x1c,
3362                 .age_time_coeff = 3750,
3363                 .atu_move_port_mask = 0x1f,
3364                 .g2_irqs = 10,
3365                 .pvt = true,
3366                 .multi_chip = true,
3367                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3368                 .ops = &mv88e6141_ops,
3369         },
3370
3371         [MV88E6161] = {
3372                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6161,
3373                 .family = MV88E6XXX_FAMILY_6165,
3374                 .name = "Marvell 88E6161",
3375                 .num_databases = 4096,
3376                 .num_ports = 6,
3377                 .max_vid = 4095,
3378                 .port_base_addr = 0x10,
3379                 .global1_addr = 0x1b,
3380                 .global2_addr = 0x1c,
3381                 .age_time_coeff = 15000,
3382                 .g1_irqs = 9,
3383                 .g2_irqs = 10,
3384                 .atu_move_port_mask = 0xf,
3385                 .pvt = true,
3386                 .multi_chip = true,
3387                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3388                 .ops = &mv88e6161_ops,
3389         },
3390
3391         [MV88E6165] = {
3392                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6165,
3393                 .family = MV88E6XXX_FAMILY_6165,
3394                 .name = "Marvell 88E6165",
3395                 .num_databases = 4096,
3396                 .num_ports = 6,
3397                 .max_vid = 4095,
3398                 .port_base_addr = 0x10,
3399                 .global1_addr = 0x1b,
3400                 .global2_addr = 0x1c,
3401                 .age_time_coeff = 15000,
3402                 .g1_irqs = 9,
3403                 .g2_irqs = 10,
3404                 .atu_move_port_mask = 0xf,
3405                 .pvt = true,
3406                 .multi_chip = true,
3407                 .tag_protocol = DSA_TAG_PROTO_DSA,
3408                 .ops = &mv88e6165_ops,
3409         },
3410
3411         [MV88E6171] = {
3412                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6171,
3413                 .family = MV88E6XXX_FAMILY_6351,
3414                 .name = "Marvell 88E6171",
3415                 .num_databases = 4096,
3416                 .num_ports = 7,
3417                 .max_vid = 4095,
3418                 .port_base_addr = 0x10,
3419                 .global1_addr = 0x1b,
3420                 .global2_addr = 0x1c,
3421                 .age_time_coeff = 15000,
3422                 .g1_irqs = 9,
3423                 .g2_irqs = 10,
3424                 .atu_move_port_mask = 0xf,
3425                 .pvt = true,
3426                 .multi_chip = true,
3427                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3428                 .ops = &mv88e6171_ops,
3429         },
3430
3431         [MV88E6172] = {
3432                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6172,
3433                 .family = MV88E6XXX_FAMILY_6352,
3434                 .name = "Marvell 88E6172",
3435                 .num_databases = 4096,
3436                 .num_ports = 7,
3437                 .max_vid = 4095,
3438                 .port_base_addr = 0x10,
3439                 .global1_addr = 0x1b,
3440                 .global2_addr = 0x1c,
3441                 .age_time_coeff = 15000,
3442                 .g1_irqs = 9,
3443                 .g2_irqs = 10,
3444                 .atu_move_port_mask = 0xf,
3445                 .pvt = true,
3446                 .multi_chip = true,
3447                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3448                 .ops = &mv88e6172_ops,
3449         },
3450
3451         [MV88E6175] = {
3452                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6175,
3453                 .family = MV88E6XXX_FAMILY_6351,
3454                 .name = "Marvell 88E6175",
3455                 .num_databases = 4096,
3456                 .num_ports = 7,
3457                 .max_vid = 4095,
3458                 .port_base_addr = 0x10,
3459                 .global1_addr = 0x1b,
3460                 .global2_addr = 0x1c,
3461                 .age_time_coeff = 15000,
3462                 .g1_irqs = 9,
3463                 .g2_irqs = 10,
3464                 .atu_move_port_mask = 0xf,
3465                 .pvt = true,
3466                 .multi_chip = true,
3467                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3468                 .ops = &mv88e6175_ops,
3469         },
3470
3471         [MV88E6176] = {
3472                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6176,
3473                 .family = MV88E6XXX_FAMILY_6352,
3474                 .name = "Marvell 88E6176",
3475                 .num_databases = 4096,
3476                 .num_ports = 7,
3477                 .max_vid = 4095,
3478                 .port_base_addr = 0x10,
3479                 .global1_addr = 0x1b,
3480                 .global2_addr = 0x1c,
3481                 .age_time_coeff = 15000,
3482                 .g1_irqs = 9,
3483                 .g2_irqs = 10,
3484                 .atu_move_port_mask = 0xf,
3485                 .pvt = true,
3486                 .multi_chip = true,
3487                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3488                 .ops = &mv88e6176_ops,
3489         },
3490
3491         [MV88E6185] = {
3492                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6185,
3493                 .family = MV88E6XXX_FAMILY_6185,
3494                 .name = "Marvell 88E6185",
3495                 .num_databases = 256,
3496                 .num_ports = 10,
3497                 .max_vid = 4095,
3498                 .port_base_addr = 0x10,
3499                 .global1_addr = 0x1b,
3500                 .global2_addr = 0x1c,
3501                 .age_time_coeff = 15000,
3502                 .g1_irqs = 8,
3503                 .atu_move_port_mask = 0xf,
3504                 .multi_chip = true,
3505                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3506                 .ops = &mv88e6185_ops,
3507         },
3508
3509         [MV88E6190] = {
3510                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6190,
3511                 .family = MV88E6XXX_FAMILY_6390,
3512                 .name = "Marvell 88E6190",
3513                 .num_databases = 4096,
3514                 .num_ports = 11,        /* 10 + Z80 */
3515                 .max_vid = 8191,
3516                 .port_base_addr = 0x0,
3517                 .global1_addr = 0x1b,
3518                 .global2_addr = 0x1c,
3519                 .tag_protocol = DSA_TAG_PROTO_DSA,
3520                 .age_time_coeff = 3750,
3521                 .g1_irqs = 9,
3522                 .g2_irqs = 14,
3523                 .pvt = true,
3524                 .multi_chip = true,
3525                 .atu_move_port_mask = 0x1f,
3526                 .ops = &mv88e6190_ops,
3527         },
3528
3529         [MV88E6190X] = {
3530                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6190X,
3531                 .family = MV88E6XXX_FAMILY_6390,
3532                 .name = "Marvell 88E6190X",
3533                 .num_databases = 4096,
3534                 .num_ports = 11,        /* 10 + Z80 */
3535                 .max_vid = 8191,
3536                 .port_base_addr = 0x0,
3537                 .global1_addr = 0x1b,
3538                 .global2_addr = 0x1c,
3539                 .age_time_coeff = 3750,
3540                 .g1_irqs = 9,
3541                 .g2_irqs = 14,
3542                 .atu_move_port_mask = 0x1f,
3543                 .pvt = true,
3544                 .multi_chip = true,
3545                 .tag_protocol = DSA_TAG_PROTO_DSA,
3546                 .ops = &mv88e6190x_ops,
3547         },
3548
3549         [MV88E6191] = {
3550                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6191,
3551                 .family = MV88E6XXX_FAMILY_6390,
3552                 .name = "Marvell 88E6191",
3553                 .num_databases = 4096,
3554                 .num_ports = 11,        /* 10 + Z80 */
3555                 .max_vid = 8191,
3556                 .port_base_addr = 0x0,
3557                 .global1_addr = 0x1b,
3558                 .global2_addr = 0x1c,
3559                 .age_time_coeff = 3750,
3560                 .g1_irqs = 9,
3561                 .g2_irqs = 14,
3562                 .atu_move_port_mask = 0x1f,
3563                 .pvt = true,
3564                 .multi_chip = true,
3565                 .tag_protocol = DSA_TAG_PROTO_DSA,
3566                 .ops = &mv88e6191_ops,
3567         },
3568
3569         [MV88E6240] = {
3570                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6240,
3571                 .family = MV88E6XXX_FAMILY_6352,
3572                 .name = "Marvell 88E6240",
3573                 .num_databases = 4096,
3574                 .num_ports = 7,
3575                 .max_vid = 4095,
3576                 .port_base_addr = 0x10,
3577                 .global1_addr = 0x1b,
3578                 .global2_addr = 0x1c,
3579                 .age_time_coeff = 15000,
3580                 .g1_irqs = 9,
3581                 .g2_irqs = 10,
3582                 .atu_move_port_mask = 0xf,
3583                 .pvt = true,
3584                 .multi_chip = true,
3585                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3586                 .ops = &mv88e6240_ops,
3587         },
3588
3589         [MV88E6290] = {
3590                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6290,
3591                 .family = MV88E6XXX_FAMILY_6390,
3592                 .name = "Marvell 88E6290",
3593                 .num_databases = 4096,
3594                 .num_ports = 11,        /* 10 + Z80 */
3595                 .max_vid = 8191,
3596                 .port_base_addr = 0x0,
3597                 .global1_addr = 0x1b,
3598                 .global2_addr = 0x1c,
3599                 .age_time_coeff = 3750,
3600                 .g1_irqs = 9,
3601                 .g2_irqs = 14,
3602                 .atu_move_port_mask = 0x1f,
3603                 .pvt = true,
3604                 .multi_chip = true,
3605                 .tag_protocol = DSA_TAG_PROTO_DSA,
3606                 .ops = &mv88e6290_ops,
3607         },
3608
3609         [MV88E6320] = {
3610                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6320,
3611                 .family = MV88E6XXX_FAMILY_6320,
3612                 .name = "Marvell 88E6320",
3613                 .num_databases = 4096,
3614                 .num_ports = 7,
3615                 .max_vid = 4095,
3616                 .port_base_addr = 0x10,
3617                 .global1_addr = 0x1b,
3618                 .global2_addr = 0x1c,
3619                 .age_time_coeff = 15000,
3620                 .g1_irqs = 8,
3621                 .atu_move_port_mask = 0xf,
3622                 .pvt = true,
3623                 .multi_chip = true,
3624                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3625                 .ops = &mv88e6320_ops,
3626         },
3627
3628         [MV88E6321] = {
3629                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6321,
3630                 .family = MV88E6XXX_FAMILY_6320,
3631                 .name = "Marvell 88E6321",
3632                 .num_databases = 4096,
3633                 .num_ports = 7,
3634                 .max_vid = 4095,
3635                 .port_base_addr = 0x10,
3636                 .global1_addr = 0x1b,
3637                 .global2_addr = 0x1c,
3638                 .age_time_coeff = 15000,
3639                 .g1_irqs = 8,
3640                 .atu_move_port_mask = 0xf,
3641                 .multi_chip = true,
3642                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3643                 .ops = &mv88e6321_ops,
3644         },
3645
3646         [MV88E6341] = {
3647                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6341,
3648                 .family = MV88E6XXX_FAMILY_6341,
3649                 .name = "Marvell 88E6341",
3650                 .num_databases = 4096,
3651                 .num_ports = 6,
3652                 .max_vid = 4095,
3653                 .port_base_addr = 0x10,
3654                 .global1_addr = 0x1b,
3655                 .global2_addr = 0x1c,
3656                 .age_time_coeff = 3750,
3657                 .atu_move_port_mask = 0x1f,
3658                 .g2_irqs = 10,
3659                 .pvt = true,
3660                 .multi_chip = true,
3661                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3662                 .ops = &mv88e6341_ops,
3663         },
3664
3665         [MV88E6350] = {
3666                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6350,
3667                 .family = MV88E6XXX_FAMILY_6351,
3668                 .name = "Marvell 88E6350",
3669                 .num_databases = 4096,
3670                 .num_ports = 7,
3671                 .max_vid = 4095,
3672                 .port_base_addr = 0x10,
3673                 .global1_addr = 0x1b,
3674                 .global2_addr = 0x1c,
3675                 .age_time_coeff = 15000,
3676                 .g1_irqs = 9,
3677                 .g2_irqs = 10,
3678                 .atu_move_port_mask = 0xf,
3679                 .pvt = true,
3680                 .multi_chip = true,
3681                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3682                 .ops = &mv88e6350_ops,
3683         },
3684
3685         [MV88E6351] = {
3686                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6351,
3687                 .family = MV88E6XXX_FAMILY_6351,
3688                 .name = "Marvell 88E6351",
3689                 .num_databases = 4096,
3690                 .num_ports = 7,
3691                 .max_vid = 4095,
3692                 .port_base_addr = 0x10,
3693                 .global1_addr = 0x1b,
3694                 .global2_addr = 0x1c,
3695                 .age_time_coeff = 15000,
3696                 .g1_irqs = 9,
3697                 .g2_irqs = 10,
3698                 .atu_move_port_mask = 0xf,
3699                 .pvt = true,
3700                 .multi_chip = true,
3701                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3702                 .ops = &mv88e6351_ops,
3703         },
3704
3705         [MV88E6352] = {
3706                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6352,
3707                 .family = MV88E6XXX_FAMILY_6352,
3708                 .name = "Marvell 88E6352",
3709                 .num_databases = 4096,
3710                 .num_ports = 7,
3711                 .max_vid = 4095,
3712                 .port_base_addr = 0x10,
3713                 .global1_addr = 0x1b,
3714                 .global2_addr = 0x1c,
3715                 .age_time_coeff = 15000,
3716                 .g1_irqs = 9,
3717                 .g2_irqs = 10,
3718                 .atu_move_port_mask = 0xf,
3719                 .pvt = true,
3720                 .multi_chip = true,
3721                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3722                 .ops = &mv88e6352_ops,
3723         },
3724         [MV88E6390] = {
3725                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6390,
3726                 .family = MV88E6XXX_FAMILY_6390,
3727                 .name = "Marvell 88E6390",
3728                 .num_databases = 4096,
3729                 .num_ports = 11,        /* 10 + Z80 */
3730                 .max_vid = 8191,
3731                 .port_base_addr = 0x0,
3732                 .global1_addr = 0x1b,
3733                 .global2_addr = 0x1c,
3734                 .age_time_coeff = 3750,
3735                 .g1_irqs = 9,
3736                 .g2_irqs = 14,
3737                 .atu_move_port_mask = 0x1f,
3738                 .pvt = true,
3739                 .multi_chip = true,
3740                 .tag_protocol = DSA_TAG_PROTO_DSA,
3741                 .ops = &mv88e6390_ops,
3742         },
3743         [MV88E6390X] = {
3744                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6390X,
3745                 .family = MV88E6XXX_FAMILY_6390,
3746                 .name = "Marvell 88E6390X",
3747                 .num_databases = 4096,
3748                 .num_ports = 11,        /* 10 + Z80 */
3749                 .max_vid = 8191,
3750                 .port_base_addr = 0x0,
3751                 .global1_addr = 0x1b,
3752                 .global2_addr = 0x1c,
3753                 .age_time_coeff = 3750,
3754                 .g1_irqs = 9,
3755                 .g2_irqs = 14,
3756                 .atu_move_port_mask = 0x1f,
3757                 .pvt = true,
3758                 .multi_chip = true,
3759                 .tag_protocol = DSA_TAG_PROTO_DSA,
3760                 .ops = &mv88e6390x_ops,
3761         },
3762 };
3763
3764 static const struct mv88e6xxx_info *mv88e6xxx_lookup_info(unsigned int prod_num)
3765 {
3766         int i;
3767
3768         for (i = 0; i < ARRAY_SIZE(mv88e6xxx_table); ++i)
3769                 if (mv88e6xxx_table[i].prod_num == prod_num)
3770                         return &mv88e6xxx_table[i];
3771
3772         return NULL;
3773 }
3774
3775 static int mv88e6xxx_detect(struct mv88e6xxx_chip *chip)
3776 {
3777         const struct mv88e6xxx_info *info;
3778         unsigned int prod_num, rev;
3779         u16 id;
3780         int err;
3781
3782         mutex_lock(&chip->reg_lock);
3783         err = mv88e6xxx_port_read(chip, 0, MV88E6XXX_PORT_SWITCH_ID, &id);
3784         mutex_unlock(&chip->reg_lock);
3785         if (err)
3786                 return err;
3787
3788         prod_num = id & MV88E6XXX_PORT_SWITCH_ID_PROD_MASK;
3789         rev = id & MV88E6XXX_PORT_SWITCH_ID_REV_MASK;
3790
3791         info = mv88e6xxx_lookup_info(prod_num);
3792         if (!info)
3793                 return -ENODEV;
3794
3795         /* Update the compatible info with the probed one */
3796         chip->info = info;
3797
3798         err = mv88e6xxx_g2_require(chip);
3799         if (err)
3800                 return err;
3801
3802         dev_info(chip->dev, "switch 0x%x detected: %s, revision %u\n",
3803                  chip->info->prod_num, chip->info->name, rev);
3804
3805         return 0;
3806 }
3807
3808 static struct mv88e6xxx_chip *mv88e6xxx_alloc_chip(struct device *dev)
3809 {
3810         struct mv88e6xxx_chip *chip;
3811
3812         chip = devm_kzalloc(dev, sizeof(*chip), GFP_KERNEL);
3813         if (!chip)
3814                 return NULL;
3815
3816         chip->dev = dev;
3817
3818         mutex_init(&chip->reg_lock);
3819         INIT_LIST_HEAD(&chip->mdios);
3820
3821         return chip;
3822 }
3823
3824 static int mv88e6xxx_smi_init(struct mv88e6xxx_chip *chip,
3825                               struct mii_bus *bus, int sw_addr)
3826 {
3827         if (sw_addr == 0)
3828                 chip->smi_ops = &mv88e6xxx_smi_single_chip_ops;
3829         else if (chip->info->multi_chip)
3830                 chip->smi_ops = &mv88e6xxx_smi_multi_chip_ops;
3831         else
3832                 return -EINVAL;
3833
3834         chip->bus = bus;
3835         chip->sw_addr = sw_addr;
3836
3837         return 0;
3838 }
3839
3840 static enum dsa_tag_protocol mv88e6xxx_get_tag_protocol(struct dsa_switch *ds)
3841 {
3842         struct mv88e6xxx_chip *chip = ds->priv;
3843
3844         return chip->info->tag_protocol;
3845 }
3846
3847 static const char *mv88e6xxx_drv_probe(struct device *dsa_dev,
3848                                        struct device *host_dev, int sw_addr,
3849                                        void **priv)
3850 {
3851         struct mv88e6xxx_chip *chip;
3852         struct mii_bus *bus;
3853         int err;
3854
3855         bus = dsa_host_dev_to_mii_bus(host_dev);
3856         if (!bus)
3857                 return NULL;
3858
3859         chip = mv88e6xxx_alloc_chip(dsa_dev);
3860         if (!chip)
3861                 return NULL;
3862
3863         /* Legacy SMI probing will only support chips similar to 88E6085 */
3864         chip->info = &mv88e6xxx_table[MV88E6085];
3865
3866         err = mv88e6xxx_smi_init(chip, bus, sw_addr);
3867         if (err)
3868                 goto free;
3869
3870         err = mv88e6xxx_detect(chip);
3871         if (err)
3872                 goto free;
3873
3874         mutex_lock(&chip->reg_lock);
3875         err = mv88e6xxx_switch_reset(chip);
3876         mutex_unlock(&chip->reg_lock);
3877         if (err)
3878                 goto free;
3879
3880         mv88e6xxx_phy_init(chip);
3881
3882         err = mv88e6xxx_mdios_register(chip, NULL);
3883         if (err)
3884                 goto free;
3885
3886         *priv = chip;
3887
3888         return chip->info->name;
3889 free:
3890         devm_kfree(dsa_dev, chip);
3891
3892         return NULL;
3893 }
3894
3895 static int mv88e6xxx_port_mdb_prepare(struct dsa_switch *ds, int port,
3896                                       const struct switchdev_obj_port_mdb *mdb,
3897                                       struct switchdev_trans *trans)
3898 {
3899         /* We don't need any dynamic resource from the kernel (yet),
3900          * so skip the prepare phase.
3901          */
3902
3903         return 0;
3904 }
3905
3906 static void mv88e6xxx_port_mdb_add(struct dsa_switch *ds, int port,
3907                                    const struct switchdev_obj_port_mdb *mdb,
3908                                    struct switchdev_trans *trans)
3909 {
3910         struct mv88e6xxx_chip *chip = ds->priv;
3911
3912         mutex_lock(&chip->reg_lock);
3913         if (mv88e6xxx_port_db_load_purge(chip, port, mdb->addr, mdb->vid,
3914                                          MV88E6XXX_G1_ATU_DATA_STATE_MC_STATIC))
3915                 dev_err(ds->dev, "p%d: failed to load multicast MAC address\n",
3916                         port);
3917         mutex_unlock(&chip->reg_lock);
3918 }
3919
3920 static int mv88e6xxx_port_mdb_del(struct dsa_switch *ds, int port,
3921                                   const struct switchdev_obj_port_mdb *mdb)
3922 {
3923         struct mv88e6xxx_chip *chip = ds->priv;
3924         int err;
3925
3926         mutex_lock(&chip->reg_lock);
3927         err = mv88e6xxx_port_db_load_purge(chip, port, mdb->addr, mdb->vid,
3928                                            MV88E6XXX_G1_ATU_DATA_STATE_UNUSED);
3929         mutex_unlock(&chip->reg_lock);
3930
3931         return err;
3932 }
3933
3934 static int mv88e6xxx_port_mdb_dump(struct dsa_switch *ds, int port,
3935                                    struct switchdev_obj_port_mdb *mdb,
3936                                    switchdev_obj_dump_cb_t *cb)
3937 {
3938         struct mv88e6xxx_chip *chip = ds->priv;
3939         int err;
3940
3941         mutex_lock(&chip->reg_lock);
3942         err = mv88e6xxx_port_db_dump(chip, port, &mdb->obj, cb);
3943         mutex_unlock(&chip->reg_lock);
3944
3945         return err;
3946 }
3947
3948 static const struct dsa_switch_ops mv88e6xxx_switch_ops = {
3949         .probe                  = mv88e6xxx_drv_probe,
3950         .get_tag_protocol       = mv88e6xxx_get_tag_protocol,
3951         .setup                  = mv88e6xxx_setup,
3952         .set_addr               = mv88e6xxx_set_addr,
3953         .adjust_link            = mv88e6xxx_adjust_link,
3954         .get_strings            = mv88e6xxx_get_strings,
3955         .get_ethtool_stats      = mv88e6xxx_get_ethtool_stats,
3956         .get_sset_count         = mv88e6xxx_get_sset_count,
3957         .port_enable            = mv88e6xxx_port_enable,
3958         .port_disable           = mv88e6xxx_port_disable,
3959         .set_eee                = mv88e6xxx_set_eee,
3960         .get_eee                = mv88e6xxx_get_eee,
3961         .get_eeprom_len         = mv88e6xxx_get_eeprom_len,
3962         .get_eeprom             = mv88e6xxx_get_eeprom,
3963         .set_eeprom             = mv88e6xxx_set_eeprom,
3964         .get_regs_len           = mv88e6xxx_get_regs_len,
3965         .get_regs               = mv88e6xxx_get_regs,
3966         .set_ageing_time        = mv88e6xxx_set_ageing_time,
3967         .port_bridge_join       = mv88e6xxx_port_bridge_join,
3968         .port_bridge_leave      = mv88e6xxx_port_bridge_leave,
3969         .port_stp_state_set     = mv88e6xxx_port_stp_state_set,
3970         .port_fast_age          = mv88e6xxx_port_fast_age,
3971         .port_vlan_filtering    = mv88e6xxx_port_vlan_filtering,
3972         .port_vlan_prepare      = mv88e6xxx_port_vlan_prepare,
3973         .port_vlan_add          = mv88e6xxx_port_vlan_add,
3974         .port_vlan_del          = mv88e6xxx_port_vlan_del,
3975         .port_vlan_dump         = mv88e6xxx_port_vlan_dump,
3976         .port_fdb_prepare       = mv88e6xxx_port_fdb_prepare,
3977         .port_fdb_add           = mv88e6xxx_port_fdb_add,
3978         .port_fdb_del           = mv88e6xxx_port_fdb_del,
3979         .port_fdb_dump          = mv88e6xxx_port_fdb_dump,
3980         .port_mdb_prepare       = mv88e6xxx_port_mdb_prepare,
3981         .port_mdb_add           = mv88e6xxx_port_mdb_add,
3982         .port_mdb_del           = mv88e6xxx_port_mdb_del,
3983         .port_mdb_dump          = mv88e6xxx_port_mdb_dump,
3984         .crosschip_bridge_join  = mv88e6xxx_crosschip_bridge_join,
3985         .crosschip_bridge_leave = mv88e6xxx_crosschip_bridge_leave,
3986 };
3987
3988 static struct dsa_switch_driver mv88e6xxx_switch_drv = {
3989         .ops                    = &mv88e6xxx_switch_ops,
3990 };
3991
3992 static int mv88e6xxx_register_switch(struct mv88e6xxx_chip *chip)
3993 {
3994         struct device *dev = chip->dev;
3995         struct dsa_switch *ds;
3996
3997         ds = dsa_switch_alloc(dev, mv88e6xxx_num_ports(chip));
3998         if (!ds)
3999                 return -ENOMEM;
4000
4001         ds->priv = chip;
4002         ds->ops = &mv88e6xxx_switch_ops;
4003         ds->ageing_time_min = chip->info->age_time_coeff;
4004         ds->ageing_time_max = chip->info->age_time_coeff * U8_MAX;
4005
4006         dev_set_drvdata(dev, ds);
4007
4008         return dsa_register_switch(ds);
4009 }
4010
4011 static void mv88e6xxx_unregister_switch(struct mv88e6xxx_chip *chip)
4012 {
4013         dsa_unregister_switch(chip->ds);
4014 }
4015
4016 static int mv88e6xxx_probe(struct mdio_device *mdiodev)
4017 {
4018         struct device *dev = &mdiodev->dev;
4019         struct device_node *np = dev->of_node;
4020         const struct mv88e6xxx_info *compat_info;
4021         struct mv88e6xxx_chip *chip;
4022         u32 eeprom_len;
4023         int err;
4024
4025         compat_info = of_device_get_match_data(dev);
4026         if (!compat_info)
4027                 return -EINVAL;
4028
4029         chip = mv88e6xxx_alloc_chip(dev);
4030         if (!chip)
4031                 return -ENOMEM;
4032
4033         chip->info = compat_info;
4034
4035         err = mv88e6xxx_smi_init(chip, mdiodev->bus, mdiodev->addr);
4036         if (err)
4037                 return err;
4038
4039         chip->reset = devm_gpiod_get_optional(dev, "reset", GPIOD_OUT_LOW);
4040         if (IS_ERR(chip->reset))
4041                 return PTR_ERR(chip->reset);
4042
4043         err = mv88e6xxx_detect(chip);
4044         if (err)
4045                 return err;
4046
4047         mv88e6xxx_phy_init(chip);
4048
4049         if (chip->info->ops->get_eeprom &&
4050             !of_property_read_u32(np, "eeprom-length", &eeprom_len))
4051                 chip->eeprom_len = eeprom_len;
4052
4053         mutex_lock(&chip->reg_lock);
4054         err = mv88e6xxx_switch_reset(chip);
4055         mutex_unlock(&chip->reg_lock);
4056         if (err)
4057                 goto out;
4058
4059         chip->irq = of_irq_get(np, 0);
4060         if (chip->irq == -EPROBE_DEFER) {
4061                 err = chip->irq;
4062                 goto out;
4063         }
4064
4065         if (chip->irq > 0) {
4066                 /* Has to be performed before the MDIO bus is created,
4067                  * because the PHYs will link there interrupts to these
4068                  * interrupt controllers
4069                  */
4070                 mutex_lock(&chip->reg_lock);
4071                 err = mv88e6xxx_g1_irq_setup(chip);
4072                 mutex_unlock(&chip->reg_lock);
4073
4074                 if (err)
4075                         goto out;
4076
4077                 if (chip->info->g2_irqs > 0) {
4078                         err = mv88e6xxx_g2_irq_setup(chip);
4079                         if (err)
4080                                 goto out_g1_irq;
4081                 }
4082         }
4083
4084         err = mv88e6xxx_mdios_register(chip, np);
4085         if (err)
4086                 goto out_g2_irq;
4087
4088         err = mv88e6xxx_register_switch(chip);
4089         if (err)
4090                 goto out_mdio;
4091
4092         return 0;
4093
4094 out_mdio:
4095         mv88e6xxx_mdios_unregister(chip);
4096 out_g2_irq:
4097         if (chip->info->g2_irqs > 0 && chip->irq > 0)
4098                 mv88e6xxx_g2_irq_free(chip);
4099 out_g1_irq:
4100         if (chip->irq > 0) {
4101                 mutex_lock(&chip->reg_lock);
4102                 mv88e6xxx_g1_irq_free(chip);
4103                 mutex_unlock(&chip->reg_lock);
4104         }
4105 out:
4106         return err;
4107 }
4108
4109 static void mv88e6xxx_remove(struct mdio_device *mdiodev)
4110 {
4111         struct dsa_switch *ds = dev_get_drvdata(&mdiodev->dev);
4112         struct mv88e6xxx_chip *chip = ds->priv;
4113
4114         mv88e6xxx_phy_destroy(chip);
4115         mv88e6xxx_unregister_switch(chip);
4116         mv88e6xxx_mdios_unregister(chip);
4117
4118         if (chip->irq > 0) {
4119                 if (chip->info->g2_irqs > 0)
4120                         mv88e6xxx_g2_irq_free(chip);
4121                 mv88e6xxx_g1_irq_free(chip);
4122         }
4123 }
4124
4125 static const struct of_device_id mv88e6xxx_of_match[] = {
4126         {
4127                 .compatible = "marvell,mv88e6085",
4128                 .data = &mv88e6xxx_table[MV88E6085],
4129         },
4130         {
4131                 .compatible = "marvell,mv88e6190",
4132                 .data = &mv88e6xxx_table[MV88E6190],
4133         },
4134         { /* sentinel */ },
4135 };
4136
4137 MODULE_DEVICE_TABLE(of, mv88e6xxx_of_match);
4138
4139 static struct mdio_driver mv88e6xxx_driver = {
4140         .probe  = mv88e6xxx_probe,
4141         .remove = mv88e6xxx_remove,
4142         .mdiodrv.driver = {
4143                 .name = "mv88e6085",
4144                 .of_match_table = mv88e6xxx_of_match,
4145         },
4146 };
4147
4148 static int __init mv88e6xxx_init(void)
4149 {
4150         register_switch_driver(&mv88e6xxx_switch_drv);
4151         return mdio_driver_register(&mv88e6xxx_driver);
4152 }
4153 module_init(mv88e6xxx_init);
4154
4155 static void __exit mv88e6xxx_cleanup(void)
4156 {
4157         mdio_driver_unregister(&mv88e6xxx_driver);
4158         unregister_switch_driver(&mv88e6xxx_switch_drv);
4159 }
4160 module_exit(mv88e6xxx_cleanup);
4161
4162 MODULE_AUTHOR("Lennert Buytenhek <buytenh@wantstofly.org>");
4163 MODULE_DESCRIPTION("Driver for Marvell 88E6XXX ethernet switch chips");
4164 MODULE_LICENSE("GPL");