drivers/mtd/nand/raw/Kconfig

   1
   2 menuconfig MTD_RAW_NAND
   3         bool "Raw NAND Device Support"
   4 if MTD_RAW_NAND
   5
   6 config SYS_NAND_SELF_INIT
   7         bool
   8         help
   9           This option, if enabled, provides more flexible and linux-like
  10           NAND initialization process.
  11
  12 config SYS_NAND_DRIVER_ECC_LAYOUT
  13         bool
  14         help
  15           Omit standard ECC layouts to safe space. Select this if your driver
  16           is known to provide its own ECC layout.
  17
  18 config SYS_NAND_USE_FLASH_BBT
  19         bool "Enable BBT (Bad Block Table) support"
  20         help
  21           Enable the BBT (Bad Block Table) usage.
  22
  23 config NAND_ATMEL
  24         bool "Support Atmel NAND controller"
  25         imply SYS_NAND_USE_FLASH_BBT
  26         help
  27           Enable this driver for NAND flash platforms using an Atmel NAND
  28           controller.
  29
  30 if NAND_ATMEL
  31
  32 config ATMEL_NAND_HWECC
  33         bool "Atmel Hardware ECC"
  34
  35 config ATMEL_NAND_HW_PMECC
  36         bool "Atmel Programmable Multibit ECC (PMECC)"
  37         select ATMEL_NAND_HWECC
  38         help
  39           The Programmable Multibit ECC (PMECC) controller is a programmable
  40           binary BCH(Bose, Chaudhuri and Hocquenghem) encoder and decoder.
  41
  42 config PMECC_CAP
  43         int "PMECC Correctable ECC Bits"
  44         depends on ATMEL_NAND_HW_PMECC
  45         default 2
  46         help
  47           Correctable ECC bits, can be 2, 4, 8, 12, and 24.
  48
  49 config PMECC_SECTOR_SIZE
  50         int "PMECC Sector Size"
  51         depends on ATMEL_NAND_HW_PMECC
  52         default 512
  53         help
  54           Sector size, in bytes, can be 512 or 1024.
  55
  56 config SPL_GENERATE_ATMEL_PMECC_HEADER
  57         bool "Atmel PMECC Header Generation"
  58         select ATMEL_NAND_HWECC
  59         select ATMEL_NAND_HW_PMECC
  60         help
  61           Generate Programmable Multibit ECC (PMECC) header for SPL image.
  62
  63 endif
  64
  65 config NAND_BRCMNAND
  66         bool "Support Broadcom NAND controller"
  67         depends on OF_CONTROL && DM && DM_MTD
  68         help
  69           Enable the driver for NAND flash on platforms using a Broadcom NAND
  70           controller.
  71
  72 config NAND_BRCMNAND_6368
  73         bool "Support Broadcom NAND controller on bcm6368"
  74         depends on NAND_BRCMNAND && ARCH_BMIPS
  75         help
  76           Enable support for broadcom nand driver on bcm6368.
  77
  78 config NAND_BRCMNAND_68360
  79        bool "Support Broadcom NAND controller on bcm68360"
  80        depends on NAND_BRCMNAND && ARCH_BCM68360
  81        help
  82          Enable support for broadcom nand driver on bcm68360.
  83
  84 config NAND_BRCMNAND_6838
  85        bool "Support Broadcom NAND controller on bcm6838"
  86        depends on NAND_BRCMNAND && ARCH_BMIPS && SOC_BMIPS_BCM6838
  87        help
  88          Enable support for broadcom nand driver on bcm6838.
  89
  90 config NAND_BRCMNAND_6858
  91        bool "Support Broadcom NAND controller on bcm6858"
  92        depends on NAND_BRCMNAND && ARCH_BCM6858
  93        help
  94          Enable support for broadcom nand driver on bcm6858.
  95
  96 config NAND_BRCMNAND_63158
  97        bool "Support Broadcom NAND controller on bcm63158"
  98        depends on NAND_BRCMNAND && ARCH_BCM63158
  99        help
 100          Enable support for broadcom nand driver on bcm63158.
 101
 102 config NAND_DAVINCI
 103         bool "Support TI Davinci NAND controller"
 104         help
 105           Enable this driver for NAND flash controllers available in TI Davinci
 106           and Keystone2 platforms
 107
 108 config KEYSTONE_RBL_NAND
 109         depends on ARCH_KEYSTONE
 110         def_bool y
 111
 112 config SPL_NAND_LOAD
 113         def_bool y
 114         depends on NAND_DAVINCI && ARCH_DAVINCI && SPL_NAND_SUPPORT
 115
 116 config NAND_DENALI
 117         bool
 118         select SYS_NAND_SELF_INIT
 119         imply CMD_NAND
 120
 121 config NAND_DENALI_DT
 122         bool "Support Denali NAND controller as a DT device"
 123         select NAND_DENALI
 124         depends on OF_CONTROL && DM_MTD
 125         help
 126           Enable the driver for NAND flash on platforms using a Denali NAND
 127           controller as a DT device.
 128
 129 config NAND_LPC32XX_MLC
 130         bool "Support LPC32XX_MLC controller"
 131         help
 132           Enable the LPC32XX MLC NAND controller.
 133
 134 config NAND_LPC32XX_SLC
 135         bool "Support LPC32XX_SLC controller"
 136         help
 137           Enable the LPC32XX SLC NAND controller.
 138
 139 config NAND_OMAP_GPMC
 140         bool "Support OMAP GPMC NAND controller"
 141         depends on ARCH_OMAP2PLUS
 142         help
 143           Enables omap_gpmc.c driver for OMAPx and AMxxxx platforms.
 144           GPMC controller is used for parallel NAND flash devices, and can
 145           do ECC calculation (not ECC error detection) for HAM1, BCH4, BCH8
 146           and BCH16 ECC algorithms.
 147
 148 config NAND_OMAP_GPMC_PREFETCH
 149         bool "Enable GPMC Prefetch"
 150         depends on NAND_OMAP_GPMC
 151         default y
 152         help
 153           On OMAP platforms that use the GPMC controller
 154           (CONFIG_NAND_OMAP_GPMC_PREFETCH), this options enables the code that
 155           uses the prefetch mode to speed up read operations.
 156
 157 config NAND_OMAP_ELM
 158         bool "Enable ELM driver for OMAPxx and AMxx platforms."
 159         depends on NAND_OMAP_GPMC && !OMAP34XX
 160         help
 161           ELM controller is used for ECC error detection (not ECC calculation)
 162           of BCH4, BCH8 and BCH16 ECC algorithms.
 163           Some legacy platforms like OMAP3xx do not have in-built ELM h/w engine,
 164           thus such SoC platforms need to depend on software library for ECC error
 165           detection. However ECC calculation on such plaforms would still be
 166           done by GPMC controller.
 167
 168 config NAND_VF610_NFC
 169         bool "Support for Freescale NFC for VF610"
 170         select SYS_NAND_SELF_INIT
 171         select SYS_NAND_DRIVER_ECC_LAYOUT
 172         imply CMD_NAND
 173         help
 174           Enables support for NAND Flash Controller on some Freescale
 175           processors like the VF610, MCF54418 or Kinetis K70.
 176           The driver supports a maximum 2k page size. The driver
 177           currently does not support hardware ECC.
 178
 179 if NAND_VF610_NFC
 180
 181 config NAND_VF610_NFC_DT
 182         bool "Support Vybrid's vf610 NAND controller as a DT device"
 183         depends on OF_CONTROL && DM_MTD
 184         help
 185           Enable the driver for Vybrid's vf610 NAND flash on platforms
 186           using device tree.
 187
 188 choice
 189         prompt "Hardware ECC strength"
 190         depends on NAND_VF610_NFC
 191         default SYS_NAND_VF610_NFC_45_ECC_BYTES
 192         help
 193           Select the ECC strength used in the hardware BCH ECC block.
 194
 195 config SYS_NAND_VF610_NFC_45_ECC_BYTES
 196         bool "24-error correction (45 ECC bytes)"
 197
 198 config SYS_NAND_VF610_NFC_60_ECC_BYTES
 199         bool "32-error correction (60 ECC bytes)"
 200
 201 endchoice
 202
 203 endif
 204
 205 config NAND_PXA3XX
 206         bool "Support for NAND on PXA3xx and Armada 370/XP/38x"
 207         select SYS_NAND_SELF_INIT
 208         select DM_MTD
 209         select REGMAP
 210         select SYSCON
 211         imply CMD_NAND
 212         help
 213           This enables the driver for the NAND flash device found on
 214           PXA3xx processors (NFCv1) and also on Armada 370/XP (NFCv2).
 215
 216 config NAND_SUNXI
 217         bool "Support for NAND on Allwinner SoCs"
 218         default ARCH_SUNXI
 219         depends on MACH_SUN4I || MACH_SUN5I || MACH_SUN7I || MACH_SUN8I
 220         select SYS_NAND_SELF_INIT
 221         select SYS_NAND_U_BOOT_LOCATIONS
 222         select SPL_NAND_SUPPORT
 223         imply CMD_NAND
 224         ---help---
 225         Enable support for NAND. This option enables the standard and
 226         SPL drivers.
 227         The SPL driver only supports reading from the NAND using DMA
 228         transfers.
 229
 230 if NAND_SUNXI
 231
 232 config NAND_SUNXI_SPL_ECC_STRENGTH
 233         int "Allwinner NAND SPL ECC Strength"
 234         default 64
 235
 236 config NAND_SUNXI_SPL_ECC_SIZE
 237         int "Allwinner NAND SPL ECC Step Size"
 238         default 1024
 239
 240 config NAND_SUNXI_SPL_USABLE_PAGE_SIZE
 241         int "Allwinner NAND SPL Usable Page Size"
 242         default 1024
 243
 244 endif
 245
 246 config NAND_ARASAN
 247         bool "Configure Arasan Nand"
 248         select SYS_NAND_SELF_INIT
 249         depends on DM_MTD
 250         imply CMD_NAND
 251         help
 252           This enables Nand driver support for Arasan nand flash
 253           controller. This uses the hardware ECC for read and
 254           write operations.
 255
 256 config NAND_MXC
 257         bool "MXC NAND support"
 258         depends on CPU_ARM926EJS || CPU_ARM1136 || MX5
 259         imply CMD_NAND
 260         help
 261           This enables the NAND driver for the NAND flash controller on the
 262           i.MX27 / i.MX31 / i.MX5 rocessors.
 263
 264 config NAND_MXS
 265         bool "MXS NAND support"
 266         depends on MX23 || MX28 || MX6 || MX7 || IMX8 || IMX8M
 267         select SYS_NAND_SELF_INIT
 268         imply CMD_NAND
 269         select APBH_DMA
 270         select APBH_DMA_BURST if ARCH_MX6 || ARCH_MX7 || ARCH_IMX8 || ARCH_IMX8M
 271         select APBH_DMA_BURST8 if ARCH_MX6 || ARCH_MX7 || ARCH_IMX8 || ARCH_IMX8M
 272         help
 273           This enables NAND driver for the NAND flash controller on the
 274           MXS processors.
 275
 276 if NAND_MXS
 277
 278 config NAND_MXS_DT
 279         bool "Support MXS NAND controller as a DT device"
 280         depends on OF_CONTROL && DM_MTD
 281         help
 282           Enable the driver for MXS NAND flash on platforms using
 283           device tree.
 284
 285 config NAND_MXS_USE_MINIMUM_ECC
 286         bool "Use minimum ECC strength supported by the controller"
 287         default false
 288
 289 endif
 290
 291 config NAND_ZYNQ
 292         bool "Support for Zynq Nand controller"
 293         select SYS_NAND_SELF_INIT
 294         select DM_MTD
 295         imply CMD_NAND
 296         help
 297           This enables Nand driver support for Nand flash controller
 298           found on Zynq SoC.
 299
 300 config NAND_ZYNQ_USE_BOOTLOADER1_TIMINGS
 301         bool "Enable use of 1st stage bootloader timing for NAND"
 302         depends on NAND_ZYNQ
 303         help
 304           This flag prevent U-boot reconfigure NAND flash controller and reuse
 305           the NAND timing from 1st stage bootloader.
 306
 307 config NAND_OCTEONTX
 308         bool "Support for OcteonTX NAND controller"
 309         select SYS_NAND_SELF_INIT
 310         imply CMD_NAND
 311         help
 312          This enables Nand flash controller hardware found on the OcteonTX
 313          processors.
 314
 315 config NAND_OCTEONTX_HW_ECC
 316         bool "Support Hardware ECC for OcteonTX NAND controller"
 317         depends on NAND_OCTEONTX
 318         default y
 319         help
 320          This enables Hardware BCH engine found on the OcteonTX processors to
 321          support ECC for NAND flash controller.
 322
 323 config NAND_STM32_FMC2
 324         bool "Support for NAND controller on STM32MP SoCs"
 325         depends on ARCH_STM32MP
 326         select SYS_NAND_SELF_INIT
 327         imply CMD_NAND
 328         help
 329           Enables support for NAND Flash chips on SoCs containing the FMC2
 330           NAND controller. This controller is found on STM32MP SoCs.
 331           The controller supports a maximum 8k page size and supports
 332           a maximum 8-bit correction error per sector of 512 bytes.
 333
 334 config CORTINA_NAND
 335         bool "Support for NAND controller on Cortina-Access SoCs"
 336         depends on CORTINA_PLATFORM
 337         select SYS_NAND_SELF_INIT
 338         select DM_MTD
 339         imply CMD_NAND
 340         help
 341           Enables support for NAND Flash chips on Coartina-Access SoCs platform
 342           This controller is found on Presidio/Venus SoCs.
 343           The controller supports a maximum 8k page size and supports
 344           a maximum 40-bit error correction per sector of 1024 bytes.
 345
 346 config ROCKCHIP_NAND
 347         bool "Support for NAND controller on Rockchip SoCs"
 348         depends on ARCH_ROCKCHIP
 349         select SYS_NAND_SELF_INIT
 350         select DM_MTD
 351         imply CMD_NAND
 352         help
 353           Enables support for NAND Flash chips on Rockchip SoCs platform.
 354           This controller is found on Rockchip SoCs.
 355           There are four different versions of NAND FLASH Controllers,
 356           including:
 357             NFC v600: RK2928, RK3066, RK3188
 358             NFC v622: RK3036, RK3128
 359             NFC v800: RK3308, RV1108
 360             NFC v900: PX30, RK3326
 361
 362 comment "Generic NAND options"
 363
 364 config SYS_NAND_BLOCK_SIZE
 365         hex "NAND chip eraseblock size"
 366         depends on ARCH_SUNXI || SPL_NAND_SUPPORT || TPL_NAND_SUPPORT
 367         depends on !NAND_MXS_DT && !NAND_DENALI_DT && !NAND_LPC32XX_MLC
 368         help
 369           Number of data bytes in one eraseblock for the NAND chip on the
 370           board. This is the multiple of NAND_PAGE_SIZE and the number of
 371           pages.
 372
 373 config SYS_NAND_PAGE_COUNT
 374         hex "NAND chip page count"
 375         depends on SPL_NAND_SUPPORT && (NAND_ATMEL || NAND_MXC || \
 376                 SPL_NAND_AM33XX_BCH || SPL_NAND_LOAD || SPL_NAND_SIMPLE)
 377         help
 378           Number of pages in the NAND chip.
 379
 380 config SYS_NAND_PAGE_SIZE
 381         hex "NAND chip page size"
 382         depends on ARCH_SUNXI || NAND_OMAP_GPMC || NAND_LPC32XX_SLC || \
 383                 SPL_NAND_SIMPLE || (NAND_MXC && SPL_NAND_SUPPORT) || \
 384                 (NAND_ATMEL && SPL_NAND_SUPPORT) || SPL_GENERATE_ATMEL_PMECC_HEADER
 385         depends on !NAND_MXS_DT && !NAND_DENALI_DT && !NAND_LPC32XX_MLC
 386         help
 387           Number of data bytes in one page for the NAND chip on the
 388           board, not including the OOB area.
 389
 390 config SYS_NAND_OOBSIZE
 391         hex "NAND chip OOB size"
 392         depends on ARCH_SUNXI || NAND_OMAP_GPMC || NAND_LPC32XX_SLC || \
 393                 SPL_NAND_SIMPLE || (NAND_MXC && SPL_NAND_SUPPORT) || \
 394                 (NAND_ATMEL && SPL_NAND_SUPPORT) || SPL_GENERATE_ATMEL_PMECC_HEADER
 395         depends on !NAND_MXS_DT && !NAND_DENALI_DT && !NAND_LPC32XX_MLC
 396         help
 397           Number of bytes in the Out-Of-Band area for the NAND chip on
 398           the board.
 399
 400 # Enhance depends when converting drivers to Kconfig which use this config
 401 # option (mxc_nand, ndfc, omap_gpmc).
 402 config SYS_NAND_BUSWIDTH_16BIT
 403         bool "Use 16-bit NAND interface"
 404         depends on NAND_VF610_NFC || NAND_OMAP_GPMC || NAND_MXC || ARCH_DAVINCI
 405         help
 406           Indicates that NAND device has 16-bit wide data-bus. In absence of this
 407           config, bus-width of NAND device is assumed to be either 8-bit and later
 408           determined by reading ONFI params.
 409           Above config is useful when NAND device's bus-width information cannot
 410           be determined from on-chip ONFI params, like in following scenarios:
 411           - SPL boot does not support reading of ONFI parameters. This is done to
 412             keep SPL code foot-print small.
 413           - In current U-Boot flow using nand_init(), driver initialization
 414             happens in board_nand_init() which is called before any device probe
 415             (nand_scan_ident + nand_scan_tail), thus device's ONFI parameters are
 416             not available while configuring controller. So a static CONFIG_NAND_xx
 417             is needed to know the device's bus-width in advance.
 418
 419 config SYS_NAND_MAX_CHIPS
 420         int "NAND max chips"
 421         default 1
 422         depends on NAND_ARASAN
 423         help
 424           The maximum number of NAND chips per device to be supported.
 425
 426 if SPL
 427
 428 choice
 429         prompt "NAND bad block marker/indicator positon in the OOB"
 430         depends on SPL_NAND_AM33XX_BCH || SPL_NAND_DENALI || SPL_NAND_SIMPLE || \
 431                 SPL_NAND_SUPPORT && (NAND_ATMEL || NAND_MXC)
 432         default HAS_NAND_LARGE_BADBLOCK_POS
 433         help
 434           In the OOB, which position contains the badblock information.
 435
 436 config HAS_NAND_LARGE_BADBLOCK_POS
 437         bool "Set the bad block marker/indicator to the 'large' position"
 438
 439 config HAS_NAND_SMALL_BADBLOCK_POS
 440         bool "Set the bad block marker/indicator to the 'small' position"
 441
 442 endchoice
 443
 444 config SYS_NAND_BAD_BLOCK_POS
 445         int
 446         default 0 if HAS_NAND_LARGE_BADBLOCK_POS
 447         default 5 if HAS_NAND_SMALL_BADBLOCK_POS
 448
 449 config SYS_NAND_U_BOOT_LOCATIONS
 450         bool "Define U-boot binaries locations in NAND"
 451         help
 452         Enable CONFIG_SYS_NAND_U_BOOT_OFFS though Kconfig.
 453         This option should not be enabled when compiling U-boot for boards
 454         defining CONFIG_SYS_NAND_U_BOOT_OFFS in their include/configs/<board>.h
 455         file.
 456
 457 config SYS_NAND_U_BOOT_OFFS
 458         hex "Location in NAND to read U-Boot from"
 459         default 0x800000 if NAND_SUNXI
 460         depends on SYS_NAND_U_BOOT_LOCATIONS
 461         help
 462         Set the offset from the start of the nand where u-boot should be
 463         loaded from.
 464
 465 config SYS_NAND_U_BOOT_OFFS_REDUND
 466         hex "Location in NAND to read U-Boot from"
 467         default SYS_NAND_U_BOOT_OFFS
 468         depends on SYS_NAND_U_BOOT_LOCATIONS
 469         help
 470         Set the offset from the start of the nand where the redundant u-boot
 471         should be loaded from.
 472
 473 config SPL_NAND_AM33XX_BCH
 474         bool "Enables SPL-NAND driver which supports ELM based"
 475         depends on NAND_OMAP_GPMC && !OMAP34XX
 476         default y
 477         help
 478           Hardware ECC correction. This is useful for platforms which have ELM
 479           hardware engine and use NAND boot mode.
 480           Some legacy platforms like OMAP3xx do not have in-built ELM h/w engine,
 481           so those platforms should use CONFIG_SPL_NAND_SIMPLE for enabling
 482           SPL-NAND driver with software ECC correction support.
 483
 484 config SPL_NAND_DENALI
 485         bool "Support Denali NAND controller for SPL"
 486         help
 487           This is a small implementation of the Denali NAND controller
 488           for use on SPL.
 489
 490 config NAND_DENALI_SPARE_AREA_SKIP_BYTES
 491         int "Number of bytes skipped in OOB area"
 492         depends on SPL_NAND_DENALI
 493         range 0 63
 494         help
 495           This option specifies the number of bytes to skip from the beginning
 496           of OOB area before last ECC sector data starts.  This is potentially
 497           used to preserve the bad block marker in the OOB area.
 498
 499 config SPL_NAND_SIMPLE
 500         bool "Use simple SPL NAND driver"
 501         depends on !SPL_NAND_AM33XX_BCH
 502         help
 503           Support for NAND boot using simple NAND drivers that
 504           expose the cmd_ctrl() interface.
 505 endif
 506
 507 endif   # if NAND