1 /******************************************************************************
2 ** File Name: sdio_reg_v0.h *
3 ** Author: Steve.Zhan *
5 ** Copyright: 2010 Spreatrum, Incoporated. All Rights Reserved. *
7 ******************************************************************************/
8 /******************************************************************************
10 **---------------------------------------------------------------------------*
11 ** DATE NAME DESCRIPTION *
12 ** 06/05/2010 Steve.Zhan Create. *
13 ******************************************************************************/
14 #ifndef _SDIO_REG_V0_H_
15 #define _SDIO_REG_V0_H_
16 /*----------------------------------------------------------------------------*
18 **------------------------------------------------------------------------- */
20 /**---------------------------------------------------------------------------*
22 **--------------------------------------------------------------------------*/
27 /**---------------------------------------------------------------------------*
29 **---------------------------------------------------------------------------*/
31 #define SDIO0_SYS_ADDR (SDIO0_BASE_ADDR+0x0)
32 #define SDIO0_BLK_SIZE (SDIO0_BASE_ADDR+0x4)
33 #define SDIO0_BLK_CNT (SDIO0_BASE_ADDR+0x6)
34 #define SDIO0_ARGU_REG (SDIO0_BASE_ADDR+0x8)
35 #define SDIO0_TRANS_MODE (SDIO0_BASE_ADDR+0xc)
36 #define SDIO0_CMD_REG (SDIO0_BASE_ADDR+0xE)
37 #define SDIO0_RESPONSE_REG (SDIO0_BASE_ADDR+0x10)
38 #define SDIO0_BUF_DATA_PORT (SDIO0_BASE_ADDR+0x20)
39 #define SDIO0_PRESENT_STATE (SDIO0_BASE_ADDR+0x24)
40 #define SDIO0_HC_CTL (SDIO0_BASE_ADDR+0x28)
41 #define SDIO0_PWR_CTL (SDIO0_BASE_ADDR+0x29)
42 #define SDIO0_BLK_GAP (SDIO0_BASE_ADDR+0x2A)
43 #define SDIO0_WAKEUP_CTL (SDIO0_BASE_ADDR+0x2B)
44 #define SDIO0_CLK_CTL (SDIO0_BASE_ADDR+0x2C)
45 #define SDIO0_TIMEOUT_CTL (SDIO0_BASE_ADDR+0x2E)
46 #define SDIO0_SW_RESET (SDIO0_BASE_ADDR+0x2F)
47 #define SDIO0_NML_INT_STS (SDIO0_BASE_ADDR+0x30)
48 #define SDIO0_ERR_INT_STS (SDIO0_BASE_ADDR+0x32)
49 #define SDIO0_NML_INT_STS_EN (SDIO0_BASE_ADDR+0x34)
50 #define SDIO0_ERR_INT_STS_EN (SDIO0_BASE_ADDR+0x36)
51 #define SDIO0_NML_INT_SIG_EN (SDIO0_BASE_ADDR+0x38)
52 #define SDIO0_ERR_INT_SIG_EN (SDIO0_BASE_ADDR+0x3A)
53 #define SDIO0_ACMD12_ERRSTS (SDIO0_BASE_ADDR+0x3C)
54 #define SDIO0_CAPBILITY_REG (SDIO0_BASE_ADDR+0x40)
55 #define SDIO0_MAX_CUR_CAP_REG (SDIO0_BASE_ADDR+0x48)
56 #define SDIO0_SLOT_INT_STS (SDIO0_BASE_ADDR+0xFC)
57 #define SDIO0_HC_VER_REG (SDIO0_BASE_ADDR+0xFE)
59 #define SDIO1_SYS_ADDR (SDIO1_BASE_ADDR+0x0)
60 #define SDIO1_BLK_SIZE (SDIO1_BASE_ADDR+0x4)
61 #define SDIO1_BLK_CNT (SDIO1_BASE_ADDR+0x6)
62 #define SDIO1_ARGU_REG (SDIO1_BASE_ADDR+0x8)
63 #define SDIO1_TRANS_MODE (SDIO1_BASE_ADDR+0xc)
64 #define SDIO1_CMD_REG (SDIO1_BASE_ADDR+0xE)
65 #define SDIO1_RESPONSE_REG (SDIO1_BASE_ADDR+0x10)
66 #define SDIO1_BUF_DATA_PORT (SDIO1_BASE_ADDR+0x20)
67 #define SDIO1_PRESENT_STATE (SDIO1_BASE_ADDR+0x24)
68 #define SDIO1_HC_CTL (SDIO1_BASE_ADDR+0x28)
69 #define SDIO1_PWR_CTL (SDIO1_BASE_ADDR+0x29)
70 #define SDIO1_BLK_GAP (SDIO1_BASE_ADDR+0x2A)
71 #define SDIO1_WAKEUP_CTL (SDIO1_BASE_ADDR+0x2B)
72 #define SDIO1_CLK_CTL (SDIO1_BASE_ADDR+0x2C)
73 #define SDIO1_TIMEOUT_CTL (SDIO1_BASE_ADDR+0x2E)
74 #define SDIO1_SW_RESET (SDIO1_BASE_ADDR+0x2F)
75 #define SDIO1_NML_INT_STS (SDIO1_BASE_ADDR+0x30)
76 #define SDIO1_ERR_INT_STS (SDIO1_BASE_ADDR+0x32)
77 #define SDIO1_NML_INT_STS_EN (SDIO1_BASE_ADDR+0x34)
78 #define SDIO1_ERR_INT_STS_EN (SDIO1_BASE_ADDR+0x36)
79 #define SDIO1_NML_INT_SIG_EN (SDIO1_BASE_ADDR+0x38)
80 #define SDIO1_ERR_INT_SIG_EN (SDIO1_BASE_ADDR+0x3A)
81 #define SDIO1_ACMD12_ERRSTS (SDIO1_BASE_ADDR+0x3C)
82 #define SDIO1_CAPBILITY_REG (SDIO1_BASE_ADDR+0x40)
83 #define SDIO1_MAX_CUR_CAP_REG (SDIO1_BASE_ADDR+0x48)
84 #define SDIO1_SLOT_INT_STS (SDIO1_BASE_ADDR+0xFC)
85 #define SDIO1_HC_VER_REG (SDIO1_BASE_ADDR+0xFE)
87 typedef struct SDIO_REG_CFG_TAG
89 volatile uint32 DMA_SYS_ADD;
90 volatile uint32 BLK_SIZE_COUNT;
91 volatile uint32 CMD_ARGUMENT;
92 volatile uint32 CMD_TRANSMODE;
97 volatile uint32 BUFFER_PORT;
98 volatile uint32 PRESENT_STAT;
99 volatile uint32 HOST_CTL0;
100 volatile uint32 HOST_CTL1;
101 volatile uint32 INT_STA;
102 volatile uint32 INT_STA_EN;
103 volatile uint32 INT_SIG_EN;
104 volatile uint32 CMD12_ERR_STA;
105 volatile uint32 CAPBILITY;
106 volatile uint32 CAPBILITY_RES;
107 volatile uint32 CURR_CAPBILITY;
108 volatile uint32 CURR_CAPBILITY_RES;
111 /**----------------------------------------------------------------------------*
112 ** Local Function Prototype **
113 **----------------------------------------------------------------------------*/
115 /**----------------------------------------------------------------------------*
116 ** Function Prototype **
117 **----------------------------------------------------------------------------*/
120 /**----------------------------------------------------------------------------*
122 **----------------------------------------------------------------------------*/
126 /**---------------------------------------------------------------------------*/