drivers/mmc/mv_sdhci.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Marvell SD Host Controller Interface
   4  */
   5
   6 #include <dm.h>
   7 #include <malloc.h>
   8 #include <sdhci.h>
   9 #include <asm/global_data.h>
  10 #include <linux/mbus.h>
  11
  12 #define MVSDH_NAME "mv_sdh"
  13
  14 #define SDHCI_WINDOW_CTRL(win)          (0x4080 + ((win) << 4))
  15 #define SDHCI_WINDOW_BASE(win)          (0x4084 + ((win) << 4))
  16
  17 DECLARE_GLOBAL_DATA_PTR;
  18
  19 struct mv_sdhci_plat {
  20         struct mmc_config cfg;
  21         struct mmc mmc;
  22 };
  23
  24 static void sdhci_mvebu_mbus_config(void __iomem *base)
  25 {
  26         const struct mbus_dram_target_info *dram;
  27         int i;
  28
  29         dram = mvebu_mbus_dram_info();
  30
  31         for (i = 0; i < 4; i++) {
  32                 writel(0, base + SDHCI_WINDOW_CTRL(i));
  33                 writel(0, base + SDHCI_WINDOW_BASE(i));
  34         }
  35
  36         for (i = 0; i < dram->num_cs; i++) {
  37                 const struct mbus_dram_window *cs = dram->cs + i;
  38
  39                 /* Write size, attributes and target id to control register */
  40                 writel(((cs->size - 1) & 0xffff0000) | (cs->mbus_attr << 8) |
  41                        (dram->mbus_dram_target_id << 4) | 1,
  42                        base + SDHCI_WINDOW_CTRL(i));
  43
  44                 /* Write base address to base register */
  45                 writel(cs->base, base + SDHCI_WINDOW_BASE(i));
  46         }
  47 }
  48
  49 static int mv_sdhci_probe(struct udevice *dev)
  50 {
  51         struct mmc_uclass_priv *upriv = dev_get_uclass_priv(dev);
  52         struct mv_sdhci_plat *plat = dev_get_plat(dev);
  53         struct sdhci_host *host = dev_get_priv(dev);
  54         int ret;
  55
  56         host->name = MVSDH_NAME;
  57         host->ioaddr = dev_read_addr_ptr(dev);
  58         host->quirks = SDHCI_QUIRK_32BIT_DMA_ADDR | SDHCI_QUIRK_WAIT_SEND_CMD;
  59         host->mmc = &plat->mmc;
  60         host->mmc->dev = dev;
  61         host->mmc->priv = host;
  62
  63         ret = mmc_of_parse(dev, &plat->cfg);
  64         if (ret)
  65                 return ret;
  66
  67         ret = sdhci_setup_cfg(&plat->cfg, host, 0, 0);
  68         if (ret)
  69                 return ret;
  70
  71         /* Configure SDHCI MBUS mbus bridge windows */
  72         sdhci_mvebu_mbus_config(host->ioaddr);
  73
  74         upriv->mmc = host->mmc;
  75
  76         return sdhci_probe(dev);
  77 }
  78
  79 static int mv_sdhci_bind(struct udevice *dev)
  80 {
  81         struct mv_sdhci_plat *plat = dev_get_plat(dev);
  82
  83         return sdhci_bind(dev, &plat->mmc, &plat->cfg);
  84 }
  85
  86 static const struct udevice_id mv_sdhci_ids[] = {
  87         { .compatible = "marvell,armada-380-sdhci" },
  88         { }
  89 };
  90
  91 U_BOOT_DRIVER(mv_sdhci_drv) = {
  92         .name           = MVSDH_NAME,
  93         .id             = UCLASS_MMC,
  94         .of_match       = mv_sdhci_ids,
  95         .bind           = mv_sdhci_bind,
  96         .probe          = mv_sdhci_probe,
  97         .ops            = &sdhci_ops,
  98         .priv_auto      = sizeof(struct sdhci_host),
  99         .plat_auto      = sizeof(struct mv_sdhci_plat),
 100 };