drivers/mmc/host/sdhci-s3c.c

   1 /* linux/drivers/mmc/host/sdhci-s3c.c
   2  *
   3  * Copyright 2008 Openmoko Inc.
   4  * Copyright 2008 Simtec Electronics
   5  *      Ben Dooks <ben@simtec.co.uk>
   6  *      http://armlinux.simtec.co.uk/
   7  *
   8  * SDHCI (HSMMC) support for Samsung SoC
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  */
  14
  15 #include <linux/spinlock.h>
  16 #include <linux/delay.h>
  17 #include <linux/dma-mapping.h>
  18 #include <linux/platform_device.h>
  19 #include <linux/platform_data/mmc-sdhci-s3c.h>
  20 #include <linux/slab.h>
  21 #include <linux/clk.h>
  22 #include <linux/io.h>
  23 #include <linux/gpio.h>
  24 #include <linux/module.h>
  25 #include <linux/of.h>
  26 #include <linux/of_gpio.h>
  27 #include <linux/pm.h>
  28 #include <linux/pm_runtime.h>
  29
  30 #include <linux/mmc/host.h>
  31
  32 #include "sdhci.h"
  33
  34 #define MAX_BUS_CLK     (4)
  35
  36 #define S3C_SDHCI_CONTROL2                      (0x80)
  37 #define S3C_SDHCI_CONTROL3                      (0x84)
  38 #define S3C64XX_SDHCI_CONTROL4                  (0x8C)
  39
  40 #define S3C64XX_SDHCI_CTRL2_ENSTAASYNCCLR       (1 << 31)
  41 #define S3C64XX_SDHCI_CTRL2_ENCMDCNFMSK         (1 << 30)
  42 #define S3C_SDHCI_CTRL2_CDINVRXD3               (1 << 29)
  43 #define S3C_SDHCI_CTRL2_SLCARDOUT               (1 << 28)
  44
  45 #define S3C_SDHCI_CTRL2_FLTCLKSEL_MASK          (0xf << 24)
  46 #define S3C_SDHCI_CTRL2_FLTCLKSEL_SHIFT         (24)
  47 #define S3C_SDHCI_CTRL2_FLTCLKSEL(_x)           ((_x) << 24)
  48
  49 #define S3C_SDHCI_CTRL2_LVLDAT_MASK             (0xff << 16)
  50 #define S3C_SDHCI_CTRL2_LVLDAT_SHIFT            (16)
  51 #define S3C_SDHCI_CTRL2_LVLDAT(_x)              ((_x) << 16)
  52
  53 #define S3C_SDHCI_CTRL2_ENFBCLKTX               (1 << 15)
  54 #define S3C_SDHCI_CTRL2_ENFBCLKRX               (1 << 14)
  55 #define S3C_SDHCI_CTRL2_SDCDSEL                 (1 << 13)
  56 #define S3C_SDHCI_CTRL2_SDSIGPC                 (1 << 12)
  57 #define S3C_SDHCI_CTRL2_ENBUSYCHKTXSTART        (1 << 11)
  58
  59 #define S3C_SDHCI_CTRL2_DFCNT_MASK              (0x3 << 9)
  60 #define S3C_SDHCI_CTRL2_DFCNT_SHIFT             (9)
  61 #define S3C_SDHCI_CTRL2_DFCNT_NONE              (0x0 << 9)
  62 #define S3C_SDHCI_CTRL2_DFCNT_4SDCLK            (0x1 << 9)
  63 #define S3C_SDHCI_CTRL2_DFCNT_16SDCLK           (0x2 << 9)
  64 #define S3C_SDHCI_CTRL2_DFCNT_64SDCLK           (0x3 << 9)
  65
  66 #define S3C_SDHCI_CTRL2_ENCLKOUTHOLD            (1 << 8)
  67 #define S3C_SDHCI_CTRL2_RWAITMODE               (1 << 7)
  68 #define S3C_SDHCI_CTRL2_DISBUFRD                (1 << 6)
  69 #define S3C_SDHCI_CTRL2_SELBASECLK_MASK         (0x3 << 4)
  70 #define S3C_SDHCI_CTRL2_SELBASECLK_SHIFT        (4)
  71 #define S3C_SDHCI_CTRL2_PWRSYNC                 (1 << 3)
  72 #define S3C_SDHCI_CTRL2_ENCLKOUTMSKCON          (1 << 1)
  73 #define S3C_SDHCI_CTRL2_HWINITFIN               (1 << 0)
  74
  75 #define S3C_SDHCI_CTRL3_FCSEL3                  (1 << 31)
  76 #define S3C_SDHCI_CTRL3_FCSEL2                  (1 << 23)
  77 #define S3C_SDHCI_CTRL3_FCSEL1                  (1 << 15)
  78 #define S3C_SDHCI_CTRL3_FCSEL0                  (1 << 7)
  79
  80 #define S3C_SDHCI_CTRL3_FIA3_MASK               (0x7f << 24)
  81 #define S3C_SDHCI_CTRL3_FIA3_SHIFT              (24)
  82 #define S3C_SDHCI_CTRL3_FIA3(_x)                ((_x) << 24)
  83
  84 #define S3C_SDHCI_CTRL3_FIA2_MASK               (0x7f << 16)
  85 #define S3C_SDHCI_CTRL3_FIA2_SHIFT              (16)
  86 #define S3C_SDHCI_CTRL3_FIA2(_x)                ((_x) << 16)
  87
  88 #define S3C_SDHCI_CTRL3_FIA1_MASK               (0x7f << 8)
  89 #define S3C_SDHCI_CTRL3_FIA1_SHIFT              (8)
  90 #define S3C_SDHCI_CTRL3_FIA1(_x)                ((_x) << 8)
  91
  92 #define S3C_SDHCI_CTRL3_FIA0_MASK               (0x7f << 0)
  93 #define S3C_SDHCI_CTRL3_FIA0_SHIFT              (0)
  94 #define S3C_SDHCI_CTRL3_FIA0(_x)                ((_x) << 0)
  95
  96 #define S3C64XX_SDHCI_CONTROL4_DRIVE_MASK       (0x3 << 16)
  97 #define S3C64XX_SDHCI_CONTROL4_DRIVE_SHIFT      (16)
  98 #define S3C64XX_SDHCI_CONTROL4_DRIVE_2mA        (0x0 << 16)
  99 #define S3C64XX_SDHCI_CONTROL4_DRIVE_4mA        (0x1 << 16)
 100 #define S3C64XX_SDHCI_CONTROL4_DRIVE_7mA        (0x2 << 16)
 101 #define S3C64XX_SDHCI_CONTROL4_DRIVE_9mA        (0x3 << 16)
 102
 103 #define S3C64XX_SDHCI_CONTROL4_BUSY             (1)
 104
 105 /**
 106  * struct sdhci_s3c - S3C SDHCI instance
 107  * @host: The SDHCI host created
 108  * @pdev: The platform device we where created from.
 109  * @ioarea: The resource created when we claimed the IO area.
 110  * @pdata: The platform data for this controller.
 111  * @cur_clk: The index of the current bus clock.
 112  * @clk_io: The clock for the internal bus interface.
 113  * @clk_bus: The clocks that are available for the SD/MMC bus clock.
 114  */
 115 struct sdhci_s3c {
 116         struct sdhci_host       *host;
 117         struct platform_device  *pdev;
 118         struct resource         *ioarea;
 119         struct s3c_sdhci_platdata *pdata;
 120         int                     cur_clk;
 121         int                     ext_cd_irq;
 122         int                     ext_cd_gpio;
 123
 124         struct clk              *clk_io;
 125         struct clk              *clk_bus[MAX_BUS_CLK];
 126         unsigned long           clk_rates[MAX_BUS_CLK];
 127
 128         bool                    no_divider;
 129 };
 130
 131 /**
 132  * struct sdhci_s3c_driver_data - S3C SDHCI platform specific driver data
 133  * @sdhci_quirks: sdhci host specific quirks.
 134  *
 135  * Specifies platform specific configuration of sdhci controller.
 136  * Note: A structure for driver specific platform data is used for future
 137  * expansion of its usage.
 138  */
 139 struct sdhci_s3c_drv_data {
 140         unsigned int    sdhci_quirks;
 141         bool            no_divider;
 142 };
 143
 144 static inline struct sdhci_s3c *to_s3c(struct sdhci_host *host)
 145 {
 146         return sdhci_priv(host);
 147 }
 148
 149 /**
 150  * sdhci_s3c_get_max_clk - callback to get maximum clock frequency.
 151  * @host: The SDHCI host instance.
 152  *
 153  * Callback to return the maximum clock rate acheivable by the controller.
 154 */
 155 static unsigned int sdhci_s3c_get_max_clk(struct sdhci_host *host)
 156 {
 157         struct sdhci_s3c *ourhost = to_s3c(host);
 158         unsigned long rate, max = 0;
 159         int src;
 160
 161         for (src = 0; src < MAX_BUS_CLK; src++) {
 162                 rate = ourhost->clk_rates[src];
 163                 if (rate > max)
 164                         max = rate;
 165         }
 166
 167         return max;
 168 }
 169
 170 /**
 171  * sdhci_s3c_consider_clock - consider one the bus clocks for current setting
 172  * @ourhost: Our SDHCI instance.
 173  * @src: The source clock index.
 174  * @wanted: The clock frequency wanted.
 175  */
 176 static unsigned int sdhci_s3c_consider_clock(struct sdhci_s3c *ourhost,
 177                                              unsigned int src,
 178                                              unsigned int wanted)
 179 {
 180         unsigned long rate;
 181         struct clk *clksrc = ourhost->clk_bus[src];
 182         int shift;
 183
 184         if (IS_ERR(clksrc))
 185                 return UINT_MAX;
 186
 187         /*
 188          * If controller uses a non-standard clock division, find the best clock
 189          * speed possible with selected clock source and skip the division.
 190          */
 191         if (ourhost->no_divider) {
 192                 spin_unlock_irq(&ourhost->host->lock);
 193                 rate = clk_round_rate(clksrc, wanted);
 194                 spin_lock_irq(&ourhost->host->lock);
 195                 return wanted - rate;
 196         }
 197
 198         rate = ourhost->clk_rates[src];
 199
 200         for (shift = 0; shift <= 8; ++shift) {
 201                 if ((rate >> shift) <= wanted)
 202                         break;
 203         }
 204
 205         if (shift > 8) {
 206                 dev_dbg(&ourhost->pdev->dev,
 207                         "clk %d: rate %ld, min rate %lu > wanted %u\n",
 208                         src, rate, rate / 256, wanted);
 209                 return UINT_MAX;
 210         }
 211
 212         dev_dbg(&ourhost->pdev->dev, "clk %d: rate %ld, want %d, got %ld\n",
 213                 src, rate, wanted, rate >> shift);
 214
 215         return wanted - (rate >> shift);
 216 }
 217
 218 /**
 219  * sdhci_s3c_set_clock - callback on clock change
 220  * @host: The SDHCI host being changed
 221  * @clock: The clock rate being requested.
 222  *
 223  * When the card's clock is going to be changed, look at the new frequency
 224  * and find the best clock source to go with it.
 225 */
 226 static void sdhci_s3c_set_clock(struct sdhci_host *host, unsigned int clock)
 227 {
 228         struct sdhci_s3c *ourhost = to_s3c(host);
 229         unsigned int best = UINT_MAX;
 230         unsigned int delta;
 231         int best_src = 0;
 232         int src;
 233         u32 ctrl;
 234
 235         host->mmc->actual_clock = 0;
 236
 237         /* don't bother if the clock is going off. */
 238         if (clock == 0) {
 239                 sdhci_set_clock(host, clock);
 240                 return;
 241         }
 242
 243         for (src = 0; src < MAX_BUS_CLK; src++) {
 244                 delta = sdhci_s3c_consider_clock(ourhost, src, clock);
 245                 if (delta < best) {
 246                         best = delta;
 247                         best_src = src;
 248                 }
 249         }
 250
 251         dev_dbg(&ourhost->pdev->dev,
 252                 "selected source %d, clock %d, delta %d\n",
 253                  best_src, clock, best);
 254
 255         /* select the new clock source */
 256         if (ourhost->cur_clk != best_src) {
 257                 struct clk *clk = ourhost->clk_bus[best_src];
 258
 259                 clk_prepare_enable(clk);
 260                 if (ourhost->cur_clk >= 0)
 261                         clk_disable_unprepare(
 262                                         ourhost->clk_bus[ourhost->cur_clk]);
 263
 264                 ourhost->cur_clk = best_src;
 265                 host->max_clk = ourhost->clk_rates[best_src];
 266         }
 267
 268         /* turn clock off to card before changing clock source */
 269         writew(0, host->ioaddr + SDHCI_CLOCK_CONTROL);
 270
 271         ctrl = readl(host->ioaddr + S3C_SDHCI_CONTROL2);
 272         ctrl &= ~S3C_SDHCI_CTRL2_SELBASECLK_MASK;
 273         ctrl |= best_src << S3C_SDHCI_CTRL2_SELBASECLK_SHIFT;
 274         writel(ctrl, host->ioaddr + S3C_SDHCI_CONTROL2);
 275
 276         /* reprogram default hardware configuration */
 277         writel(S3C64XX_SDHCI_CONTROL4_DRIVE_9mA,
 278                 host->ioaddr + S3C64XX_SDHCI_CONTROL4);
 279
 280         ctrl = readl(host->ioaddr + S3C_SDHCI_CONTROL2);
 281         ctrl |= (S3C64XX_SDHCI_CTRL2_ENSTAASYNCCLR |
 282                   S3C64XX_SDHCI_CTRL2_ENCMDCNFMSK |
 283                   S3C_SDHCI_CTRL2_ENFBCLKRX |
 284                   S3C_SDHCI_CTRL2_DFCNT_NONE |
 285                   S3C_SDHCI_CTRL2_ENCLKOUTHOLD);
 286         writel(ctrl, host->ioaddr + S3C_SDHCI_CONTROL2);
 287
 288         /* reconfigure the controller for new clock rate */
 289         ctrl = (S3C_SDHCI_CTRL3_FCSEL1 | S3C_SDHCI_CTRL3_FCSEL0);
 290         if (clock < 25 * 1000000)
 291                 ctrl |= (S3C_SDHCI_CTRL3_FCSEL3 | S3C_SDHCI_CTRL3_FCSEL2);
 292         writel(ctrl, host->ioaddr + S3C_SDHCI_CONTROL3);
 293
 294         sdhci_set_clock(host, clock);
 295 }
 296
 297 /**
 298  * sdhci_s3c_get_min_clock - callback to get minimal supported clock value
 299  * @host: The SDHCI host being queried
 300  *
 301  * To init mmc host properly a minimal clock value is needed. For high system
 302  * bus clock's values the standard formula gives values out of allowed range.
 303  * The clock still can be set to lower values, if clock source other then
 304  * system bus is selected.
 305 */
 306 static unsigned int sdhci_s3c_get_min_clock(struct sdhci_host *host)
 307 {
 308         struct sdhci_s3c *ourhost = to_s3c(host);
 309         unsigned long rate, min = ULONG_MAX;
 310         int src;
 311
 312         for (src = 0; src < MAX_BUS_CLK; src++) {
 313                 rate = ourhost->clk_rates[src] / 256;
 314                 if (!rate)
 315                         continue;
 316                 if (rate < min)
 317                         min = rate;
 318         }
 319
 320         return min;
 321 }
 322
 323 /* sdhci_cmu_get_max_clk - callback to get maximum clock frequency.*/
 324 static unsigned int sdhci_cmu_get_max_clock(struct sdhci_host *host)
 325 {
 326         struct sdhci_s3c *ourhost = to_s3c(host);
 327         unsigned long rate, max = 0;
 328         int src;
 329
 330         for (src = 0; src < MAX_BUS_CLK; src++) {
 331                 struct clk *clk;
 332
 333                 clk = ourhost->clk_bus[src];
 334                 if (IS_ERR(clk))
 335                         continue;
 336
 337                 rate = clk_round_rate(clk, ULONG_MAX);
 338                 if (rate > max)
 339                         max = rate;
 340         }
 341
 342         return max;
 343 }
 344
 345 /* sdhci_cmu_get_min_clock - callback to get minimal supported clock value. */
 346 static unsigned int sdhci_cmu_get_min_clock(struct sdhci_host *host)
 347 {
 348         struct sdhci_s3c *ourhost = to_s3c(host);
 349         unsigned long rate, min = ULONG_MAX;
 350         int src;
 351
 352         for (src = 0; src < MAX_BUS_CLK; src++) {
 353                 struct clk *clk;
 354
 355                 clk = ourhost->clk_bus[src];
 356                 if (IS_ERR(clk))
 357                         continue;
 358
 359                 rate = clk_round_rate(clk, 0);
 360                 if (rate < min)
 361                         min = rate;
 362         }
 363
 364         return min;
 365 }
 366
 367 /* sdhci_cmu_set_clock - callback on clock change.*/
 368 static void sdhci_cmu_set_clock(struct sdhci_host *host, unsigned int clock)
 369 {
 370         struct sdhci_s3c *ourhost = to_s3c(host);
 371         struct device *dev = &ourhost->pdev->dev;
 372         unsigned long timeout;
 373         u16 clk = 0;
 374         int ret;
 375
 376         host->mmc->actual_clock = 0;
 377
 378         /* If the clock is going off, set to 0 at clock control register */
 379         if (clock == 0) {
 380                 sdhci_writew(host, 0, SDHCI_CLOCK_CONTROL);
 381                 return;
 382         }
 383
 384         sdhci_s3c_set_clock(host, clock);
 385
 386         /* Reset SD Clock Enable */
 387         clk = sdhci_readw(host, SDHCI_CLOCK_CONTROL);
 388         clk &= ~SDHCI_CLOCK_CARD_EN;
 389         sdhci_writew(host, clk, SDHCI_CLOCK_CONTROL);
 390
 391         spin_unlock_irq(&host->lock);
 392         ret = clk_set_rate(ourhost->clk_bus[ourhost->cur_clk], clock);
 393         spin_lock_irq(&host->lock);
 394         if (ret != 0) {
 395                 dev_err(dev, "%s: failed to set clock rate %uHz\n",
 396                         mmc_hostname(host->mmc), clock);
 397                 return;
 398         }
 399
 400         clk = SDHCI_CLOCK_INT_EN;
 401         sdhci_writew(host, clk, SDHCI_CLOCK_CONTROL);
 402
 403         /* Wait max 20 ms */
 404         timeout = 20;
 405         while (!((clk = sdhci_readw(host, SDHCI_CLOCK_CONTROL))
 406                 & SDHCI_CLOCK_INT_STABLE)) {
 407                 if (timeout == 0) {
 408                         dev_err(dev, "%s: Internal clock never stabilised.\n",
 409                                 mmc_hostname(host->mmc));
 410                         return;
 411                 }
 412                 timeout--;
 413                 mdelay(1);
 414         }
 415
 416         clk |= SDHCI_CLOCK_CARD_EN;
 417         sdhci_writew(host, clk, SDHCI_CLOCK_CONTROL);
 418 }
 419
 420 /**
 421  * sdhci_s3c_set_bus_width - support 8bit buswidth
 422  * @host: The SDHCI host being queried
 423  * @width: MMC_BUS_WIDTH_ macro for the bus width being requested
 424  *
 425  * We have 8-bit width support but is not a v3 controller.
 426  * So we add platform_bus_width() and support 8bit width.
 427  */
 428 static void sdhci_s3c_set_bus_width(struct sdhci_host *host, int width)
 429 {
 430         u8 ctrl;
 431
 432         ctrl = sdhci_readb(host, SDHCI_HOST_CONTROL);
 433
 434         switch (width) {
 435         case MMC_BUS_WIDTH_8:
 436                 ctrl |= SDHCI_CTRL_8BITBUS;
 437                 ctrl &= ~SDHCI_CTRL_4BITBUS;
 438                 break;
 439         case MMC_BUS_WIDTH_4:
 440                 ctrl |= SDHCI_CTRL_4BITBUS;
 441                 ctrl &= ~SDHCI_CTRL_8BITBUS;
 442                 break;
 443         default:
 444                 ctrl &= ~SDHCI_CTRL_4BITBUS;
 445                 ctrl &= ~SDHCI_CTRL_8BITBUS;
 446                 break;
 447         }
 448
 449         sdhci_writeb(host, ctrl, SDHCI_HOST_CONTROL);
 450 }
 451
 452 static struct sdhci_ops sdhci_s3c_ops = {
 453         .get_max_clock          = sdhci_s3c_get_max_clk,
 454         .set_clock              = sdhci_s3c_set_clock,
 455         .get_min_clock          = sdhci_s3c_get_min_clock,
 456         .set_bus_width          = sdhci_s3c_set_bus_width,
 457         .reset                  = sdhci_reset,
 458         .set_uhs_signaling      = sdhci_set_uhs_signaling,
 459 };
 460
 461 #ifdef CONFIG_OF
 462 static int sdhci_s3c_parse_dt(struct device *dev,
 463                 struct sdhci_host *host, struct s3c_sdhci_platdata *pdata)
 464 {
 465         struct device_node *node = dev->of_node;
 466         u32 max_width;
 467
 468         /* if the bus-width property is not specified, assume width as 1 */
 469         if (of_property_read_u32(node, "bus-width", &max_width))
 470                 max_width = 1;
 471         pdata->max_width = max_width;
 472
 473         /* get the card detection method */
 474         if (of_get_property(node, "broken-cd", NULL)) {
 475                 pdata->cd_type = S3C_SDHCI_CD_NONE;
 476                 return 0;
 477         }
 478
 479         if (of_get_property(node, "non-removable", NULL)) {
 480                 pdata->cd_type = S3C_SDHCI_CD_PERMANENT;
 481                 return 0;
 482         }
 483
 484         if (of_get_named_gpio(node, "cd-gpios", 0))
 485                 return 0;
 486
 487         /* assuming internal card detect that will be configured by pinctrl */
 488         pdata->cd_type = S3C_SDHCI_CD_INTERNAL;
 489         return 0;
 490 }
 491 #else
 492 static int sdhci_s3c_parse_dt(struct device *dev,
 493                 struct sdhci_host *host, struct s3c_sdhci_platdata *pdata)
 494 {
 495         return -EINVAL;
 496 }
 497 #endif
 498
 499 static const struct of_device_id sdhci_s3c_dt_match[];
 500
 501 static inline struct sdhci_s3c_drv_data *sdhci_s3c_get_driver_data(
 502                         struct platform_device *pdev)
 503 {
 504 #ifdef CONFIG_OF
 505         if (pdev->dev.of_node) {
 506                 const struct of_device_id *match;
 507                 match = of_match_node(sdhci_s3c_dt_match, pdev->dev.of_node);
 508                 return (struct sdhci_s3c_drv_data *)match->data;
 509         }
 510 #endif
 511         return (struct sdhci_s3c_drv_data *)
 512                         platform_get_device_id(pdev)->driver_data;
 513 }
 514
 515 static int sdhci_s3c_probe(struct platform_device *pdev)
 516 {
 517         struct s3c_sdhci_platdata *pdata;
 518         struct sdhci_s3c_drv_data *drv_data;
 519         struct device *dev = &pdev->dev;
 520         struct sdhci_host *host;
 521         struct sdhci_s3c *sc;
 522         struct resource *res;
 523         int ret, irq, ptr, clks;
 524
 525         if (!pdev->dev.platform_data && !pdev->dev.of_node) {
 526                 dev_err(dev, "no device data specified\n");
 527                 return -ENOENT;
 528         }
 529
 530         irq = platform_get_irq(pdev, 0);
 531         if (irq < 0) {
 532                 dev_err(dev, "no irq specified\n");
 533                 return irq;
 534         }
 535
 536         host = sdhci_alloc_host(dev, sizeof(struct sdhci_s3c));
 537         if (IS_ERR(host)) {
 538                 dev_err(dev, "sdhci_alloc_host() failed\n");
 539                 return PTR_ERR(host);
 540         }
 541         sc = sdhci_priv(host);
 542
 543         pdata = devm_kzalloc(&pdev->dev, sizeof(*pdata), GFP_KERNEL);
 544         if (!pdata) {
 545                 ret = -ENOMEM;
 546                 goto err_pdata_io_clk;
 547         }
 548
 549         if (pdev->dev.of_node) {
 550                 ret = sdhci_s3c_parse_dt(&pdev->dev, host, pdata);
 551                 if (ret)
 552                         goto err_pdata_io_clk;
 553         } else {
 554                 memcpy(pdata, pdev->dev.platform_data, sizeof(*pdata));
 555                 sc->ext_cd_gpio = -1; /* invalid gpio number */
 556         }
 557
 558         drv_data = sdhci_s3c_get_driver_data(pdev);
 559
 560         sc->host = host;
 561         sc->pdev = pdev;
 562         sc->pdata = pdata;
 563         sc->cur_clk = -1;
 564
 565         platform_set_drvdata(pdev, host);
 566
 567         sc->clk_io = devm_clk_get(dev, "hsmmc");
 568         if (IS_ERR(sc->clk_io)) {
 569                 dev_err(dev, "failed to get io clock\n");
 570                 ret = PTR_ERR(sc->clk_io);
 571                 goto err_pdata_io_clk;
 572         }
 573
 574         /* enable the local io clock and keep it running for the moment. */
 575         clk_prepare_enable(sc->clk_io);
 576
 577         for (clks = 0, ptr = 0; ptr < MAX_BUS_CLK; ptr++) {
 578                 char name[14];
 579
 580                 snprintf(name, 14, "mmc_busclk.%d", ptr);
 581                 sc->clk_bus[ptr] = devm_clk_get(dev, name);
 582                 if (IS_ERR(sc->clk_bus[ptr]))
 583                         continue;
 584
 585                 clks++;
 586                 sc->clk_rates[ptr] = clk_get_rate(sc->clk_bus[ptr]);
 587
 588                 dev_info(dev, "clock source %d: %s (%ld Hz)\n",
 589                                 ptr, name, sc->clk_rates[ptr]);
 590         }
 591
 592         if (clks == 0) {
 593                 dev_err(dev, "failed to find any bus clocks\n");
 594                 ret = -ENOENT;
 595                 goto err_no_busclks;
 596         }
 597
 598         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 599         host->ioaddr = devm_ioremap_resource(&pdev->dev, res);
 600         if (IS_ERR(host->ioaddr)) {
 601                 ret = PTR_ERR(host->ioaddr);
 602                 goto err_req_regs;
 603         }
 604
 605         /* Ensure we have minimal gpio selected CMD/CLK/Detect */
 606         if (pdata->cfg_gpio)
 607                 pdata->cfg_gpio(pdev, pdata->max_width);
 608
 609         host->hw_name = "samsung-hsmmc";
 610         host->ops = &sdhci_s3c_ops;
 611         host->quirks = 0;
 612         host->quirks2 = 0;
 613         host->irq = irq;
 614
 615         /* Setup quirks for the controller */
 616         host->quirks |= SDHCI_QUIRK_NO_ENDATTR_IN_NOPDESC;
 617         host->quirks |= SDHCI_QUIRK_NO_HISPD_BIT;
 618         if (drv_data) {
 619                 host->quirks |= drv_data->sdhci_quirks;
 620                 sc->no_divider = drv_data->no_divider;
 621         }
 622
 623 #ifndef CONFIG_MMC_SDHCI_S3C_DMA
 624
 625         /* we currently see overruns on errors, so disable the SDMA
 626          * support as well. */
 627         host->quirks |= SDHCI_QUIRK_BROKEN_DMA;
 628
 629 #endif /* CONFIG_MMC_SDHCI_S3C_DMA */
 630
 631         /* It seems we do not get an DATA transfer complete on non-busy
 632          * transfers, not sure if this is a problem with this specific
 633          * SDHCI block, or a missing configuration that needs to be set. */
 634         host->quirks |= SDHCI_QUIRK_NO_BUSY_IRQ;
 635
 636         /* This host supports the Auto CMD12 */
 637         host->quirks |= SDHCI_QUIRK_MULTIBLOCK_READ_ACMD12;
 638
 639         /* Samsung SoCs need BROKEN_ADMA_ZEROLEN_DESC */
 640         host->quirks |= SDHCI_QUIRK_BROKEN_ADMA_ZEROLEN_DESC;
 641
 642         if (pdata->cd_type == S3C_SDHCI_CD_NONE ||
 643             pdata->cd_type == S3C_SDHCI_CD_PERMANENT)
 644                 host->quirks |= SDHCI_QUIRK_BROKEN_CARD_DETECTION;
 645
 646         if (pdata->cd_type == S3C_SDHCI_CD_PERMANENT)
 647                 host->mmc->caps = MMC_CAP_NONREMOVABLE;
 648
 649         switch (pdata->max_width) {
 650         case 8:
 651                 host->mmc->caps |= MMC_CAP_8_BIT_DATA;
 652         case 4:
 653                 host->mmc->caps |= MMC_CAP_4_BIT_DATA;
 654                 break;
 655         }
 656
 657         if (pdata->pm_caps)
 658                 host->mmc->pm_caps |= pdata->pm_caps;
 659
 660         host->quirks |= (SDHCI_QUIRK_32BIT_DMA_ADDR |
 661                          SDHCI_QUIRK_32BIT_DMA_SIZE);
 662
 663         /* HSMMC on Samsung SoCs uses SDCLK as timeout clock */
 664         host->quirks |= SDHCI_QUIRK_DATA_TIMEOUT_USES_SDCLK;
 665
 666         /*
 667          * If controller does not have internal clock divider,
 668          * we can use overriding functions instead of default.
 669          */
 670         if (sc->no_divider) {
 671                 sdhci_s3c_ops.set_clock = sdhci_cmu_set_clock;
 672                 sdhci_s3c_ops.get_min_clock = sdhci_cmu_get_min_clock;
 673                 sdhci_s3c_ops.get_max_clock = sdhci_cmu_get_max_clock;
 674         }
 675
 676         /* It supports additional host capabilities if needed */
 677         if (pdata->host_caps)
 678                 host->mmc->caps |= pdata->host_caps;
 679
 680         if (pdata->host_caps2)
 681                 host->mmc->caps2 |= pdata->host_caps2;
 682
 683         pm_runtime_enable(&pdev->dev);
 684         pm_runtime_set_autosuspend_delay(&pdev->dev, 50);
 685         pm_runtime_use_autosuspend(&pdev->dev);
 686         pm_suspend_ignore_children(&pdev->dev, 1);
 687
 688         ret = mmc_of_parse(host->mmc);
 689         if (ret)
 690                 goto err_req_regs;
 691
 692         ret = sdhci_add_host(host);
 693         if (ret) {
 694                 dev_err(dev, "sdhci_add_host() failed\n");
 695                 goto err_req_regs;
 696         }
 697
 698 #ifdef CONFIG_PM
 699         if (pdata->cd_type != S3C_SDHCI_CD_INTERNAL)
 700                 clk_disable_unprepare(sc->clk_io);
 701 #endif
 702         return 0;
 703
 704  err_req_regs:
 705         pm_runtime_disable(&pdev->dev);
 706
 707  err_no_busclks:
 708         clk_disable_unprepare(sc->clk_io);
 709
 710  err_pdata_io_clk:
 711         sdhci_free_host(host);
 712
 713         return ret;
 714 }
 715
 716 static int sdhci_s3c_remove(struct platform_device *pdev)
 717 {
 718         struct sdhci_host *host =  platform_get_drvdata(pdev);
 719         struct sdhci_s3c *sc = sdhci_priv(host);
 720
 721         if (sc->ext_cd_irq)
 722                 free_irq(sc->ext_cd_irq, sc);
 723
 724 #ifdef CONFIG_PM
 725         if (sc->pdata->cd_type != S3C_SDHCI_CD_INTERNAL)
 726                 clk_prepare_enable(sc->clk_io);
 727 #endif
 728         sdhci_remove_host(host, 1);
 729
 730         pm_runtime_dont_use_autosuspend(&pdev->dev);
 731         pm_runtime_disable(&pdev->dev);
 732
 733         clk_disable_unprepare(sc->clk_io);
 734
 735         sdhci_free_host(host);
 736
 737         return 0;
 738 }
 739
 740 #ifdef CONFIG_PM_SLEEP
 741 static int sdhci_s3c_suspend(struct device *dev)
 742 {
 743         struct sdhci_host *host = dev_get_drvdata(dev);
 744
 745         return sdhci_suspend_host(host);
 746 }
 747
 748 static int sdhci_s3c_resume(struct device *dev)
 749 {
 750         struct sdhci_host *host = dev_get_drvdata(dev);
 751
 752         return sdhci_resume_host(host);
 753 }
 754 #endif
 755
 756 #ifdef CONFIG_PM
 757 static int sdhci_s3c_runtime_suspend(struct device *dev)
 758 {
 759         struct sdhci_host *host = dev_get_drvdata(dev);
 760         struct sdhci_s3c *ourhost = to_s3c(host);
 761         struct clk *busclk = ourhost->clk_io;
 762         int ret;
 763
 764         ret = sdhci_runtime_suspend_host(host);
 765
 766         if (ourhost->cur_clk >= 0)
 767                 clk_disable_unprepare(ourhost->clk_bus[ourhost->cur_clk]);
 768         clk_disable_unprepare(busclk);
 769         return ret;
 770 }
 771
 772 static int sdhci_s3c_runtime_resume(struct device *dev)
 773 {
 774         struct sdhci_host *host = dev_get_drvdata(dev);
 775         struct sdhci_s3c *ourhost = to_s3c(host);
 776         struct clk *busclk = ourhost->clk_io;
 777         int ret;
 778
 779         clk_prepare_enable(busclk);
 780         if (ourhost->cur_clk >= 0)
 781                 clk_prepare_enable(ourhost->clk_bus[ourhost->cur_clk]);
 782         ret = sdhci_runtime_resume_host(host);
 783         return ret;
 784 }
 785 #endif
 786
 787 static const struct dev_pm_ops sdhci_s3c_pmops = {
 788         SET_SYSTEM_SLEEP_PM_OPS(sdhci_s3c_suspend, sdhci_s3c_resume)
 789         SET_RUNTIME_PM_OPS(sdhci_s3c_runtime_suspend, sdhci_s3c_runtime_resume,
 790                            NULL)
 791 };
 792
 793 #if defined(CONFIG_CPU_EXYNOS4210) || defined(CONFIG_SOC_EXYNOS4212)
 794 static struct sdhci_s3c_drv_data exynos4_sdhci_drv_data = {
 795         .no_divider = true,
 796 };
 797 #define EXYNOS4_SDHCI_DRV_DATA ((kernel_ulong_t)&exynos4_sdhci_drv_data)
 798 #else
 799 #define EXYNOS4_SDHCI_DRV_DATA ((kernel_ulong_t)NULL)
 800 #endif
 801
 802 static const struct platform_device_id sdhci_s3c_driver_ids[] = {
 803         {
 804                 .name           = "s3c-sdhci",
 805                 .driver_data    = (kernel_ulong_t)NULL,
 806         }, {
 807                 .name           = "exynos4-sdhci",
 808                 .driver_data    = EXYNOS4_SDHCI_DRV_DATA,
 809         },
 810         { }
 811 };
 812 MODULE_DEVICE_TABLE(platform, sdhci_s3c_driver_ids);
 813
 814 #ifdef CONFIG_OF
 815 static const struct of_device_id sdhci_s3c_dt_match[] = {
 816         { .compatible = "samsung,s3c6410-sdhci", },
 817         { .compatible = "samsung,exynos4210-sdhci",
 818                 .data = (void *)EXYNOS4_SDHCI_DRV_DATA },
 819         {},
 820 };
 821 MODULE_DEVICE_TABLE(of, sdhci_s3c_dt_match);
 822 #endif
 823
 824 static struct platform_driver sdhci_s3c_driver = {
 825         .probe          = sdhci_s3c_probe,
 826         .remove         = sdhci_s3c_remove,
 827         .id_table       = sdhci_s3c_driver_ids,
 828         .driver         = {
 829                 .name   = "s3c-sdhci",
 830                 .of_match_table = of_match_ptr(sdhci_s3c_dt_match),
 831                 .pm     = &sdhci_s3c_pmops,
 832         },
 833 };
 834
 835 module_platform_driver(sdhci_s3c_driver);
 836
 837 MODULE_DESCRIPTION("Samsung SDHCI (HSMMC) glue");
 838 MODULE_AUTHOR("Ben Dooks, <ben@simtec.co.uk>");
 839 MODULE_LICENSE("GPL v2");
 840 MODULE_ALIAS("platform:s3c-sdhci");