tizen 2.4 release
[profile/mobile/platform/kernel/linux-3.10-sc7730.git] / drivers / misc / gpsip / cgdriver / CgxDriverCoreCommon.h
1 /******************************************************************************\r
2  *                                LEGAL NOTICE                                *\r
3  *                                                                            *\r
4  *  USE OF THIS SOFTWARE (including any copy or compiled version thereof) AND *\r
5  *  DOCUMENTATION IS SUBJECT TO THE SOFTWARE LICENSE AND RESTRICTIONS AND THE *\r
6  *  WARRANTY DISLCAIMER SET FORTH IN LEGAL_NOTICE.TXT FILE. IF YOU DO NOT     *\r
7  *  FULLY ACCEPT THE TERMS, YOU MAY NOT INSTALL OR OTHERWISE USE THE SOFTWARE *\r
8  *  OR DOCUMENTATION.                                                         *\r
9  *  NOTWITHSTANDING ANYTHING TO THE CONTRARY IN THIS NOTICE, INSTALLING OR    *\r
10  *  OTHERISE USING THE SOFTWARE OR DOCUMENTATION INDICATES YOUR ACCEPTANCE OF *\r
11  *  THE LICENSE TERMS AS STATED.                                              *\r
12  *                                                                            *\r
13  ******************************************************************************/\r
14 /* Version: 1.8.9\3686 */\r
15 /* Build  : 13 */\r
16 /* Date   : 12/08/2012 */\r
17 \r
18 /**\r
19         \file \r
20         \brief CellGuide CGX5900 driver core prototypes (non-OS depended)\r
21         \attention This file should not be modified. \r
22                 If you think something is wrong here, please contact CellGuide\r
23 \r
24 */\r
25 \r
26 #ifndef CGX_DRIVR_CORE_COMMON_H\r
27 #define CGX_DRIVR_CORE_COMMON_H\r
28 \r
29 \r
30 #include "CgReturnCodes.h"\r
31 #include "CgxDriverApi.h"\r
32 \r
33 // Access to the APB\r
34 #define CGCORE_REG_OFFSET_SAT_RAM               (0x100)\r
35 #define CGCORE_REG_OFFSET_SAT_RAM_LAST  (0x1FC)\r
36 #define CGCORE_REG_OFFSET_APB_COMMAND   (0x090)\r
37 #define CGCORE_REG_OFFSET_APB_DATA              (0x094)\r
38 \r
39 // CG Core interrupt codes
40 #define CGCORE_INT_RTC                                  (0x00000001)    // RTC timer has reached its threshold Interrupt
41 #define CGCORE_INT_SNAP_START                   (0x00000002)    // StartSnap occurred Interrupt
42 #define CGCORE_INT_SNAP_END                             (0x00000004)    // Snap completed successfully Interrupt
43 #define CGCORE_INT_TCXO_EXPIRED                 (0x00000008)    // TCXO timer has reached its threshold Interrupt
44 #define CGCORE_INT_OVERRUN                              (0x00000010)    // A buffer overrun occurred interrupt. Hence the last snap is invalid.
45 #define CGCORE_INT_EOT                                  (0x00000020)    // End of BS tracking period Interrupt
46 #define CGCORE_INT_EOM                                  (0x00000040)    // End of drift meas measurement period Interrupt
47
48 #ifdef CGCORE_ACCESS_VIA_SPI
49 #define CGCORE_INT_DMA_REQ                              (0x00002000)\r
50 #define CGCORE_INT_DMA_OVERRUN                          (0x00004000)\r
51 #endif\r
52 \r
53 #define CGCORE_REG_INT_RAW                              (0x80)
54 #define CGCORE_REG_INT_SRC                              (0x84)
55 #define CGCORE_REG_INT_EN                               (0x88)
56 #define CGCORE_REG_INT_CLR                              (0x8C)
57
58 \r
59 /**\r
60     Define the incoming data byte order \r
61 */\r
62 extern const TCgByteOrder CGX_DRIVER_NATIVE_BYTE_ORDER;\r
63 \r
64 BOOL isBlockCanceled(TCgxDriverState * apState, U32 aBlockNumber);\r
65 \r
66 #endif\r