drivers/misc/Kconfig

   1 #
   2 # Multifunction miscellaneous devices
   3 #
   4
   5 menu "Multifunction device drivers"
   6
   7 config MISC
   8         bool "Enable Driver Model for Misc drivers"
   9         depends on DM
  10         help
  11           Enable driver model for miscellaneous devices. This class is
  12           used only for those do not fit other more general classes. A
  13           set of generic read, write and ioctl methods may be used to
  14           access the device.
  15
  16 config SPL_MISC
  17         bool "Enable Driver Model for Misc drivers in SPL"
  18         depends on SPL_DM
  19         default MISC
  20         help
  21           Enable driver model for miscellaneous devices. This class is
  22           used only for those do not fit other more general classes. A
  23           set of generic read, write and ioctl methods may be used to
  24           access the device.
  25
  26 config TPL_MISC
  27         bool "Enable Driver Model for Misc drivers in TPL"
  28         depends on TPL_DM
  29         default MISC
  30         help
  31           Enable driver model for miscellaneous devices. This class is
  32           used only for those do not fit other more general classes. A
  33           set of generic read, write and ioctl methods may be used to
  34           access the device.
  35
  36 config VPL_MISC
  37         bool "Enable Driver Model for Misc drivers in VPL"
  38         depends on VPL_DM
  39         default MISC
  40         help
  41           Enable driver model for miscellaneous devices. This class is
  42           used only for those do not fit other more general classes. A
  43           set of generic read, write and ioctl methods may be used to
  44           access the device.
  45
  46 config NVMEM
  47         bool "NVMEM support"
  48         help
  49           This adds support for a common interface to different types of
  50           non-volatile memory. Consumers can use nvmem-cells properties to look
  51           up hardware configuration data such as MAC addresses and calibration
  52           settings.
  53
  54 config SPL_NVMEM
  55         bool "NVMEM support in SPL"
  56         help
  57           This adds support for a common interface to different types of
  58           non-volatile memory. Consumers can use nvmem-cells properties to look
  59           up hardware configuration data such as MAC addresses and calibration
  60           settings.
  61
  62 config ALTERA_SYSID
  63         bool "Altera Sysid support"
  64         depends on MISC
  65         help
  66           Select this to enable a sysid for Altera devices. Please find
  67           details on the "Embedded Peripherals IP User Guide" of Altera.
  68
  69 config ATSHA204A
  70         bool "Support for Atmel ATSHA204A module"
  71         select BITREVERSE
  72         depends on MISC
  73         help
  74            Enable support for I2C connected Atmel's ATSHA204A
  75            CryptoAuthentication module found for example on the Turris Omnia
  76            board.
  77
  78 config GATEWORKS_SC
  79         bool "Gateworks System Controller Support"
  80         depends on MISC
  81         help
  82           Enable access for the Gateworks System Controller used on Gateworks
  83           boards to provide a boot watchdog, power control, temperature monitor,
  84           voltage ADCs, and EEPROM.
  85
  86 config ROCKCHIP_EFUSE
  87         bool "Rockchip e-fuse support"
  88         depends on MISC
  89         help
  90           Enable (read-only) access for the e-fuse block found in Rockchip
  91           SoCs: accesses can either be made using byte addressing and a length
  92           or through child-nodes that are generated based on the e-fuse map
  93           retrieved from the DTS.
  94
  95           This driver currently supports the RK3399 only, but can easily be
  96           extended (by porting the read function from the Linux kernel sources)
  97           to support other recent Rockchip devices.
  98
  99 config ROCKCHIP_OTP
 100         bool "Rockchip OTP Support"
 101         depends on MISC
 102         help
 103           Enable (read-only) access for the one-time-programmable memory block
 104           found in Rockchip SoCs: accesses can either be made using byte
 105           addressing and a length or through child-nodes that are generated
 106           based on the e-fuse map retrieved from the DTS.
 107
 108 config SIFIVE_OTP
 109         bool "SiFive eMemory OTP driver"
 110         depends on MISC
 111         help
 112           Enable support for reading and writing the eMemory OTP on the
 113           SiFive SoCs.
 114
 115 config VEXPRESS_CONFIG
 116         bool "Enable support for Arm Versatile Express config bus"
 117         depends on MISC
 118         help
 119           If you say Y here, you will get support for accessing the
 120           configuration bus on the Arm Versatile Express boards via
 121           a sysreg driver.
 122
 123 config CMD_CROS_EC
 124         bool "Enable crosec command"
 125         depends on CROS_EC
 126         help
 127           Enable command-line access to the Chrome OS EC (Embedded
 128           Controller). This provides the 'crosec' command which has
 129           a number of sub-commands for performing EC tasks such as
 130           updating its flash, accessing a small saved context area
 131           and talking to the I2C bus behind the EC (if there is one).
 132
 133 config CROS_EC
 134         bool "Enable Chrome OS EC"
 135         help
 136           Enable access to the Chrome OS EC. This is a separate
 137           microcontroller typically available on a SPI bus on Chromebooks. It
 138           provides access to the keyboard, some internal storage and may
 139           control access to the battery and main PMIC depending on the
 140           device. You can use the 'crosec' command to access it.
 141
 142 config SPL_CROS_EC
 143         bool "Enable Chrome OS EC in SPL"
 144         depends on SPL_MISC
 145         help
 146           Enable access to the Chrome OS EC in SPL. This is a separate
 147           microcontroller typically available on a SPI bus on Chromebooks. It
 148           provides access to the keyboard, some internal storage and may
 149           control access to the battery and main PMIC depending on the
 150           device. You can use the 'crosec' command to access it.
 151
 152 config TPL_CROS_EC
 153         bool "Enable Chrome OS EC in TPL"
 154         depends on TPL_MISC
 155         help
 156           Enable access to the Chrome OS EC in TPL. This is a separate
 157           microcontroller typically available on a SPI bus on Chromebooks. It
 158           provides access to the keyboard, some internal storage and may
 159           control access to the battery and main PMIC depending on the
 160           device. You can use the 'crosec' command to access it.
 161
 162 config VPL_CROS_EC
 163         bool "Enable Chrome OS EC in VPL"
 164         depends on VPL_MISC
 165         help
 166           Enable access to the Chrome OS EC in VPL. This is a separate
 167           microcontroller typically available on a SPI bus on Chromebooks. It
 168           provides access to the keyboard, some internal storage and may
 169           control access to the battery and main PMIC depending on the
 170           device. You can use the 'crosec' command to access it.
 171
 172 config CROS_EC_I2C
 173         bool "Enable Chrome OS EC I2C driver"
 174         depends on CROS_EC
 175         help
 176           Enable I2C access to the Chrome OS EC. This is used on older
 177           ARM Chromebooks such as snow and spring before the standard bus
 178           changed to SPI. The EC will accept commands across the I2C using
 179           a special message protocol, and provide responses.
 180
 181 config CROS_EC_LPC
 182         bool "Enable Chrome OS EC LPC driver"
 183         depends on CROS_EC
 184         help
 185           Enable I2C access to the Chrome OS EC. This is used on x86
 186           Chromebooks such as link and falco. The keyboard is provided
 187           through a legacy port interface, so on x86 machines the main
 188           function of the EC is power and thermal management.
 189
 190 config SPL_CROS_EC_LPC
 191         bool "Enable Chrome OS EC LPC driver in SPL"
 192         depends on CROS_EC && SPL_MISC
 193         help
 194           Enable I2C access to the Chrome OS EC. This is used on x86
 195           Chromebooks such as link and falco. The keyboard is provided
 196           through a legacy port interface, so on x86 machines the main
 197           function of the EC is power and thermal management.
 198
 199 config TPL_CROS_EC_LPC
 200         bool "Enable Chrome OS EC LPC driver in TPL"
 201         depends on CROS_EC && TPL_MISC
 202         help
 203           Enable I2C access to the Chrome OS EC. This is used on x86
 204           Chromebooks such as link and falco. The keyboard is provided
 205           through a legacy port interface, so on x86 machines the main
 206           function of the EC is power and thermal management.
 207
 208 config VPL_CROS_EC_LPC
 209         bool "Enable Chrome OS EC LPC driver in VPL"
 210         depends on CROS_EC && VPL_MISC
 211         help
 212           Enable I2C access to the Chrome OS EC. This is used on x86
 213           Chromebooks such as link and falco. The keyboard is provided
 214           through a legacy port interface, so on x86 machines the main
 215           function of the EC is power and thermal management.
 216
 217 config CROS_EC_SANDBOX
 218         bool "Enable Chrome OS EC sandbox driver"
 219         depends on CROS_EC && SANDBOX
 220         help
 221           Enable a sandbox emulation of the Chrome OS EC. This supports
 222           keyboard (use the -l flag to enable the LCD), verified boot context,
 223           EC flash read/write/erase support and a few other things. It is
 224           enough to perform a Chrome OS verified boot on sandbox.
 225
 226 config SPL_CROS_EC_SANDBOX
 227         bool "Enable Chrome OS EC sandbox driver in SPL"
 228         depends on SPL_CROS_EC && SANDBOX
 229         help
 230           Enable a sandbox emulation of the Chrome OS EC in SPL. This supports
 231           keyboard (use the -l flag to enable the LCD), verified boot context,
 232           EC flash read/write/erase support and a few other things. It is
 233           enough to perform a Chrome OS verified boot on sandbox.
 234
 235 config TPL_CROS_EC_SANDBOX
 236         bool "Enable Chrome OS EC sandbox driver in TPL"
 237         depends on TPL_CROS_EC && SANDBOX
 238         help
 239           Enable a sandbox emulation of the Chrome OS EC in TPL. This supports
 240           keyboard (use the -l flag to enable the LCD), verified boot context,
 241           EC flash read/write/erase support and a few other things. It is
 242           enough to perform a Chrome OS verified boot on sandbox.
 243
 244 config VPL_CROS_EC_SANDBOX
 245         bool "Enable Chrome OS EC sandbox driver in VPL"
 246         depends on VPL_CROS_EC && SANDBOX
 247         help
 248           Enable a sandbox emulation of the Chrome OS EC in VPL. This supports
 249           keyboard (use the -l flag to enable the LCD), verified boot context,
 250           EC flash read/write/erase support and a few other things. It is
 251           enough to perform a Chrome OS verified boot on sandbox.
 252
 253 config CROS_EC_SPI
 254         bool "Enable Chrome OS EC SPI driver"
 255         depends on CROS_EC
 256         help
 257           Enable SPI access to the Chrome OS EC. This is used on newer
 258           ARM Chromebooks such as pit, pi and nyan-big. The SPI interface
 259           provides a faster and more robust interface than I2C but the bugs
 260           are less interesting.
 261
 262 config DS4510
 263         bool "Enable support for DS4510 CPU supervisor"
 264         help
 265           Enable support for the Maxim DS4510 CPU supervisor. It has an
 266           integrated 64-byte EEPROM, four programmable non-volatile I/O pins
 267           and a configurable timer for the supervisor function. The device is
 268           connected over I2C.
 269
 270 config FSL_SEC_MON
 271         bool "Enable FSL SEC_MON Driver"
 272         help
 273           Freescale Security Monitor block is responsible for monitoring
 274           system states.
 275           Security Monitor can be transitioned on any security failures,
 276           like software violations or hardware security violations.
 277
 278 choice
 279         prompt "Security monitor interaction endianess"
 280         depends on FSL_SEC_MON
 281         default SYS_FSL_SEC_MON_BE if PPC
 282         default SYS_FSL_SEC_MON_LE
 283
 284 config SYS_FSL_SEC_MON_LE
 285         bool "Security monitor interactions are little endian"
 286
 287 config SYS_FSL_SEC_MON_BE
 288         bool "Security monitor interactions are big endian"
 289
 290 endchoice
 291
 292 config IRQ
 293         bool "Interrupt controller"
 294         help
 295           This enables support for interrupt controllers, including ITSS.
 296           Some devices have extra features, such as Apollo Lake. The
 297           device has its own uclass since there are several operations
 298           involved.
 299
 300 config JZ4780_EFUSE
 301         bool "Ingenic JZ4780 eFUSE support"
 302         depends on ARCH_JZ47XX
 303         help
 304           This selects support for the eFUSE on Ingenic JZ4780 SoCs.
 305
 306 config LS2_SFP
 307         bool "Layerscape Security Fuse Processor"
 308         depends on FSL_LSCH2 || ARCH_LS1021A
 309         depends on MISC
 310         imply DM_REGULATOR
 311         help
 312           This adds support for the Security Fuse Processor found on Layerscape
 313           SoCs. It contains various fuses related to secure boot, including the
 314           Super Root Key hash, One-Time-Programmable Master Key, Debug
 315           Challenge/Response values, and others. Fuses are numbered according
 316           to their four-byte offset from the start of the bank.
 317
 318           If you don't need to read/program fuses, say 'n'.
 319
 320 config MXC_OCOTP
 321         bool "Enable MXC OCOTP Driver"
 322         depends on ARCH_IMX8M || ARCH_MX6 || ARCH_MX7 || ARCH_MX7ULP || ARCH_VF610
 323         default y
 324         help
 325           If you say Y here, you will get support for the One Time
 326           Programmable memory pages that are stored on the some
 327           Freescale i.MX processors.
 328
 329 config SPL_MXC_OCOTP
 330         bool "Enable MXC OCOTP driver in SPL"
 331         depends on SPL_MISC && (ARCH_IMX8M || ARCH_MX6 || ARCH_MX7 || ARCH_MX7ULP || ARCH_VF610)
 332         default y
 333         help
 334           If you say Y here, you will get support for the One Time
 335           Programmable memory pages, that are stored on some
 336           Freescale i.MX processors, in SPL.
 337
 338 config NPCM_OTP
 339         bool "Nnvoton NPCM BMC On-Chip OTP Memory Support"
 340         depends on (ARM && ARCH_NPCM)
 341         default n
 342         help
 343           Support NPCM BMC OTP memory (fuse).
 344           To compile this driver as a module, choose M here: the module
 345           will be called npcm_otp.
 346
 347 config NUVOTON_NCT6102D
 348         bool "Enable Nuvoton NCT6102D Super I/O driver"
 349         help
 350           If you say Y here, you will get support for the Nuvoton
 351           NCT6102D Super I/O driver. This can be used to enable or
 352           disable the legacy UART, the watchdog or other devices
 353           in the Nuvoton Super IO chips on X86 platforms.
 354
 355 config P2SB
 356         bool "Intel Primary to Sideband Bridge"
 357         depends on X86 || SANDBOX
 358         help
 359           This enables support for the Intel Primary to Sideband Bridge,
 360           abbreviated to P2SB. The P2SB is used to access various peripherals
 361           such as eSPI, GPIO, through memory-mapped I/O in a large chunk of PCI
 362           space. The space is segmented into different channels and peripherals
 363           are accessed by device-specific means within those channels. Devices
 364           should be added in the device tree as subnodes of the P2SB. A
 365           Peripheral Channel Register? (PCR) API is provided to access those
 366           devices - see pcr_readl(), etc.
 367
 368 config SPL_P2SB
 369         bool "Intel Primary to Sideband Bridge in SPL"
 370         depends on SPL_MISC && (X86 || SANDBOX)
 371         help
 372           The Primary to Sideband Bridge is used to access various peripherals
 373           through memory-mapped I/O in a large chunk of PCI space. The space is
 374           segmented into different channels and peripherals are accessed by
 375           device-specific means within those channels. Devices should be added
 376           in the device tree as subnodes of the p2sb.
 377
 378 config TPL_P2SB
 379         bool "Intel Primary to Sideband Bridge in TPL"
 380         depends on TPL_MISC && (X86 || SANDBOX)
 381         help
 382           The Primary to Sideband Bridge is used to access various peripherals
 383           through memory-mapped I/O in a large chunk of PCI space. The space is
 384           segmented into different channels and peripherals are accessed by
 385           device-specific means within those channels. Devices should be added
 386           in the device tree as subnodes of the p2sb.
 387
 388 config PWRSEQ
 389         bool "Enable power-sequencing drivers"
 390         depends on DM
 391         help
 392           Power-sequencing drivers provide support for controlling power for
 393           devices. They are typically referenced by a phandle from another
 394           device. When the device is started up, its power sequence can be
 395           initiated.
 396
 397 config SPL_PWRSEQ
 398         bool "Enable power-sequencing drivers for SPL"
 399         depends on SPL_MISC && PWRSEQ
 400         help
 401           Power-sequencing drivers provide support for controlling power for
 402           devices. They are typically referenced by a phandle from another
 403           device. When the device is started up, its power sequence can be
 404           initiated.
 405
 406 config PCA9551_LED
 407         bool "Enable PCA9551 LED driver"
 408         help
 409           Enable driver for PCA9551 LED controller. This controller
 410           is connected via I2C. So I2C needs to be enabled.
 411
 412 config PCA9551_I2C_ADDR
 413         hex "I2C address of PCA9551 LED controller"
 414         depends on PCA9551_LED
 415         default 0x60
 416         help
 417           The I2C address of the PCA9551 LED controller.
 418
 419 config STM32MP_FUSE
 420         bool "Enable STM32MP fuse wrapper providing the fuse API"
 421         depends on ARCH_STM32MP && MISC
 422         default y if CMD_FUSE
 423         help
 424           If you say Y here, you will get support for the fuse API (OTP)
 425           for STM32MP architecture.
 426           This API is needed for CMD_FUSE.
 427
 428 config STM32_RCC
 429         bool "Enable RCC driver for the STM32 SoC's family"
 430         depends on (ARCH_STM32 || ARCH_STM32MP) && MISC
 431         help
 432           Enable the STM32 RCC driver. The RCC block (Reset and Clock Control
 433           block) is responsible of the management of the clock and reset
 434           generation.
 435           This driver is similar to an MFD driver in the Linux kernel.
 436
 437 config TEGRA_CAR
 438         bool "Enable support for the Tegra CAR driver"
 439         depends on TEGRA_NO_BPMP
 440         help
 441           The Tegra CAR (Clock and Reset Controller) is a HW module that
 442           controls almost all clocks and resets in a Tegra SoC.
 443
 444 config TEGRA186_BPMP
 445         bool "Enable support for the Tegra186 BPMP driver"
 446         depends on TEGRA186
 447         help
 448           The Tegra BPMP (Boot and Power Management Processor) is a separate
 449           auxiliary CPU embedded into Tegra to perform power management work,
 450           and controls related features such as clocks, resets, power domains,
 451           PMIC I2C bus, etc. This driver provides the core low-level
 452           communication path by which feature-specific drivers (such as clock)
 453           can make requests to the BPMP. This driver is similar to an MFD
 454           driver in the Linux kernel.
 455
 456 config TEST_DRV
 457         bool "Enable support for test drivers"
 458         default y if SANDBOX
 459         help
 460           This enables drivers and uclasses that provides a way of testing the
 461           operations of memory allocation and driver/uclass methods in driver
 462           model. This should only be enabled for testing as it is not useful for
 463           anything else.
 464
 465 config USB_HUB_USB251XB
 466         tristate "USB251XB Hub Controller Configuration Driver"
 467         depends on I2C
 468         help
 469           This option enables support for configuration via SMBus of the
 470           Microchip USB251x/xBi USB 2.0 Hub Controller series. Configuration
 471           parameters may be set in devicetree or platform data.
 472           Say Y or M here if you need to configure such a device via SMBus.
 473
 474 config TWL4030_LED
 475         bool "Enable TWL4030 LED controller"
 476         help
 477           Enable this to add support for the TWL4030 LED controller.
 478
 479 config WINBOND_W83627
 480         bool "Enable Winbond Super I/O driver"
 481         help
 482           If you say Y here, you will get support for the Winbond
 483           W83627 Super I/O driver. This can be used to enable the
 484           legacy UART or other devices in the Winbond Super IO chips
 485           on X86 platforms.
 486
 487 config QFW
 488         bool
 489         help
 490           Hidden option to enable QEMU fw_cfg interface and uclass. This will
 491           be selected by either CONFIG_CMD_QFW or CONFIG_GENERATE_ACPI_TABLE.
 492
 493 config QFW_PIO
 494         bool
 495         depends on QFW
 496         help
 497           Hidden option to enable PIO QEMU fw_cfg interface. This will be
 498           selected by the appropriate QEMU board.
 499
 500 config QFW_MMIO
 501         bool
 502         depends on QFW
 503         help
 504           Hidden option to enable MMIO QEMU fw_cfg interface. This will be
 505           selected by the appropriate QEMU board.
 506
 507 config I2C_EEPROM
 508         bool "Enable driver for generic I2C-attached EEPROMs"
 509         depends on MISC
 510         help
 511           Enable a generic driver for EEPROMs attached via I2C.
 512
 513
 514 config SPL_I2C_EEPROM
 515         bool "Enable driver for generic I2C-attached EEPROMs for SPL"
 516         depends on SPL_MISC
 517         help
 518           This option is an SPL-variant of the I2C_EEPROM option.
 519           See the help of I2C_EEPROM for details.
 520
 521 config SYS_I2C_EEPROM_ADDR
 522         hex "Chip address of the EEPROM device"
 523         depends on ID_EEPROM || I2C_EEPROM || SPL_I2C_EEPROM || CMD_EEPROM || ENV_IS_IN_EEPROM
 524         default 0
 525
 526 if I2C_EEPROM
 527
 528 config SYS_I2C_EEPROM_ADDR_OVERFLOW
 529         hex "EEPROM Address Overflow"
 530         default 0x0
 531         help
 532           EEPROM chips that implement "address overflow" are ones
 533           like Catalyst 24WC04/08/16 which has 9/10/11 bits of
 534           address and the extra bits end up in the "chip address" bit
 535           slots. This makes a 24WC08 (1Kbyte) chip look like four 256
 536           byte chips.
 537
 538 endif
 539
 540 config GDSYS_RXAUI_CTRL
 541         bool "Enable gdsys RXAUI control driver"
 542         depends on MISC
 543         help
 544           Support gdsys FPGA's RXAUI control.
 545
 546 config GDSYS_IOEP
 547         bool "Enable gdsys IOEP driver"
 548         depends on MISC
 549         help
 550           Support gdsys FPGA's IO endpoint driver.
 551
 552 config MPC83XX_SERDES
 553         bool "Enable MPC83xx serdes driver"
 554         depends on MISC
 555         help
 556           Support for serdes found on MPC83xx SoCs.
 557
 558 config FS_LOADER
 559         bool "Enable loader driver for file system"
 560         help
 561           This is file system generic loader which can be used to load
 562           the file image from the storage into target such as memory.
 563
 564           The consumer driver would then use this loader to program whatever,
 565           ie. the FPGA device.
 566
 567 config SPL_FS_LOADER
 568         bool "Enable loader driver for file system"
 569         depends on SPL
 570         help
 571           This is file system generic loader which can be used to load
 572           the file image from the storage into target such as memory.
 573
 574           The consumer driver would then use this loader to program whatever,
 575           ie. the FPGA device.
 576
 577 config GDSYS_SOC
 578         bool "Enable gdsys SOC driver"
 579         depends on MISC
 580         help
 581           Support for gdsys IHS SOC, a simple bus associated with each gdsys
 582           IHS (Integrated Hardware Systems) FPGA, which holds all devices whose
 583           register maps are contained within the FPGA's register map.
 584
 585 config IHS_FPGA
 586         bool "Enable IHS FPGA driver"
 587         depends on MISC
 588         help
 589           Support IHS (Integrated Hardware Systems) FPGA, the main FPGAs on
 590           gdsys devices, which supply the majority of the functionality offered
 591           by the devices. This driver supports both CON and CPU variants of the
 592           devices, depending on the device tree entry.
 593 config ESM_K3
 594         bool "Enable K3 ESM driver"
 595         depends on ARCH_K3
 596         help
 597           Support ESM (Error Signaling Module) on TI K3 SoCs.
 598
 599 config MICROCHIP_FLEXCOM
 600         bool "Enable Microchip Flexcom driver"
 601         depends on MISC
 602         help
 603           The Atmel Flexcom is just a wrapper which embeds a SPI controller,
 604           an I2C controller and an USART.
 605           Only one function can be used at a time and is chosen at boot time
 606           according to the device tree.
 607
 608 config K3_AVS0
 609         depends on ARCH_K3 && SPL_DM_REGULATOR
 610         bool "AVS class 0 support for K3 devices"
 611         help
 612           K3 devices have the optimized voltage values for the main voltage
 613           domains stored in efuse within the VTM IP. This driver reads the
 614           optimized voltage from the efuse, so that it can be programmed
 615           to the PMIC on board.
 616
 617 config ESM_PMIC
 618         bool "Enable PMIC ESM driver"
 619         depends on DM_PMIC
 620         help
 621           Support ESM (Error Signal Monitor) on PMIC devices. ESM is used
 622           typically to reboot the board in error condition.
 623
 624 config FSL_IFC
 625         bool
 626
 627 config SL28CPLD
 628         bool "Enable Kontron sl28cpld multi-function driver"
 629         depends on DM_I2C
 630         help
 631           Support for the Kontron sl28cpld management controller. This is
 632           the base driver which provides common access methods for the
 633           sub-drivers.
 634
 635 endmenu