Convert CONFIG_SYS_IMMR to Kconfig
[platform/kernel/u-boot.git] / drivers / i2c / fsl_i2c.c
1 // SPDX-License-Identifier: GPL-2.0
2 /*
3  * Copyright 2006,2009 Freescale Semiconductor, Inc.
4  *
5  * 2012, Heiko Schocher, DENX Software Engineering, hs@denx.de.
6  * Changes for multibus/multiadapter I2C support.
7  */
8
9 #include <common.h>
10 #include <command.h>
11 #include <i2c.h>                /* Functional interface */
12 #include <log.h>
13 #include <time.h>
14 #include <asm/global_data.h>
15 #include <asm/io.h>
16 #include <asm/fsl_i2c.h>        /* HW definitions */
17 #include <clk.h>
18 #include <dm.h>
19 #include <mapmem.h>
20 #include <linux/delay.h>
21
22 /* The maximum number of microseconds we will wait until another master has
23  * released the bus.  If not defined in the board header file, then use a
24  * generic value.
25  */
26 #ifndef CONFIG_I2C_MBB_TIMEOUT
27 #define CONFIG_I2C_MBB_TIMEOUT  100000
28 #endif
29
30 /* The maximum number of microseconds we will wait for a read or write
31  * operation to complete.  If not defined in the board header file, then use a
32  * generic value.
33  */
34 #ifndef CONFIG_I2C_TIMEOUT
35 #define CONFIG_I2C_TIMEOUT      100000
36 #endif
37
38 #define I2C_READ_BIT  1
39 #define I2C_WRITE_BIT 0
40
41 DECLARE_GLOBAL_DATA_PTR;
42
43 #ifdef CONFIG_M68K
44 #define CONFIG_SYS_IMMR         CONFIG_SYS_MBAR
45 #endif
46
47 #if !CONFIG_IS_ENABLED(DM_I2C)
48 static const struct fsl_i2c_base *i2c_base[4] = {
49         (struct fsl_i2c_base *)(CONFIG_SYS_IMMR + CONFIG_SYS_FSL_I2C_OFFSET),
50 #ifdef CONFIG_SYS_FSL_I2C2_OFFSET
51         (struct fsl_i2c_base *)(CONFIG_SYS_IMMR + CONFIG_SYS_FSL_I2C2_OFFSET),
52 #endif
53 #ifdef CONFIG_SYS_FSL_I2C3_OFFSET
54         (struct fsl_i2c_base *)(CONFIG_SYS_IMMR + CONFIG_SYS_FSL_I2C3_OFFSET),
55 #endif
56 #ifdef CONFIG_SYS_FSL_I2C4_OFFSET
57         (struct fsl_i2c_base *)(CONFIG_SYS_IMMR + CONFIG_SYS_FSL_I2C4_OFFSET)
58 #endif
59 };
60 #endif
61
62 /* I2C speed map for a DFSR value of 1 */
63
64 #ifdef __M68K__
65 /*
66  * Map I2C frequency dividers to FDR and DFSR values
67  *
68  * This structure is used to define the elements of a table that maps I2C
69  * frequency divider (I2C clock rate divided by I2C bus speed) to a value to be
70  * programmed into the Frequency Divider Ratio (FDR) and Digital Filter
71  * Sampling Rate (DFSR) registers.
72  *
73  * The actual table should be defined in the board file, and it must be called
74  * fsl_i2c_speed_map[].
75  *
76  * The last entry of the table must have a value of {-1, X}, where X is same
77  * FDR/DFSR values as the second-to-last entry.  This guarantees that any
78  * search through the array will always find a match.
79  *
80  * The values of the divider must be in increasing numerical order, i.e.
81  * fsl_i2c_speed_map[x+1].divider > fsl_i2c_speed_map[x].divider.
82  *
83  * For this table, the values are based on a value of 1 for the DFSR
84  * register.  See the application note AN2919 "Determining the I2C Frequency
85  * Divider Ratio for SCL"
86  *
87  * ColdFire I2C frequency dividers for FDR values are different from
88  * PowerPC. The protocol to use the I2C module is still the same.
89  * A different table is defined and are based on MCF5xxx user manual.
90  *
91  */
92 static const struct {
93         unsigned short divider;
94         u8 fdr;
95 } fsl_i2c_speed_map[] = {
96         {20, 32}, {22, 33}, {24, 34}, {26, 35},
97         {28, 0}, {28, 36}, {30, 1}, {32, 37},
98         {34, 2}, {36, 38}, {40, 3}, {40, 39},
99         {44, 4}, {48, 5}, {48, 40}, {56, 6},
100         {56, 41}, {64, 42}, {68, 7}, {72, 43},
101         {80, 8}, {80, 44}, {88, 9}, {96, 41},
102         {104, 10}, {112, 42}, {128, 11}, {128, 43},
103         {144, 12}, {160, 13}, {160, 48}, {192, 14},
104         {192, 49}, {224, 50}, {240, 15}, {256, 51},
105         {288, 16}, {320, 17}, {320, 52}, {384, 18},
106         {384, 53}, {448, 54}, {480, 19}, {512, 55},
107         {576, 20}, {640, 21}, {640, 56}, {768, 22},
108         {768, 57}, {960, 23}, {896, 58}, {1024, 59},
109         {1152, 24}, {1280, 25}, {1280, 60}, {1536, 26},
110         {1536, 61}, {1792, 62}, {1920, 27}, {2048, 63},
111         {2304, 28}, {2560, 29}, {3072, 30}, {3840, 31},
112         {-1, 31}
113 };
114 #endif
115
116 /**
117  * Set the I2C bus speed for a given I2C device
118  *
119  * @param base: the I2C device registers
120  * @i2c_clk: I2C bus clock frequency
121  * @speed: the desired speed of the bus
122  *
123  * The I2C device must be stopped before calling this function.
124  *
125  * The return value is the actual bus speed that is set.
126  */
127 static uint set_i2c_bus_speed(const struct fsl_i2c_base *base,
128                               uint i2c_clk, uint speed)
129 {
130         ushort divider = min(i2c_clk / speed, (uint)USHRT_MAX);
131
132         /*
133          * We want to choose an FDR/DFSR that generates an I2C bus speed that
134          * is equal to or lower than the requested speed.  That means that we
135          * want the first divider that is equal to or greater than the
136          * calculated divider.
137          */
138 #ifdef __PPC__
139         u8 dfsr, fdr = 0x31; /* Default if no FDR found */
140         /* a, b and dfsr matches identifiers A,B and C respectively in AN2919 */
141         ushort a, b, ga, gb;
142         ulong c_div, est_div;
143
144 #ifdef CONFIG_FSL_I2C_CUSTOM_DFSR
145         dfsr = CONFIG_FSL_I2C_CUSTOM_DFSR;
146 #else
147         /* Condition 1: dfsr <= 50/T */
148         dfsr = (5 * (i2c_clk / 1000)) / 100000;
149 #endif
150 #ifdef CONFIG_FSL_I2C_CUSTOM_FDR
151         fdr = CONFIG_FSL_I2C_CUSTOM_FDR;
152         speed = i2c_clk / divider; /* Fake something */
153 #else
154         debug("Requested speed:%d, i2c_clk:%d\n", speed, i2c_clk);
155         if (!dfsr)
156                 dfsr = 1;
157
158         est_div = ~0;
159         for (ga = 0x4, a = 10; a <= 30; ga++, a += 2) {
160                 for (gb = 0; gb < 8; gb++) {
161                         b = 16 << gb;
162                         c_div = b * (a + ((3 * dfsr) / b) * 2);
163                         if (c_div > divider && c_div < est_div) {
164                                 ushort bin_gb, bin_ga;
165
166                                 est_div = c_div;
167                                 bin_gb = gb << 2;
168                                 bin_ga = (ga & 0x3) | ((ga & 0x4) << 3);
169                                 fdr = bin_gb | bin_ga;
170                                 speed = i2c_clk / est_div;
171
172                                 debug("FDR: 0x%.2x, ", fdr);
173                                 debug("div: %ld, ", est_div);
174                                 debug("ga: 0x%x, gb: 0x%x, ", ga, gb);
175                                 debug("a: %d, b: %d, speed: %d\n", a, b, speed);
176
177                                 /* Condition 2 not accounted for */
178                                 debug("Tr <= %d ns\n",
179                                       (b - 3 * dfsr) * 1000000 /
180                                       (i2c_clk / 1000));
181                         }
182                 }
183                 if (a == 20)
184                         a += 2;
185                 if (a == 24)
186                         a += 4;
187         }
188         debug("divider: %d, est_div: %ld, DFSR: %d\n", divider, est_div, dfsr);
189         debug("FDR: 0x%.2x, speed: %d\n", fdr, speed);
190 #endif
191         writeb(dfsr, &base->dfsrr);     /* set default filter */
192         writeb(fdr, &base->fdr);        /* set bus speed */
193 #else
194         uint i;
195
196         for (i = 0; i < ARRAY_SIZE(fsl_i2c_speed_map); i++)
197                 if (fsl_i2c_speed_map[i].divider >= divider) {
198                         u8 fdr;
199
200                         fdr = fsl_i2c_speed_map[i].fdr;
201                         speed = i2c_clk / fsl_i2c_speed_map[i].divider;
202                         writeb(fdr, &base->fdr);        /* set bus speed */
203
204                         break;
205                 }
206 #endif
207         return speed;
208 }
209
210 #if !CONFIG_IS_ENABLED(DM_I2C)
211 static uint get_i2c_clock(int bus)
212 {
213         if (bus)
214                 return gd->arch.i2c2_clk;       /* I2C2 clock */
215         else
216                 return gd->arch.i2c1_clk;       /* I2C1 clock */
217 }
218 #endif
219
220 static int fsl_i2c_fixup(const struct fsl_i2c_base *base)
221 {
222         const unsigned long long timeout = usec2ticks(CONFIG_I2C_MBB_TIMEOUT);
223         unsigned long long timeval = 0;
224         int ret = -1;
225         uint flags = 0;
226
227 #ifdef CONFIG_SYS_FSL_ERRATUM_I2C_A004447
228         uint svr = get_svr();
229
230         if ((SVR_SOC_VER(svr) == SVR_8548 && IS_SVR_REV(svr, 3, 1)) ||
231             (SVR_REV(svr) <= CONFIG_SYS_FSL_A004447_SVR_REV))
232                 flags = I2C_CR_BIT6;
233 #endif
234
235         writeb(I2C_CR_MEN | I2C_CR_MSTA, &base->cr);
236
237         timeval = get_ticks();
238         while (!(readb(&base->sr) & I2C_SR_MBB)) {
239                 if ((get_ticks() - timeval) > timeout)
240                         goto err;
241         }
242
243         if (readb(&base->sr) & I2C_SR_MAL) {
244                 /* SDA is stuck low */
245                 writeb(0, &base->cr);
246                 udelay(100);
247                 writeb(I2C_CR_MSTA | flags, &base->cr);
248                 writeb(I2C_CR_MEN | I2C_CR_MSTA | flags, &base->cr);
249         }
250
251         readb(&base->dr);
252
253         timeval = get_ticks();
254         while (!(readb(&base->sr) & I2C_SR_MIF)) {
255                 if ((get_ticks() - timeval) > timeout)
256                         goto err;
257         }
258         ret = 0;
259
260 err:
261         writeb(I2C_CR_MEN | flags, &base->cr);
262         writeb(0, &base->sr);
263         udelay(100);
264
265         return ret;
266 }
267
268 static void __i2c_init(const struct fsl_i2c_base *base, int speed, int
269                        slaveadd, int i2c_clk, int busnum)
270 {
271         const unsigned long long timeout = usec2ticks(CONFIG_I2C_MBB_TIMEOUT);
272         unsigned long long timeval;
273
274 #ifdef CONFIG_SYS_I2C_INIT_BOARD
275         /* Call board specific i2c bus reset routine before accessing the
276          * environment, which might be in a chip on that bus. For details
277          * about this problem see doc/I2C_Edge_Conditions.
278          */
279         i2c_init_board();
280 #endif
281         writeb(0, &base->cr);           /* stop I2C controller */
282         udelay(5);                      /* let it shutdown in peace */
283         set_i2c_bus_speed(base, i2c_clk, speed);
284         writeb(slaveadd << 1, &base->adr);/* write slave address */
285         writeb(0x0, &base->sr);         /* clear status register */
286         writeb(I2C_CR_MEN, &base->cr);  /* start I2C controller */
287
288         timeval = get_ticks();
289         while (readb(&base->sr) & I2C_SR_MBB) {
290                 if ((get_ticks() - timeval) < timeout)
291                         continue;
292
293                 if (fsl_i2c_fixup(base))
294                         debug("i2c_init: BUS#%d failed to init\n",
295                               busnum);
296
297                 break;
298         }
299 }
300
301 static int i2c_wait4bus(const struct fsl_i2c_base *base)
302 {
303         unsigned long long timeval = get_ticks();
304         const unsigned long long timeout = usec2ticks(CONFIG_I2C_MBB_TIMEOUT);
305
306         while (readb(&base->sr) & I2C_SR_MBB) {
307                 if ((get_ticks() - timeval) > timeout)
308                         return -1;
309         }
310
311         return 0;
312 }
313
314 static int i2c_wait(const struct fsl_i2c_base *base, int write)
315 {
316         u32 csr;
317         unsigned long long timeval = get_ticks();
318         const unsigned long long timeout = usec2ticks(CONFIG_I2C_TIMEOUT);
319
320         do {
321                 csr = readb(&base->sr);
322                 if (!(csr & I2C_SR_MIF))
323                         continue;
324                 /* Read again to allow register to stabilise */
325                 csr = readb(&base->sr);
326
327                 writeb(0x0, &base->sr);
328
329                 if (csr & I2C_SR_MAL) {
330                         debug("%s: MAL\n", __func__);
331                         return -1;
332                 }
333
334                 if (!(csr & I2C_SR_MCF))        {
335                         debug("%s: unfinished\n", __func__);
336                         return -1;
337                 }
338
339                 if (write == I2C_WRITE_BIT && (csr & I2C_SR_RXAK)) {
340                         debug("%s: No RXACK\n", __func__);
341                         return -1;
342                 }
343
344                 return 0;
345         } while ((get_ticks() - timeval) < timeout);
346
347         debug("%s: timed out\n", __func__);
348         return -1;
349 }
350
351 static int i2c_write_addr(const struct fsl_i2c_base *base, u8 dev,
352                           u8 dir, int rsta)
353 {
354         writeb(I2C_CR_MEN | I2C_CR_MSTA | I2C_CR_MTX
355                | (rsta ? I2C_CR_RSTA : 0),
356                &base->cr);
357
358         writeb((dev << 1) | dir, &base->dr);
359
360         if (i2c_wait(base, I2C_WRITE_BIT) < 0)
361                 return 0;
362
363         return 1;
364 }
365
366 static int __i2c_write_data(const struct fsl_i2c_base *base, u8 *data,
367                             int length)
368 {
369         int i;
370
371         for (i = 0; i < length; i++) {
372                 writeb(data[i], &base->dr);
373
374                 if (i2c_wait(base, I2C_WRITE_BIT) < 0)
375                         break;
376         }
377
378         return i;
379 }
380
381 static int __i2c_read_data(const struct fsl_i2c_base *base, u8 *data,
382                            int length)
383 {
384         int i;
385
386         writeb(I2C_CR_MEN | I2C_CR_MSTA | ((length == 1) ? I2C_CR_TXAK : 0),
387                &base->cr);
388
389         /* dummy read */
390         readb(&base->dr);
391
392         for (i = 0; i < length; i++) {
393                 if (i2c_wait(base, I2C_READ_BIT) < 0)
394                         break;
395
396                 /* Generate ack on last next to last byte */
397                 if (i == length - 2)
398                         writeb(I2C_CR_MEN | I2C_CR_MSTA | I2C_CR_TXAK,
399                                &base->cr);
400
401                 /* Do not generate stop on last byte */
402                 if (i == length - 1)
403                         writeb(I2C_CR_MEN | I2C_CR_MSTA | I2C_CR_MTX,
404                                &base->cr);
405
406                 data[i] = readb(&base->dr);
407         }
408
409         return i;
410 }
411
412 static int __i2c_read(const struct fsl_i2c_base *base, u8 chip_addr, u8 *offset,
413                       int olen, u8 *data, int dlen)
414 {
415         int ret = -1; /* signal error */
416
417         if (i2c_wait4bus(base) < 0)
418                 return -1;
419
420         /* Some drivers use offset lengths in excess of 4 bytes. These drivers
421          * adhere to the following convention:
422          * - the offset length is passed as negative (that is, the absolute
423          *   value of olen is the actual offset length)
424          * - the offset itself is passed in data, which is overwritten by the
425          *   subsequent read operation
426          */
427         if (olen < 0) {
428                 if (i2c_write_addr(base, chip_addr, I2C_WRITE_BIT, 0) != 0)
429                         ret = __i2c_write_data(base, data, -olen);
430
431                 if (ret != -olen)
432                         return -1;
433
434                 if (dlen && i2c_write_addr(base, chip_addr,
435                                            I2C_READ_BIT, 1) != 0)
436                         ret = __i2c_read_data(base, data, dlen);
437         } else {
438                 if ((!dlen || olen > 0) &&
439                     i2c_write_addr(base, chip_addr, I2C_WRITE_BIT, 0) != 0  &&
440                     __i2c_write_data(base, offset, olen) == olen)
441                         ret = 0; /* No error so far */
442
443                 if (dlen && i2c_write_addr(base, chip_addr, I2C_READ_BIT,
444                                            olen ? 1 : 0) != 0)
445                         ret = __i2c_read_data(base, data, dlen);
446         }
447
448         writeb(I2C_CR_MEN, &base->cr);
449
450         if (i2c_wait4bus(base)) /* Wait until STOP */
451                 debug("i2c_read: wait4bus timed out\n");
452
453         if (ret == dlen)
454                 return 0;
455
456         return -1;
457 }
458
459 static int __i2c_write(const struct fsl_i2c_base *base, u8 chip_addr,
460                        u8 *offset, int olen, u8 *data, int dlen)
461 {
462         int ret = -1; /* signal error */
463
464         if (i2c_wait4bus(base) < 0)
465                 return -1;
466
467         if (i2c_write_addr(base, chip_addr, I2C_WRITE_BIT, 0) != 0 &&
468             __i2c_write_data(base, offset, olen) == olen) {
469                 ret = __i2c_write_data(base, data, dlen);
470         }
471
472         writeb(I2C_CR_MEN, &base->cr);
473         if (i2c_wait4bus(base)) /* Wait until STOP */
474                 debug("i2c_write: wait4bus timed out\n");
475
476         if (ret == dlen)
477                 return 0;
478
479         return -1;
480 }
481
482 static int __i2c_probe_chip(const struct fsl_i2c_base *base, uchar chip)
483 {
484         /* For unknown reason the controller will ACK when
485          * probing for a slave with the same address, so skip
486          * it.
487          */
488         if (chip == (readb(&base->adr) >> 1))
489                 return -1;
490
491         return __i2c_read(base, chip, 0, 0, NULL, 0);
492 }
493
494 static uint __i2c_set_bus_speed(const struct fsl_i2c_base *base,
495                                 uint speed, int i2c_clk)
496 {
497         writeb(0, &base->cr);           /* stop controller */
498         set_i2c_bus_speed(base, i2c_clk, speed);
499         writeb(I2C_CR_MEN, &base->cr);  /* start controller */
500
501         return 0;
502 }
503
504 #if !CONFIG_IS_ENABLED(DM_I2C)
505 static void fsl_i2c_init(struct i2c_adapter *adap, int speed, int slaveadd)
506 {
507         __i2c_init(i2c_base[adap->hwadapnr], speed, slaveadd,
508                    get_i2c_clock(adap->hwadapnr), adap->hwadapnr);
509 }
510
511 static int fsl_i2c_probe_chip(struct i2c_adapter *adap, uchar chip)
512 {
513         return __i2c_probe_chip(i2c_base[adap->hwadapnr], chip);
514 }
515
516 static int fsl_i2c_read(struct i2c_adapter *adap, u8 chip_addr, uint offset,
517                         int olen, u8 *data, int dlen)
518 {
519         u8 *o = (u8 *)&offset;
520
521         return __i2c_read(i2c_base[adap->hwadapnr], chip_addr, &o[4 - olen],
522                           olen, data, dlen);
523 }
524
525 static int fsl_i2c_write(struct i2c_adapter *adap, u8 chip_addr, uint offset,
526                          int olen, u8 *data, int dlen)
527 {
528         u8 *o = (u8 *)&offset;
529
530         return __i2c_write(i2c_base[adap->hwadapnr], chip_addr, &o[4 - olen],
531                            olen, data, dlen);
532 }
533
534 static uint fsl_i2c_set_bus_speed(struct i2c_adapter *adap, uint speed)
535 {
536         return __i2c_set_bus_speed(i2c_base[adap->hwadapnr], speed,
537                                    get_i2c_clock(adap->hwadapnr));
538 }
539
540 /*
541  * Register fsl i2c adapters
542  */
543 U_BOOT_I2C_ADAP_COMPLETE(fsl_0, fsl_i2c_init, fsl_i2c_probe_chip, fsl_i2c_read,
544                          fsl_i2c_write, fsl_i2c_set_bus_speed,
545                          CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE,
546                          0)
547 #ifdef CONFIG_SYS_FSL_I2C2_OFFSET
548 U_BOOT_I2C_ADAP_COMPLETE(fsl_1, fsl_i2c_init, fsl_i2c_probe_chip, fsl_i2c_read,
549                          fsl_i2c_write, fsl_i2c_set_bus_speed,
550                          CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE,
551                          1)
552 #endif
553 #ifdef CONFIG_SYS_FSL_I2C3_OFFSET
554 U_BOOT_I2C_ADAP_COMPLETE(fsl_2, fsl_i2c_init, fsl_i2c_probe_chip, fsl_i2c_read,
555                          fsl_i2c_write, fsl_i2c_set_bus_speed,
556                          CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE,
557                          2)
558 #endif
559 #ifdef CONFIG_SYS_FSL_I2C4_OFFSET
560 U_BOOT_I2C_ADAP_COMPLETE(fsl_3, fsl_i2c_init, fsl_i2c_probe_chip, fsl_i2c_read,
561                          fsl_i2c_write, fsl_i2c_set_bus_speed,
562                          CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE,
563                          3)
564 #endif
565 #else /* CONFIG_DM_I2C */
566 static int fsl_i2c_probe_chip(struct udevice *bus, u32 chip_addr,
567                               u32 chip_flags)
568 {
569         struct fsl_i2c_dev *dev = dev_get_priv(bus);
570
571         return __i2c_probe_chip(dev->base, chip_addr);
572 }
573
574 static int fsl_i2c_set_bus_speed(struct udevice *bus, uint speed)
575 {
576         struct fsl_i2c_dev *dev = dev_get_priv(bus);
577
578         return __i2c_set_bus_speed(dev->base, speed, dev->i2c_clk);
579 }
580
581 static int fsl_i2c_of_to_plat(struct udevice *bus)
582 {
583         struct fsl_i2c_dev *dev = dev_get_priv(bus);
584         struct clk clock;
585
586         dev->base = map_sysmem(dev_read_addr(bus), sizeof(struct fsl_i2c_base));
587
588         if (!dev->base)
589                 return -ENOMEM;
590
591         dev->index = dev_read_u32_default(bus, "cell-index", -1);
592         dev->slaveadd = dev_read_u32_default(bus, "u-boot,i2c-slave-addr",
593                                              0x7f);
594         dev->speed = dev_read_u32_default(bus, "clock-frequency",
595                                           I2C_SPEED_FAST_RATE);
596
597         if (!clk_get_by_index(bus, 0, &clock))
598                 dev->i2c_clk = clk_get_rate(&clock);
599         else
600                 dev->i2c_clk = dev->index ? gd->arch.i2c2_clk :
601                                             gd->arch.i2c1_clk;
602
603         return 0;
604 }
605
606 static int fsl_i2c_probe(struct udevice *bus)
607 {
608         struct fsl_i2c_dev *dev = dev_get_priv(bus);
609
610         __i2c_init(dev->base, dev->speed, dev->slaveadd, dev->i2c_clk,
611                    dev->index);
612         return 0;
613 }
614
615 static int fsl_i2c_xfer(struct udevice *bus, struct i2c_msg *msg, int nmsgs)
616 {
617         struct fsl_i2c_dev *dev = dev_get_priv(bus);
618         struct i2c_msg *dmsg, *omsg, dummy;
619
620         memset(&dummy, 0, sizeof(struct i2c_msg));
621
622         /* We expect either two messages (one with an offset and one with the
623          * actual data) or one message (just data)
624          */
625         if (nmsgs > 2 || nmsgs == 0) {
626                 debug("%s: Only one or two messages are supported.", __func__);
627                 return -1;
628         }
629
630         omsg = nmsgs == 1 ? &dummy : msg;
631         dmsg = nmsgs == 1 ? msg : msg + 1;
632
633         if (dmsg->flags & I2C_M_RD)
634                 return __i2c_read(dev->base, dmsg->addr, omsg->buf, omsg->len,
635                                   dmsg->buf, dmsg->len);
636         else
637                 return __i2c_write(dev->base, dmsg->addr, omsg->buf, omsg->len,
638                                    dmsg->buf, dmsg->len);
639 }
640
641 static const struct dm_i2c_ops fsl_i2c_ops = {
642         .xfer           = fsl_i2c_xfer,
643         .probe_chip     = fsl_i2c_probe_chip,
644         .set_bus_speed  = fsl_i2c_set_bus_speed,
645 };
646
647 static const struct udevice_id fsl_i2c_ids[] = {
648         { .compatible = "fsl-i2c", },
649         { /* sentinel */ }
650 };
651
652 U_BOOT_DRIVER(i2c_fsl) = {
653         .name = "i2c_fsl",
654         .id = UCLASS_I2C,
655         .of_match = fsl_i2c_ids,
656         .probe = fsl_i2c_probe,
657         .of_to_plat = fsl_i2c_of_to_plat,
658         .priv_auto      = sizeof(struct fsl_i2c_dev),
659         .ops = &fsl_i2c_ops,
660 };
661
662 #endif /* CONFIG_DM_I2C */