drivers/gpu/drm/vc4/vc4_vec.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * Copyright (C) 2016 Broadcom
   4  */
   5
   6 /**
   7  * DOC: VC4 SDTV module
   8  *
   9  * The VEC encoder generates PAL or NTSC composite video output.
  10  *
  11  * TV mode selection is done by an atomic property on the encoder,
  12  * because a drm_mode_modeinfo is insufficient to distinguish between
  13  * PAL and PAL-M or NTSC and NTSC-J.
  14  */
  15
  16 #include <drm/drm_atomic_helper.h>
  17 #include <drm/drm_drv.h>
  18 #include <drm/drm_edid.h>
  19 #include <drm/drm_panel.h>
  20 #include <drm/drm_probe_helper.h>
  21 #include <drm/drm_simple_kms_helper.h>
  22 #include <linux/clk.h>
  23 #include <linux/component.h>
  24 #include <linux/of.h>
  25 #include <linux/platform_device.h>
  26 #include <linux/pm_runtime.h>
  27
  28 #include "vc4_drv.h"
  29 #include "vc4_regs.h"
  30
  31 /* WSE Registers */
  32 #define VEC_WSE_RESET                   0xc0
  33
  34 #define VEC_WSE_CONTROL                 0xc4
  35 #define VEC_WSE_WSS_ENABLE              BIT(7)
  36
  37 #define VEC_WSE_WSS_DATA                0xc8
  38 #define VEC_WSE_VPS_DATA1               0xcc
  39 #define VEC_WSE_VPS_CONTROL             0xd0
  40
  41 /* VEC Registers */
  42 #define VEC_REVID                       0x100
  43
  44 #define VEC_CONFIG0                     0x104
  45 #define VEC_CONFIG0_YDEL_MASK           GENMASK(28, 26)
  46 #define VEC_CONFIG0_YDEL(x)             ((x) << 26)
  47 #define VEC_CONFIG0_CDEL_MASK           GENMASK(25, 24)
  48 #define VEC_CONFIG0_CDEL(x)             ((x) << 24)
  49 #define VEC_CONFIG0_SECAM_STD           BIT(21)
  50 #define VEC_CONFIG0_PBPR_FIL            BIT(18)
  51 #define VEC_CONFIG0_CHROMA_GAIN_MASK    GENMASK(17, 16)
  52 #define VEC_CONFIG0_CHROMA_GAIN_UNITY   (0 << 16)
  53 #define VEC_CONFIG0_CHROMA_GAIN_1_32    (1 << 16)
  54 #define VEC_CONFIG0_CHROMA_GAIN_1_16    (2 << 16)
  55 #define VEC_CONFIG0_CHROMA_GAIN_1_8     (3 << 16)
  56 #define VEC_CONFIG0_CBURST_GAIN_MASK    GENMASK(14, 13)
  57 #define VEC_CONFIG0_CBURST_GAIN_UNITY   (0 << 13)
  58 #define VEC_CONFIG0_CBURST_GAIN_1_128   (1 << 13)
  59 #define VEC_CONFIG0_CBURST_GAIN_1_64    (2 << 13)
  60 #define VEC_CONFIG0_CBURST_GAIN_1_32    (3 << 13)
  61 #define VEC_CONFIG0_CHRBW1              BIT(11)
  62 #define VEC_CONFIG0_CHRBW0              BIT(10)
  63 #define VEC_CONFIG0_SYNCDIS             BIT(9)
  64 #define VEC_CONFIG0_BURDIS              BIT(8)
  65 #define VEC_CONFIG0_CHRDIS              BIT(7)
  66 #define VEC_CONFIG0_PDEN                BIT(6)
  67 #define VEC_CONFIG0_YCDELAY             BIT(4)
  68 #define VEC_CONFIG0_RAMPEN              BIT(2)
  69 #define VEC_CONFIG0_YCDIS               BIT(2)
  70 #define VEC_CONFIG0_STD_MASK            (VEC_CONFIG0_SECAM_STD | GENMASK(1, 0))
  71 #define VEC_CONFIG0_NTSC_STD            0
  72 #define VEC_CONFIG0_PAL_BDGHI_STD       1
  73 #define VEC_CONFIG0_PAL_M_STD           2
  74 #define VEC_CONFIG0_PAL_N_STD           3
  75
  76 #define VEC_SCHPH                       0x108
  77 #define VEC_SOFT_RESET                  0x10c
  78 #define VEC_CLMP0_START                 0x144
  79 #define VEC_CLMP0_END                   0x148
  80
  81 /*
  82  * These set the color subcarrier frequency
  83  * if VEC_CONFIG1_CUSTOM_FREQ is enabled.
  84  *
  85  * VEC_FREQ1_0 contains the most significant 16-bit half-word,
  86  * VEC_FREQ3_2 contains the least significant 16-bit half-word.
  87  * 0x80000000 seems to be equivalent to the pixel clock
  88  * (which itself is the VEC clock divided by 8).
  89  *
  90  * Reference values (with the default pixel clock of 13.5 MHz):
  91  *
  92  * NTSC  (3579545.[45] Hz)     - 0x21F07C1F
  93  * PAL   (4433618.75 Hz)       - 0x2A098ACB
  94  * PAL-M (3575611.[888111] Hz) - 0x21E6EFE3
  95  * PAL-N (3582056.25 Hz)       - 0x21F69446
  96  *
  97  * NOTE: For SECAM, it is used as the Dr center frequency,
  98  * regardless of whether VEC_CONFIG1_CUSTOM_FREQ is enabled or not;
  99  * that is specified as 4406250 Hz, which corresponds to 0x29C71C72.
 100  */
 101 #define VEC_FREQ3_2                     0x180
 102 #define VEC_FREQ1_0                     0x184
 103
 104 #define VEC_CONFIG1                     0x188
 105 #define VEC_CONFIG_VEC_RESYNC_OFF       BIT(18)
 106 #define VEC_CONFIG_RGB219               BIT(17)
 107 #define VEC_CONFIG_CBAR_EN              BIT(16)
 108 #define VEC_CONFIG_TC_OBB               BIT(15)
 109 #define VEC_CONFIG1_OUTPUT_MODE_MASK    GENMASK(12, 10)
 110 #define VEC_CONFIG1_C_Y_CVBS            (0 << 10)
 111 #define VEC_CONFIG1_CVBS_Y_C            (1 << 10)
 112 #define VEC_CONFIG1_PR_Y_PB             (2 << 10)
 113 #define VEC_CONFIG1_RGB                 (4 << 10)
 114 #define VEC_CONFIG1_Y_C_CVBS            (5 << 10)
 115 #define VEC_CONFIG1_C_CVBS_Y            (6 << 10)
 116 #define VEC_CONFIG1_C_CVBS_CVBS         (7 << 10)
 117 #define VEC_CONFIG1_DIS_CHR             BIT(9)
 118 #define VEC_CONFIG1_DIS_LUMA            BIT(8)
 119 #define VEC_CONFIG1_YCBCR_IN            BIT(6)
 120 #define VEC_CONFIG1_DITHER_TYPE_LFSR    0
 121 #define VEC_CONFIG1_DITHER_TYPE_COUNTER BIT(5)
 122 #define VEC_CONFIG1_DITHER_EN           BIT(4)
 123 #define VEC_CONFIG1_CYDELAY             BIT(3)
 124 #define VEC_CONFIG1_LUMADIS             BIT(2)
 125 #define VEC_CONFIG1_COMPDIS             BIT(1)
 126 #define VEC_CONFIG1_CUSTOM_FREQ         BIT(0)
 127
 128 #define VEC_CONFIG2                     0x18c
 129 #define VEC_CONFIG2_PROG_SCAN           BIT(15)
 130 #define VEC_CONFIG2_SYNC_ADJ_MASK       GENMASK(14, 12)
 131 #define VEC_CONFIG2_SYNC_ADJ(x)         (((x) / 2) << 12)
 132 #define VEC_CONFIG2_PBPR_EN             BIT(10)
 133 #define VEC_CONFIG2_UV_DIG_DIS          BIT(6)
 134 #define VEC_CONFIG2_RGB_DIG_DIS         BIT(5)
 135 #define VEC_CONFIG2_TMUX_MASK           GENMASK(3, 2)
 136 #define VEC_CONFIG2_TMUX_DRIVE0         (0 << 2)
 137 #define VEC_CONFIG2_TMUX_RG_COMP        (1 << 2)
 138 #define VEC_CONFIG2_TMUX_UV_YC          (2 << 2)
 139 #define VEC_CONFIG2_TMUX_SYNC_YC        (3 << 2)
 140
 141 #define VEC_INTERRUPT_CONTROL           0x190
 142 #define VEC_INTERRUPT_STATUS            0x194
 143
 144 /*
 145  * Db center frequency for SECAM; the clock for this is the same as for
 146  * VEC_FREQ3_2/VEC_FREQ1_0, which is used for Dr center frequency.
 147  *
 148  * This is specified as 4250000 Hz, which corresponds to 0x284BDA13.
 149  * That is also the default value, so no need to set it explicitly.
 150  */
 151 #define VEC_FCW_SECAM_B                 0x198
 152 #define VEC_SECAM_GAIN_VAL              0x19c
 153
 154 #define VEC_CONFIG3                     0x1a0
 155 #define VEC_CONFIG3_HORIZ_LEN_STD       (0 << 0)
 156 #define VEC_CONFIG3_HORIZ_LEN_MPEG1_SIF (1 << 0)
 157 #define VEC_CONFIG3_SHAPE_NON_LINEAR    BIT(1)
 158
 159 #define VEC_STATUS0                     0x200
 160 #define VEC_MASK0                       0x204
 161
 162 #define VEC_CFG                         0x208
 163 #define VEC_CFG_SG_MODE_MASK            GENMASK(6, 5)
 164 #define VEC_CFG_SG_MODE(x)              ((x) << 5)
 165 #define VEC_CFG_SG_EN                   BIT(4)
 166 #define VEC_CFG_VEC_EN                  BIT(3)
 167 #define VEC_CFG_MB_EN                   BIT(2)
 168 #define VEC_CFG_ENABLE                  BIT(1)
 169 #define VEC_CFG_TB_EN                   BIT(0)
 170
 171 #define VEC_DAC_TEST                    0x20c
 172
 173 #define VEC_DAC_CONFIG                  0x210
 174 #define VEC_DAC_CONFIG_LDO_BIAS_CTRL(x) ((x) << 24)
 175 #define VEC_DAC_CONFIG_DRIVER_CTRL(x)   ((x) << 16)
 176 #define VEC_DAC_CONFIG_DAC_CTRL(x)      (x)
 177
 178 #define VEC_DAC_MISC                    0x214
 179 #define VEC_DAC_MISC_VCD_CTRL_MASK      GENMASK(31, 16)
 180 #define VEC_DAC_MISC_VCD_CTRL(x)        ((x) << 16)
 181 #define VEC_DAC_MISC_VID_ACT            BIT(8)
 182 #define VEC_DAC_MISC_VCD_PWRDN          BIT(6)
 183 #define VEC_DAC_MISC_BIAS_PWRDN         BIT(5)
 184 #define VEC_DAC_MISC_DAC_PWRDN          BIT(2)
 185 #define VEC_DAC_MISC_LDO_PWRDN          BIT(1)
 186 #define VEC_DAC_MISC_DAC_RST_N          BIT(0)
 187
 188
 189 static char *vc4_vec_tv_norm;
 190
 191 struct vc4_vec_variant {
 192         u32 dac_config;
 193 };
 194
 195 /* General VEC hardware state. */
 196 struct vc4_vec {
 197         struct vc4_encoder encoder;
 198         struct drm_connector connector;
 199
 200         struct platform_device *pdev;
 201         const struct vc4_vec_variant *variant;
 202
 203         void __iomem *regs;
 204
 205         struct clk *clock;
 206
 207         struct drm_property *legacy_tv_mode_property;
 208
 209         struct debugfs_regset32 regset;
 210 };
 211
 212 #define VEC_READ(offset)                                                                \
 213         ({                                                                              \
 214                 kunit_fail_current_test("Accessing a register in a unit test!\n");      \
 215                 readl(vec->regs + (offset));                                            \
 216         })
 217
 218 #define VEC_WRITE(offset, val)                                                          \
 219         do {                                                                            \
 220                 kunit_fail_current_test("Accessing a register in a unit test!\n");      \
 221                 writel(val, vec->regs + (offset));                                      \
 222         } while (0)
 223
 224 #define encoder_to_vc4_vec(_encoder)                                    \
 225         container_of_const(_encoder, struct vc4_vec, encoder.base)
 226
 227 #define connector_to_vc4_vec(_connector)                                \
 228         container_of_const(_connector, struct vc4_vec, connector)
 229
 230 enum vc4_vec_tv_mode_id {
 231         VC4_VEC_TV_MODE_NTSC,
 232         VC4_VEC_TV_MODE_NTSC_J,
 233         VC4_VEC_TV_MODE_PAL,
 234         VC4_VEC_TV_MODE_PAL_M,
 235         VC4_VEC_TV_MODE_NTSC_443,
 236         VC4_VEC_TV_MODE_PAL_60,
 237         VC4_VEC_TV_MODE_PAL_N,
 238         VC4_VEC_TV_MODE_SECAM,
 239 };
 240
 241 struct vc4_vec_tv_mode {
 242         unsigned int mode;
 243         u16 expected_htotal;
 244         u32 config0;
 245         u32 config1;
 246         u32 custom_freq;
 247 };
 248
 249 static const struct debugfs_reg32 vec_regs[] = {
 250         VC4_REG32(VEC_WSE_CONTROL),
 251         VC4_REG32(VEC_WSE_WSS_DATA),
 252         VC4_REG32(VEC_WSE_VPS_DATA1),
 253         VC4_REG32(VEC_WSE_VPS_CONTROL),
 254         VC4_REG32(VEC_REVID),
 255         VC4_REG32(VEC_CONFIG0),
 256         VC4_REG32(VEC_SCHPH),
 257         VC4_REG32(VEC_CLMP0_START),
 258         VC4_REG32(VEC_CLMP0_END),
 259         VC4_REG32(VEC_FREQ3_2),
 260         VC4_REG32(VEC_FREQ1_0),
 261         VC4_REG32(VEC_CONFIG1),
 262         VC4_REG32(VEC_CONFIG2),
 263         VC4_REG32(VEC_INTERRUPT_CONTROL),
 264         VC4_REG32(VEC_INTERRUPT_STATUS),
 265         VC4_REG32(VEC_FCW_SECAM_B),
 266         VC4_REG32(VEC_SECAM_GAIN_VAL),
 267         VC4_REG32(VEC_CONFIG3),
 268         VC4_REG32(VEC_STATUS0),
 269         VC4_REG32(VEC_MASK0),
 270         VC4_REG32(VEC_CFG),
 271         VC4_REG32(VEC_DAC_TEST),
 272         VC4_REG32(VEC_DAC_CONFIG),
 273         VC4_REG32(VEC_DAC_MISC),
 274 };
 275
 276 static const struct drm_display_mode drm_mode_240p = {
 277         DRM_MODE("720x240", DRM_MODE_TYPE_DRIVER, 13500,
 278                  720, 720 + 14, 720 + 14 + 64, 720 + 14 + 64 + 60, 0,
 279                  240, 240 + 3, 240 + 3 + 3, 262, 0, 0)
 280 };
 281
 282 static const struct drm_display_mode drm_mode_288p = {
 283         DRM_MODE("720x288", DRM_MODE_TYPE_DRIVER, 13500,
 284                  720, 720 + 20, 720 + 20 + 64, 720 + 20 + 64 + 60, 0,
 285                  288, 288 + 2, 288 + 2 + 3, 312, 0, 0)
 286 };
 287
 288 static const struct vc4_vec_tv_mode vc4_vec_tv_modes[] = {
 289         {
 290                 .mode = DRM_MODE_TV_MODE_NTSC,
 291                 .expected_htotal = 858,
 292                 .config0 = VEC_CONFIG0_NTSC_STD | VEC_CONFIG0_PDEN,
 293                 .config1 = VEC_CONFIG1_C_CVBS_CVBS,
 294         },
 295         {
 296                 .mode = DRM_MODE_TV_MODE_NTSC_443,
 297                 .expected_htotal = 858,
 298                 .config0 = VEC_CONFIG0_NTSC_STD,
 299                 .config1 = VEC_CONFIG1_C_CVBS_CVBS | VEC_CONFIG1_CUSTOM_FREQ,
 300                 .custom_freq = 0x2a098acb,
 301         },
 302         {
 303                 .mode = DRM_MODE_TV_MODE_NTSC_J,
 304                 .expected_htotal = 858,
 305                 .config0 = VEC_CONFIG0_NTSC_STD,
 306                 .config1 = VEC_CONFIG1_C_CVBS_CVBS,
 307         },
 308         {
 309                 .mode = DRM_MODE_TV_MODE_PAL,
 310                 .expected_htotal = 864,
 311                 .config0 = VEC_CONFIG0_PAL_BDGHI_STD,
 312                 .config1 = VEC_CONFIG1_C_CVBS_CVBS,
 313         },
 314         {
 315                 /* PAL-60 */
 316                 .mode = DRM_MODE_TV_MODE_PAL,
 317                 .expected_htotal = 858,
 318                 .config0 = VEC_CONFIG0_PAL_M_STD,
 319                 .config1 = VEC_CONFIG1_C_CVBS_CVBS | VEC_CONFIG1_CUSTOM_FREQ,
 320                 .custom_freq = 0x2a098acb,
 321         },
 322         {
 323                 .mode = DRM_MODE_TV_MODE_PAL_M,
 324                 .expected_htotal = 858,
 325                 .config0 = VEC_CONFIG0_PAL_M_STD,
 326                 .config1 = VEC_CONFIG1_C_CVBS_CVBS,
 327         },
 328         {
 329                 .mode = DRM_MODE_TV_MODE_PAL_N,
 330                 .expected_htotal = 864,
 331                 .config0 = VEC_CONFIG0_PAL_N_STD,
 332                 .config1 = VEC_CONFIG1_C_CVBS_CVBS,
 333         },
 334         {
 335                 .mode = DRM_MODE_TV_MODE_SECAM,
 336                 .expected_htotal = 864,
 337                 .config0 = VEC_CONFIG0_SECAM_STD,
 338                 .config1 = VEC_CONFIG1_C_CVBS_CVBS,
 339                 .custom_freq = 0x29c71c72,
 340         },
 341 };
 342
 343 static inline const struct vc4_vec_tv_mode *
 344 vc4_vec_tv_mode_lookup(unsigned int mode, u16 htotal)
 345 {
 346         unsigned int i;
 347
 348         for (i = 0; i < ARRAY_SIZE(vc4_vec_tv_modes); i++) {
 349                 const struct vc4_vec_tv_mode *tv_mode = &vc4_vec_tv_modes[i];
 350
 351                 if (tv_mode->mode == mode &&
 352                     tv_mode->expected_htotal == htotal)
 353                         return tv_mode;
 354         }
 355
 356         return NULL;
 357 }
 358
 359 static const struct drm_prop_enum_list legacy_tv_mode_names[] = {
 360         { VC4_VEC_TV_MODE_NTSC, "NTSC", },
 361         { VC4_VEC_TV_MODE_NTSC_443, "NTSC-443", },
 362         { VC4_VEC_TV_MODE_NTSC_J, "NTSC-J", },
 363         { VC4_VEC_TV_MODE_PAL, "PAL", },
 364         { VC4_VEC_TV_MODE_PAL_60, "PAL-60", },
 365         { VC4_VEC_TV_MODE_PAL_M, "PAL-M", },
 366         { VC4_VEC_TV_MODE_PAL_N, "PAL-N", },
 367         { VC4_VEC_TV_MODE_SECAM, "SECAM", },
 368 };
 369
 370 enum drm_connector_tv_mode
 371 vc4_vec_get_default_mode(struct drm_connector *connector)
 372 {
 373         if (vc4_vec_tv_norm) {
 374                 int ret;
 375
 376                 ret = drm_get_tv_mode_from_name(vc4_vec_tv_norm, strlen(vc4_vec_tv_norm));
 377                 if (ret >= 0)
 378                         return ret;
 379         } else if (connector->cmdline_mode.specified &&
 380                    ((connector->cmdline_mode.refresh_specified &&
 381                      (connector->cmdline_mode.refresh == 25 ||
 382                       connector->cmdline_mode.refresh == 50)) ||
 383                     (!connector->cmdline_mode.refresh_specified &&
 384                      (connector->cmdline_mode.yres == 288 ||
 385                       connector->cmdline_mode.yres == 576)))) {
 386                 /*
 387                  * no explicitly specified TV norm; use PAL if a mode that
 388                  * looks like PAL has been specified on the command line
 389                  */
 390                 return DRM_MODE_TV_MODE_PAL;
 391         }
 392
 393         /* in all other cases, default to NTSC */
 394         return DRM_MODE_TV_MODE_NTSC;
 395 }
 396
 397 static enum drm_connector_status
 398 vc4_vec_connector_detect(struct drm_connector *connector, bool force)
 399 {
 400         return connector_status_unknown;
 401 }
 402
 403 static void vc4_vec_connector_reset(struct drm_connector *connector)
 404 {
 405         drm_atomic_helper_connector_reset(connector);
 406         drm_atomic_helper_connector_tv_reset(connector);
 407
 408         /* preserve TV standard */
 409         if (connector->state)
 410                 connector->state->tv.mode = vc4_vec_get_default_mode(connector);
 411 }
 412
 413 static int
 414 vc4_vec_connector_set_property(struct drm_connector *connector,
 415                                struct drm_connector_state *state,
 416                                struct drm_property *property,
 417                                uint64_t val)
 418 {
 419         struct vc4_vec *vec = connector_to_vc4_vec(connector);
 420
 421         if (property != vec->legacy_tv_mode_property)
 422                 return -EINVAL;
 423
 424         switch (val) {
 425         case VC4_VEC_TV_MODE_NTSC:
 426                 state->tv.mode = DRM_MODE_TV_MODE_NTSC;
 427                 break;
 428
 429         case VC4_VEC_TV_MODE_NTSC_443:
 430                 state->tv.mode = DRM_MODE_TV_MODE_NTSC_443;
 431                 break;
 432
 433         case VC4_VEC_TV_MODE_NTSC_J:
 434                 state->tv.mode = DRM_MODE_TV_MODE_NTSC_J;
 435                 break;
 436
 437         case VC4_VEC_TV_MODE_PAL:
 438         case VC4_VEC_TV_MODE_PAL_60:
 439                 state->tv.mode = DRM_MODE_TV_MODE_PAL;
 440                 break;
 441
 442         case VC4_VEC_TV_MODE_PAL_M:
 443                 state->tv.mode = DRM_MODE_TV_MODE_PAL_M;
 444                 break;
 445
 446         case VC4_VEC_TV_MODE_PAL_N:
 447                 state->tv.mode = DRM_MODE_TV_MODE_PAL_N;
 448                 break;
 449
 450         case VC4_VEC_TV_MODE_SECAM:
 451                 state->tv.mode = DRM_MODE_TV_MODE_SECAM;
 452                 break;
 453
 454         default:
 455                 return -EINVAL;
 456         }
 457
 458         return 0;
 459 }
 460
 461 static int
 462 vc4_vec_generic_tv_mode_to_legacy(enum drm_connector_tv_mode tv_mode)
 463 {
 464         switch (tv_mode) {
 465         case DRM_MODE_TV_MODE_NTSC:
 466                 return VC4_VEC_TV_MODE_NTSC;
 467
 468         case DRM_MODE_TV_MODE_NTSC_443:
 469                 return VC4_VEC_TV_MODE_NTSC_443;
 470
 471         case DRM_MODE_TV_MODE_NTSC_J:
 472                 return VC4_VEC_TV_MODE_NTSC_J;
 473
 474         case DRM_MODE_TV_MODE_PAL:
 475                 return VC4_VEC_TV_MODE_PAL;
 476
 477         case DRM_MODE_TV_MODE_PAL_M:
 478                 return VC4_VEC_TV_MODE_PAL_M;
 479
 480         case DRM_MODE_TV_MODE_PAL_N:
 481                 return VC4_VEC_TV_MODE_PAL_N;
 482
 483         case DRM_MODE_TV_MODE_SECAM:
 484                 return VC4_VEC_TV_MODE_SECAM;
 485
 486         default:
 487                 return -EINVAL;
 488         }
 489 }
 490
 491 static int
 492 vc4_vec_connector_get_property(struct drm_connector *connector,
 493                                const struct drm_connector_state *state,
 494                                struct drm_property *property,
 495                                uint64_t *val)
 496 {
 497         struct vc4_vec *vec = connector_to_vc4_vec(connector);
 498         enum vc4_vec_tv_mode_id legacy_mode;
 499
 500         if (property != vec->legacy_tv_mode_property)
 501                 return -EINVAL;
 502
 503         legacy_mode = vc4_vec_generic_tv_mode_to_legacy(state->tv.mode);
 504         if (legacy_mode < 0)
 505                 return legacy_mode;
 506
 507         *val = legacy_mode;
 508
 509         return 0;
 510 }
 511
 512 static const struct drm_connector_funcs vc4_vec_connector_funcs = {
 513         .detect = vc4_vec_connector_detect,
 514         .fill_modes = drm_helper_probe_single_connector_modes,
 515         .reset = vc4_vec_connector_reset,
 516         .atomic_duplicate_state = drm_atomic_helper_connector_duplicate_state,
 517         .atomic_destroy_state = drm_atomic_helper_connector_destroy_state,
 518         .atomic_get_property = vc4_vec_connector_get_property,
 519         .atomic_set_property = vc4_vec_connector_set_property,
 520 };
 521
 522 static int vc4_vec_connector_get_modes(struct drm_connector *connector)
 523 {
 524         struct drm_display_mode *mode;
 525         int count = drm_connector_helper_tv_get_modes(connector);
 526
 527         mode = drm_mode_duplicate(connector->dev, &drm_mode_240p);
 528         if (!mode)
 529                 return -ENOMEM;
 530
 531         drm_mode_probed_add(connector, mode);
 532         count++;
 533
 534         mode = drm_mode_duplicate(connector->dev, &drm_mode_288p);
 535         if (!mode)
 536                 return -ENOMEM;
 537
 538         drm_mode_probed_add(connector, mode);
 539         count++;
 540
 541         return count;
 542 }
 543
 544 static const struct drm_connector_helper_funcs vc4_vec_connector_helper_funcs = {
 545         .atomic_check = drm_atomic_helper_connector_tv_check,
 546         .get_modes = vc4_vec_connector_get_modes,
 547 };
 548
 549 static int vc4_vec_connector_init(struct drm_device *dev, struct vc4_vec *vec)
 550 {
 551         struct drm_connector *connector = &vec->connector;
 552         enum vc4_vec_tv_mode_id legacy_default_mode;
 553         enum drm_connector_tv_mode default_mode;
 554         struct drm_property *prop;
 555         int ret;
 556
 557         connector->interlace_allowed = true;
 558
 559         ret = drmm_connector_init(dev, connector, &vc4_vec_connector_funcs,
 560                                  DRM_MODE_CONNECTOR_Composite, NULL);
 561         if (ret)
 562                 return ret;
 563
 564         drm_connector_helper_add(connector, &vc4_vec_connector_helper_funcs);
 565
 566         default_mode = vc4_vec_get_default_mode(connector);
 567         if (default_mode < 0)
 568                 return default_mode;
 569
 570         drm_object_attach_property(&connector->base,
 571                                    dev->mode_config.tv_mode_property,
 572                                    default_mode);
 573
 574         legacy_default_mode = vc4_vec_generic_tv_mode_to_legacy(default_mode);
 575         if (legacy_default_mode < 0)
 576                 return legacy_default_mode;
 577
 578         prop = drm_property_create_enum(dev, 0, "mode",
 579                                         legacy_tv_mode_names,
 580                                         ARRAY_SIZE(legacy_tv_mode_names));
 581         if (!prop)
 582                 return -ENOMEM;
 583         vec->legacy_tv_mode_property = prop;
 584
 585         drm_object_attach_property(&connector->base, prop, legacy_default_mode);
 586
 587         drm_connector_attach_tv_margin_properties(connector);
 588
 589         drm_connector_attach_encoder(connector, &vec->encoder.base);
 590
 591         return 0;
 592 }
 593
 594 static void vc4_vec_encoder_disable(struct drm_encoder *encoder,
 595                                     struct drm_atomic_state *state)
 596 {
 597         struct drm_device *drm = encoder->dev;
 598         struct vc4_vec *vec = encoder_to_vc4_vec(encoder);
 599         int idx, ret;
 600
 601         if (!drm_dev_enter(drm, &idx))
 602                 return;
 603
 604         VEC_WRITE(VEC_CFG, 0);
 605         VEC_WRITE(VEC_DAC_MISC,
 606                   VEC_DAC_MISC_VCD_PWRDN |
 607                   VEC_DAC_MISC_BIAS_PWRDN |
 608                   VEC_DAC_MISC_DAC_PWRDN |
 609                   VEC_DAC_MISC_LDO_PWRDN);
 610
 611         clk_disable_unprepare(vec->clock);
 612
 613         ret = pm_runtime_put(&vec->pdev->dev);
 614         if (ret < 0) {
 615                 DRM_ERROR("Failed to release power domain: %d\n", ret);
 616                 goto err_dev_exit;
 617         }
 618
 619         drm_dev_exit(idx);
 620         return;
 621
 622 err_dev_exit:
 623         drm_dev_exit(idx);
 624 }
 625
 626 static void vc4_vec_encoder_enable(struct drm_encoder *encoder,
 627                                    struct drm_atomic_state *state)
 628 {
 629         struct drm_device *drm = encoder->dev;
 630         struct vc4_vec *vec = encoder_to_vc4_vec(encoder);
 631         struct drm_connector *connector = &vec->connector;
 632         struct drm_connector_state *conn_state =
 633                 drm_atomic_get_new_connector_state(state, connector);
 634         struct drm_display_mode *adjusted_mode =
 635                 &encoder->crtc->state->adjusted_mode;
 636         const struct vc4_vec_tv_mode *tv_mode;
 637         int idx, ret;
 638
 639         if (!drm_dev_enter(drm, &idx))
 640                 return;
 641
 642         tv_mode = vc4_vec_tv_mode_lookup(conn_state->tv.mode,
 643                                          adjusted_mode->htotal);
 644         if (!tv_mode)
 645                 goto err_dev_exit;
 646
 647         ret = pm_runtime_resume_and_get(&vec->pdev->dev);
 648         if (ret < 0) {
 649                 DRM_ERROR("Failed to retain power domain: %d\n", ret);
 650                 goto err_dev_exit;
 651         }
 652
 653         /*
 654          * We need to set the clock rate each time we enable the encoder
 655          * because there's a chance we share the same parent with the HDMI
 656          * clock, and both drivers are requesting different rates.
 657          * The good news is, these 2 encoders cannot be enabled at the same
 658          * time, thus preventing incompatible rate requests.
 659          */
 660         ret = clk_set_rate(vec->clock, 108000000);
 661         if (ret) {
 662                 DRM_ERROR("Failed to set clock rate: %d\n", ret);
 663                 goto err_put_runtime_pm;
 664         }
 665
 666         ret = clk_prepare_enable(vec->clock);
 667         if (ret) {
 668                 DRM_ERROR("Failed to turn on core clock: %d\n", ret);
 669                 goto err_put_runtime_pm;
 670         }
 671
 672         /* Reset the different blocks */
 673         VEC_WRITE(VEC_WSE_RESET, 1);
 674         VEC_WRITE(VEC_SOFT_RESET, 1);
 675
 676         /* Disable the CGSM-A and WSE blocks */
 677         VEC_WRITE(VEC_WSE_CONTROL, 0);
 678
 679         /* Write config common to all modes. */
 680
 681         /*
 682          * Color subcarrier phase: phase = 360 * SCHPH / 256.
 683          * 0x28 <=> 39.375 deg.
 684          */
 685         VEC_WRITE(VEC_SCHPH, 0x28);
 686
 687         /*
 688          * Reset to default values.
 689          */
 690         VEC_WRITE(VEC_CLMP0_START, 0xac);
 691         VEC_WRITE(VEC_CLMP0_END, 0xec);
 692         VEC_WRITE(VEC_CONFIG2,
 693                   VEC_CONFIG2_UV_DIG_DIS |
 694                   VEC_CONFIG2_RGB_DIG_DIS |
 695                   ((adjusted_mode->flags & DRM_MODE_FLAG_INTERLACE) ? 0 : VEC_CONFIG2_PROG_SCAN));
 696         VEC_WRITE(VEC_CONFIG3, VEC_CONFIG3_HORIZ_LEN_STD);
 697         VEC_WRITE(VEC_DAC_CONFIG, vec->variant->dac_config);
 698
 699         /* Mask all interrupts. */
 700         VEC_WRITE(VEC_MASK0, 0);
 701
 702         VEC_WRITE(VEC_CONFIG0, tv_mode->config0);
 703         VEC_WRITE(VEC_CONFIG1, tv_mode->config1);
 704
 705         if (tv_mode->custom_freq) {
 706                 VEC_WRITE(VEC_FREQ3_2,
 707                           (tv_mode->custom_freq >> 16) & 0xffff);
 708                 VEC_WRITE(VEC_FREQ1_0,
 709                           tv_mode->custom_freq & 0xffff);
 710         }
 711
 712         VEC_WRITE(VEC_DAC_MISC,
 713                   VEC_DAC_MISC_VID_ACT | VEC_DAC_MISC_DAC_RST_N);
 714         VEC_WRITE(VEC_CFG, VEC_CFG_VEC_EN);
 715
 716         drm_dev_exit(idx);
 717         return;
 718
 719 err_put_runtime_pm:
 720         pm_runtime_put(&vec->pdev->dev);
 721 err_dev_exit:
 722         drm_dev_exit(idx);
 723 }
 724
 725 static int vc4_vec_encoder_atomic_check(struct drm_encoder *encoder,
 726                                         struct drm_crtc_state *crtc_state,
 727                                         struct drm_connector_state *conn_state)
 728 {
 729         const struct drm_display_mode *mode = &crtc_state->adjusted_mode;
 730         const struct vc4_vec_tv_mode *tv_mode;
 731
 732         tv_mode = vc4_vec_tv_mode_lookup(conn_state->tv.mode, mode->htotal);
 733         if (!tv_mode)
 734                 return -EINVAL;
 735
 736         if (mode->crtc_hdisplay % 4)
 737                 return -EINVAL;
 738
 739         if (!(mode->crtc_hsync_end - mode->crtc_hsync_start))
 740                 return -EINVAL;
 741
 742         switch (mode->htotal) {
 743         /* NTSC */
 744         case 858:
 745                 if (mode->crtc_vtotal > 262)
 746                         return -EINVAL;
 747
 748                 if (mode->crtc_vdisplay < 1 || mode->crtc_vdisplay > 253)
 749                         return -EINVAL;
 750
 751                 if (!(mode->crtc_vsync_start - mode->crtc_vdisplay))
 752                         return -EINVAL;
 753
 754                 if ((mode->crtc_vsync_end - mode->crtc_vsync_start) != 3)
 755                         return -EINVAL;
 756
 757                 if ((mode->crtc_vtotal - mode->crtc_vsync_end) < 4)
 758                         return -EINVAL;
 759
 760                 if ((mode->flags & DRM_MODE_FLAG_INTERLACE) &&
 761                     (mode->vdisplay % 2 != 0 ||
 762                      mode->vsync_start % 2 != 1 ||
 763                      mode->vsync_end % 2 != 1 ||
 764                      mode->vtotal % 2 != 1))
 765                         return -EINVAL;
 766
 767                 /* progressive mode is hard-wired to 262 total lines */
 768                 if (!(mode->flags & DRM_MODE_FLAG_INTERLACE) &&
 769                     mode->crtc_vtotal != 262)
 770                         return -EINVAL;
 771
 772                 break;
 773
 774         /* PAL/SECAM */
 775         case 864:
 776                 if (mode->crtc_vtotal > 312)
 777                         return -EINVAL;
 778
 779                 if (mode->crtc_vdisplay < 1 || mode->crtc_vdisplay > 305)
 780                         return -EINVAL;
 781
 782                 if (!(mode->crtc_vsync_start - mode->crtc_vdisplay))
 783                         return -EINVAL;
 784
 785                 if ((mode->crtc_vsync_end - mode->crtc_vsync_start) != 3)
 786                         return -EINVAL;
 787
 788                 if ((mode->crtc_vtotal - mode->crtc_vsync_end) < 2)
 789                         return -EINVAL;
 790
 791                 if ((mode->flags & DRM_MODE_FLAG_INTERLACE) &&
 792                     (mode->vdisplay % 2 != 0 ||
 793                      mode->vsync_start % 2 != 0 ||
 794                      mode->vsync_end % 2 != 0 ||
 795                      mode->vtotal % 2 != 1))
 796                         return -EINVAL;
 797
 798                 /* progressive mode is hard-wired to 312 total lines */
 799                 if (!(mode->flags & DRM_MODE_FLAG_INTERLACE) &&
 800                     mode->crtc_vtotal != 312)
 801                         return -EINVAL;
 802
 803                 break;
 804
 805         default:
 806                 return -EINVAL;
 807         }
 808
 809         return 0;
 810 }
 811
 812 static const struct drm_encoder_helper_funcs vc4_vec_encoder_helper_funcs = {
 813         .atomic_check = vc4_vec_encoder_atomic_check,
 814         .atomic_disable = vc4_vec_encoder_disable,
 815         .atomic_enable = vc4_vec_encoder_enable,
 816 };
 817
 818 static int vc4_vec_late_register(struct drm_encoder *encoder)
 819 {
 820         struct drm_device *drm = encoder->dev;
 821         struct vc4_vec *vec = encoder_to_vc4_vec(encoder);
 822
 823         vc4_debugfs_add_regset32(drm, "vec_regs", &vec->regset);
 824
 825         return 0;
 826 }
 827
 828 static const struct drm_encoder_funcs vc4_vec_encoder_funcs = {
 829         .late_register = vc4_vec_late_register,
 830 };
 831
 832 static const struct vc4_vec_variant bcm2835_vec_variant = {
 833         .dac_config = VEC_DAC_CONFIG_DAC_CTRL(0xc) |
 834                       VEC_DAC_CONFIG_DRIVER_CTRL(0xc) |
 835                       VEC_DAC_CONFIG_LDO_BIAS_CTRL(0x46)
 836 };
 837
 838 static const struct vc4_vec_variant bcm2711_vec_variant = {
 839         .dac_config = VEC_DAC_CONFIG_DAC_CTRL(0x0) |
 840                       VEC_DAC_CONFIG_DRIVER_CTRL(0x80) |
 841                       VEC_DAC_CONFIG_LDO_BIAS_CTRL(0x61)
 842 };
 843
 844 static const struct of_device_id vc4_vec_dt_match[] = {
 845         { .compatible = "brcm,bcm2835-vec", .data = &bcm2835_vec_variant },
 846         { .compatible = "brcm,bcm2711-vec", .data = &bcm2711_vec_variant },
 847         { /* sentinel */ },
 848 };
 849
 850 static int vc4_vec_bind(struct device *dev, struct device *master, void *data)
 851 {
 852         struct platform_device *pdev = to_platform_device(dev);
 853         struct drm_device *drm = dev_get_drvdata(master);
 854         struct vc4_vec *vec;
 855         int ret;
 856
 857         ret = drm_mode_create_tv_properties(drm,
 858                                             BIT(DRM_MODE_TV_MODE_NTSC) |
 859                                             BIT(DRM_MODE_TV_MODE_NTSC_443) |
 860                                             BIT(DRM_MODE_TV_MODE_NTSC_J) |
 861                                             BIT(DRM_MODE_TV_MODE_PAL) |
 862                                             BIT(DRM_MODE_TV_MODE_PAL_M) |
 863                                             BIT(DRM_MODE_TV_MODE_PAL_N) |
 864                                             BIT(DRM_MODE_TV_MODE_SECAM));
 865         if (ret)
 866                 return ret;
 867
 868         vec = drmm_kzalloc(drm, sizeof(*vec), GFP_KERNEL);
 869         if (!vec)
 870                 return -ENOMEM;
 871
 872         vec->encoder.type = VC4_ENCODER_TYPE_VEC;
 873         vec->pdev = pdev;
 874         vec->variant = (const struct vc4_vec_variant *)
 875                 of_device_get_match_data(dev);
 876         vec->regs = vc4_ioremap_regs(pdev, 0);
 877         if (IS_ERR(vec->regs))
 878                 return PTR_ERR(vec->regs);
 879         vec->regset.base = vec->regs;
 880         vec->regset.regs = vec_regs;
 881         vec->regset.nregs = ARRAY_SIZE(vec_regs);
 882
 883         vec->clock = devm_clk_get(dev, NULL);
 884         if (IS_ERR(vec->clock)) {
 885                 ret = PTR_ERR(vec->clock);
 886                 if (ret != -EPROBE_DEFER)
 887                         DRM_ERROR("Failed to get clock: %d\n", ret);
 888                 return ret;
 889         }
 890
 891         ret = devm_pm_runtime_enable(dev);
 892         if (ret)
 893                 return ret;
 894
 895         ret = drmm_encoder_init(drm, &vec->encoder.base,
 896                                 &vc4_vec_encoder_funcs,
 897                                 DRM_MODE_ENCODER_TVDAC,
 898                                 NULL);
 899         if (ret)
 900                 return ret;
 901
 902         drm_encoder_helper_add(&vec->encoder.base, &vc4_vec_encoder_helper_funcs);
 903
 904         ret = vc4_vec_connector_init(drm, vec);
 905         if (ret)
 906                 return ret;
 907
 908         dev_set_drvdata(dev, vec);
 909
 910         return 0;
 911 }
 912
 913 static const struct component_ops vc4_vec_ops = {
 914         .bind   = vc4_vec_bind,
 915 };
 916
 917 static int vc4_vec_dev_probe(struct platform_device *pdev)
 918 {
 919         return component_add(&pdev->dev, &vc4_vec_ops);
 920 }
 921
 922 static void vc4_vec_dev_remove(struct platform_device *pdev)
 923 {
 924         component_del(&pdev->dev, &vc4_vec_ops);
 925 }
 926
 927 struct platform_driver vc4_vec_driver = {
 928         .probe = vc4_vec_dev_probe,
 929         .remove_new = vc4_vec_dev_remove,
 930         .driver = {
 931                 .name = "vc4_vec",
 932                 .of_match_table = vc4_vec_dt_match,
 933         },
 934 };
 935
 936 module_param_named(tv_norm, vc4_vec_tv_norm, charp, 0600);
 937 MODULE_PARM_DESC(tv_norm, "Default TV norm.\n"
 938                  "\t\tSupported: NTSC, NTSC-J, NTSC-443, PAL, PAL-M, PAL-N,\n"
 939                  "\t\t\tPAL60, SECAM.\n"
 940                  "\t\tDefault: PAL if a 50 Hz mode has been set via video=,\n"
 941                  "\t\t\tNTSC otherwise");