drivers/gpu/drm/vc4/vc4_drv.h

   1 /*
   2  * Copyright (C) 2015 Broadcom
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License version 2 as
   6  * published by the Free Software Foundation.
   7  */
   8
   9 #include <linux/mm_types.h>
  10 #include <linux/reservation.h>
  11 #include <drm/drmP.h>
  12 #include <drm/drm_encoder.h>
  13 #include <drm/drm_gem_cma_helper.h>
  14 #include <drm/drm_atomic.h>
  15 #include <drm/drm_syncobj.h>
  16
  17 #include "uapi/drm/vc4_drm.h"
  18
  19 /* Don't forget to update vc4_bo.c: bo_type_names[] when adding to
  20  * this.
  21  */
  22 enum vc4_kernel_bo_type {
  23         /* Any kernel allocation (gem_create_object hook) before it
  24          * gets another type set.
  25          */
  26         VC4_BO_TYPE_KERNEL,
  27         VC4_BO_TYPE_V3D,
  28         VC4_BO_TYPE_V3D_SHADER,
  29         VC4_BO_TYPE_DUMB,
  30         VC4_BO_TYPE_BIN,
  31         VC4_BO_TYPE_RCL,
  32         VC4_BO_TYPE_BCL,
  33         VC4_BO_TYPE_KERNEL_CACHE,
  34         VC4_BO_TYPE_COUNT
  35 };
  36
  37 /* Performance monitor object. The perform lifetime is controlled by userspace
  38  * using perfmon related ioctls. A perfmon can be attached to a submit_cl
  39  * request, and when this is the case, HW perf counters will be activated just
  40  * before the submit_cl is submitted to the GPU and disabled when the job is
  41  * done. This way, only events related to a specific job will be counted.
  42  */
  43 struct vc4_perfmon {
  44         /* Tracks the number of users of the perfmon, when this counter reaches
  45          * zero the perfmon is destroyed.
  46          */
  47         refcount_t refcnt;
  48
  49         /* Number of counters activated in this perfmon instance
  50          * (should be less than DRM_VC4_MAX_PERF_COUNTERS).
  51          */
  52         u8 ncounters;
  53
  54         /* Events counted by the HW perf counters. */
  55         u8 events[DRM_VC4_MAX_PERF_COUNTERS];
  56
  57         /* Storage for counter values. Counters are incremented by the HW
  58          * perf counter values every time the perfmon is attached to a GPU job.
  59          * This way, perfmon users don't have to retrieve the results after
  60          * each job if they want to track events covering several submissions.
  61          * Note that counter values can't be reset, but you can fake a reset by
  62          * destroying the perfmon and creating a new one.
  63          */
  64         u64 counters[0];
  65 };
  66
  67 struct vc4_dev {
  68         struct drm_device *dev;
  69
  70         bool firmware_kms;
  71         struct rpi_firmware *firmware;
  72
  73         struct vc4_hdmi *hdmi;
  74         struct vc4_hvs *hvs;
  75         struct vc4_v3d *v3d;
  76         struct vc4_dpi *dpi;
  77         struct vc4_dsi *dsi1;
  78         struct vc4_vec *vec;
  79         struct vc4_txp *txp;
  80         struct vc4_fkms *fkms;
  81
  82         struct vc4_hang_state *hang_state;
  83
  84         /* The kernel-space BO cache.  Tracks buffers that have been
  85          * unreferenced by all other users (refcounts of 0!) but not
  86          * yet freed, so we can do cheap allocations.
  87          */
  88         struct vc4_bo_cache {
  89                 /* Array of list heads for entries in the BO cache,
  90                  * based on number of pages, so we can do O(1) lookups
  91                  * in the cache when allocating.
  92                  */
  93                 struct list_head *size_list;
  94                 uint32_t size_list_size;
  95
  96                 /* List of all BOs in the cache, ordered by age, so we
  97                  * can do O(1) lookups when trying to free old
  98                  * buffers.
  99                  */
 100                 struct list_head time_list;
 101                 struct work_struct time_work;
 102                 struct timer_list time_timer;
 103         } bo_cache;
 104
 105         u32 num_labels;
 106         struct vc4_label {
 107                 const char *name;
 108                 u32 num_allocated;
 109                 u32 size_allocated;
 110         } *bo_labels;
 111
 112         /* Protects bo_cache and bo_labels. */
 113         struct mutex bo_lock;
 114
 115         /* Purgeable BO pool. All BOs in this pool can have their memory
 116          * reclaimed if the driver is unable to allocate new BOs. We also
 117          * keep stats related to the purge mechanism here.
 118          */
 119         struct {
 120                 struct list_head list;
 121                 unsigned int num;
 122                 size_t size;
 123                 unsigned int purged_num;
 124                 size_t purged_size;
 125                 struct mutex lock;
 126         } purgeable;
 127
 128         uint64_t dma_fence_context;
 129
 130         /* Sequence number for the last job queued in bin_job_list.
 131          * Starts at 0 (no jobs emitted).
 132          */
 133         uint64_t emit_seqno;
 134
 135         /* Sequence number for the last completed job on the GPU.
 136          * Starts at 0 (no jobs completed).
 137          */
 138         uint64_t finished_seqno;
 139
 140         /* List of all struct vc4_exec_info for jobs to be executed in
 141          * the binner.  The first job in the list is the one currently
 142          * programmed into ct0ca for execution.
 143          */
 144         struct list_head bin_job_list;
 145
 146         /* List of all struct vc4_exec_info for jobs that have
 147          * completed binning and are ready for rendering.  The first
 148          * job in the list is the one currently programmed into ct1ca
 149          * for execution.
 150          */
 151         struct list_head render_job_list;
 152
 153         /* List of the finished vc4_exec_infos waiting to be freed by
 154          * job_done_work.
 155          */
 156         struct list_head job_done_list;
 157         /* Spinlock used to synchronize the job_list and seqno
 158          * accesses between the IRQ handler and GEM ioctls.
 159          */
 160         spinlock_t job_lock;
 161         wait_queue_head_t job_wait_queue;
 162         struct work_struct job_done_work;
 163
 164         /* Used to track the active perfmon if any. Access to this field is
 165          * protected by job_lock.
 166          */
 167         struct vc4_perfmon *active_perfmon;
 168
 169         /* List of struct vc4_seqno_cb for callbacks to be made from a
 170          * workqueue when the given seqno is passed.
 171          */
 172         struct list_head seqno_cb_list;
 173
 174         /* The memory used for storing binner tile alloc, tile state,
 175          * and overflow memory allocations.  This is freed when V3D
 176          * powers down.
 177          */
 178         struct vc4_bo *bin_bo;
 179
 180         /* Size of blocks allocated within bin_bo. */
 181         uint32_t bin_alloc_size;
 182
 183         /* Bitmask of the bin_alloc_size chunks in bin_bo that are
 184          * used.
 185          */
 186         uint32_t bin_alloc_used;
 187
 188         /* Bitmask of the current bin_alloc used for overflow memory. */
 189         uint32_t bin_alloc_overflow;
 190
 191         struct work_struct overflow_mem_work;
 192
 193         int power_refcount;
 194
 195         /* Mutex controlling the power refcount. */
 196         struct mutex power_lock;
 197
 198         struct {
 199                 struct timer_list timer;
 200                 struct work_struct reset_work;
 201         } hangcheck;
 202
 203         struct semaphore async_modeset;
 204
 205         struct drm_modeset_lock ctm_state_lock;
 206         struct drm_private_obj ctm_manager;
 207 };
 208
 209 static inline struct vc4_dev *
 210 to_vc4_dev(struct drm_device *dev)
 211 {
 212         return (struct vc4_dev *)dev->dev_private;
 213 }
 214
 215 struct vc4_bo {
 216         struct drm_gem_cma_object base;
 217
 218         /* seqno of the last job to render using this BO. */
 219         uint64_t seqno;
 220
 221         /* seqno of the last job to use the RCL to write to this BO.
 222          *
 223          * Note that this doesn't include binner overflow memory
 224          * writes.
 225          */
 226         uint64_t write_seqno;
 227
 228         bool t_format;
 229
 230         /* List entry for the BO's position in either
 231          * vc4_exec_info->unref_list or vc4_dev->bo_cache.time_list
 232          */
 233         struct list_head unref_head;
 234
 235         /* Time in jiffies when the BO was put in vc4->bo_cache. */
 236         unsigned long free_time;
 237
 238         /* List entry for the BO's position in vc4_dev->bo_cache.size_list */
 239         struct list_head size_head;
 240
 241         /* Struct for shader validation state, if created by
 242          * DRM_IOCTL_VC4_CREATE_SHADER_BO.
 243          */
 244         struct vc4_validated_shader_info *validated_shader;
 245
 246         /* normally (resv == &_resv) except for imported bo's */
 247         struct reservation_object *resv;
 248         struct reservation_object _resv;
 249
 250         /* One of enum vc4_kernel_bo_type, or VC4_BO_TYPE_COUNT + i
 251          * for user-allocated labels.
 252          */
 253         int label;
 254
 255         /* Count the number of active users. This is needed to determine
 256          * whether we can move the BO to the purgeable list or not (when the BO
 257          * is used by the GPU or the display engine we can't purge it).
 258          */
 259         refcount_t usecnt;
 260
 261         /* Store purgeable/purged state here */
 262         u32 madv;
 263         struct mutex madv_lock;
 264 };
 265
 266 static inline struct vc4_bo *
 267 to_vc4_bo(struct drm_gem_object *bo)
 268 {
 269         return (struct vc4_bo *)bo;
 270 }
 271
 272 struct vc4_fence {
 273         struct dma_fence base;
 274         struct drm_device *dev;
 275         /* vc4 seqno for signaled() test */
 276         uint64_t seqno;
 277 };
 278
 279 static inline struct vc4_fence *
 280 to_vc4_fence(struct dma_fence *fence)
 281 {
 282         return (struct vc4_fence *)fence;
 283 }
 284
 285 struct vc4_seqno_cb {
 286         struct work_struct work;
 287         uint64_t seqno;
 288         void (*func)(struct vc4_seqno_cb *cb);
 289 };
 290
 291 struct vc4_v3d {
 292         struct vc4_dev *vc4;
 293         struct platform_device *pdev;
 294         void __iomem *regs;
 295         struct clk *clk;
 296 };
 297
 298 struct vc4_hvs {
 299         struct platform_device *pdev;
 300         void __iomem *regs;
 301         u32 __iomem *dlist;
 302
 303         /* Memory manager for CRTCs to allocate space in the display
 304          * list.  Units are dwords.
 305          */
 306         struct drm_mm dlist_mm;
 307         /* Memory manager for the LBM memory used by HVS scaling. */
 308         struct drm_mm lbm_mm;
 309         spinlock_t mm_lock;
 310
 311         struct drm_mm_node mitchell_netravali_filter;
 312 };
 313
 314 struct vc4_plane {
 315         struct drm_plane base;
 316 };
 317
 318 static inline struct vc4_plane *
 319 to_vc4_plane(struct drm_plane *plane)
 320 {
 321         return (struct vc4_plane *)plane;
 322 }
 323
 324 enum vc4_scaling_mode {
 325         VC4_SCALING_NONE,
 326         VC4_SCALING_TPZ,
 327         VC4_SCALING_PPF,
 328 };
 329
 330 struct vc4_plane_state {
 331         struct drm_plane_state base;
 332         /* System memory copy of the display list for this element, computed
 333          * at atomic_check time.
 334          */
 335         u32 *dlist;
 336         u32 dlist_size; /* Number of dwords allocated for the display list */
 337         u32 dlist_count; /* Number of used dwords in the display list. */
 338
 339         /* Offset in the dlist to various words, for pageflip or
 340          * cursor updates.
 341          */
 342         u32 pos0_offset;
 343         u32 pos2_offset;
 344         u32 ptr0_offset;
 345
 346         /* Offset where the plane's dlist was last stored in the
 347          * hardware at vc4_crtc_atomic_flush() time.
 348          */
 349         u32 __iomem *hw_dlist;
 350
 351         /* Clipped coordinates of the plane on the display. */
 352         int crtc_x, crtc_y, crtc_w, crtc_h;
 353         /* Clipped area being scanned from in the FB. */
 354         u32 src_x, src_y;
 355
 356         u32 src_w[2], src_h[2];
 357
 358         /* Scaling selection for the RGB/Y plane and the Cb/Cr planes. */
 359         enum vc4_scaling_mode x_scaling[2], y_scaling[2];
 360         bool is_unity;
 361         bool is_yuv;
 362
 363         /* Offset to start scanning out from the start of the plane's
 364          * BO.
 365          */
 366         u32 offsets[3];
 367
 368         /* Our allocation in LBM for temporary storage during scaling. */
 369         struct drm_mm_node lbm;
 370
 371         /* Set when the plane has per-pixel alpha content or does not cover
 372          * the entire screen. This is a hint to the CRTC that it might need
 373          * to enable background color fill.
 374          */
 375         bool needs_bg_fill;
 376 };
 377
 378 static inline struct vc4_plane_state *
 379 to_vc4_plane_state(struct drm_plane_state *state)
 380 {
 381         return (struct vc4_plane_state *)state;
 382 }
 383
 384 enum vc4_encoder_type {
 385         VC4_ENCODER_TYPE_NONE,
 386         VC4_ENCODER_TYPE_HDMI,
 387         VC4_ENCODER_TYPE_VEC,
 388         VC4_ENCODER_TYPE_DSI0,
 389         VC4_ENCODER_TYPE_DSI1,
 390         VC4_ENCODER_TYPE_SMI,
 391         VC4_ENCODER_TYPE_DPI,
 392 };
 393
 394 struct vc4_encoder {
 395         struct drm_encoder base;
 396         enum vc4_encoder_type type;
 397         u32 clock_select;
 398 };
 399
 400 static inline struct vc4_encoder *
 401 to_vc4_encoder(struct drm_encoder *encoder)
 402 {
 403         return container_of(encoder, struct vc4_encoder, base);
 404 }
 405
 406 struct vc4_crtc_data {
 407         /* Which channel of the HVS this pixelvalve sources from. */
 408         int hvs_channel;
 409
 410         enum vc4_encoder_type encoder_types[4];
 411 };
 412
 413 struct vc4_crtc {
 414         struct drm_crtc base;
 415         const struct vc4_crtc_data *data;
 416         void __iomem *regs;
 417
 418         /* Timestamp at start of vblank irq - unaffected by lock delays. */
 419         ktime_t t_vblank;
 420
 421         /* Which HVS channel we're using for our CRTC. */
 422         int channel;
 423
 424         u8 lut_r[256];
 425         u8 lut_g[256];
 426         u8 lut_b[256];
 427         /* Size in pixels of the COB memory allocated to this CRTC. */
 428         u32 cob_size;
 429
 430         struct drm_pending_vblank_event *event;
 431 };
 432
 433 static inline struct vc4_crtc *
 434 to_vc4_crtc(struct drm_crtc *crtc)
 435 {
 436         return (struct vc4_crtc *)crtc;
 437 }
 438
 439 #define V3D_READ(offset) readl(vc4->v3d->regs + offset)
 440 #define V3D_WRITE(offset, val) writel(val, vc4->v3d->regs + offset)
 441 #define HVS_READ(offset) readl(vc4->hvs->regs + offset)
 442 #define HVS_WRITE(offset, val) writel(val, vc4->hvs->regs + offset)
 443
 444 struct vc4_exec_info {
 445         /* Sequence number for this bin/render job. */
 446         uint64_t seqno;
 447
 448         /* Latest write_seqno of any BO that binning depends on. */
 449         uint64_t bin_dep_seqno;
 450
 451         struct dma_fence *fence;
 452
 453         /* Last current addresses the hardware was processing when the
 454          * hangcheck timer checked on us.
 455          */
 456         uint32_t last_ct0ca, last_ct1ca;
 457
 458         /* Kernel-space copy of the ioctl arguments */
 459         struct drm_vc4_submit_cl *args;
 460
 461         /* This is the array of BOs that were looked up at the start of exec.
 462          * Command validation will use indices into this array.
 463          */
 464         struct drm_gem_cma_object **bo;
 465         uint32_t bo_count;
 466
 467         /* List of BOs that are being written by the RCL.  Other than
 468          * the binner temporary storage, this is all the BOs written
 469          * by the job.
 470          */
 471         struct drm_gem_cma_object *rcl_write_bo[4];
 472         uint32_t rcl_write_bo_count;
 473
 474         /* Pointers for our position in vc4->job_list */
 475         struct list_head head;
 476
 477         /* List of other BOs used in the job that need to be released
 478          * once the job is complete.
 479          */
 480         struct list_head unref_list;
 481
 482         /* Current unvalidated indices into @bo loaded by the non-hardware
 483          * VC4_PACKET_GEM_HANDLES.
 484          */
 485         uint32_t bo_index[2];
 486
 487         /* This is the BO where we store the validated command lists, shader
 488          * records, and uniforms.
 489          */
 490         struct drm_gem_cma_object *exec_bo;
 491
 492         /**
 493          * This tracks the per-shader-record state (packet 64) that
 494          * determines the length of the shader record and the offset
 495          * it's expected to be found at.  It gets read in from the
 496          * command lists.
 497          */
 498         struct vc4_shader_state {
 499                 uint32_t addr;
 500                 /* Maximum vertex index referenced by any primitive using this
 501                  * shader state.
 502                  */
 503                 uint32_t max_index;
 504         } *shader_state;
 505
 506         /** How many shader states the user declared they were using. */
 507         uint32_t shader_state_size;
 508         /** How many shader state records the validator has seen. */
 509         uint32_t shader_state_count;
 510
 511         bool found_tile_binning_mode_config_packet;
 512         bool found_start_tile_binning_packet;
 513         bool found_increment_semaphore_packet;
 514         bool found_flush;
 515         uint8_t bin_tiles_x, bin_tiles_y;
 516         /* Physical address of the start of the tile alloc array
 517          * (where each tile's binned CL will start)
 518          */
 519         uint32_t tile_alloc_offset;
 520         /* Bitmask of which binner slots are freed when this job completes. */
 521         uint32_t bin_slots;
 522
 523         /**
 524          * Computed addresses pointing into exec_bo where we start the
 525          * bin thread (ct0) and render thread (ct1).
 526          */
 527         uint32_t ct0ca, ct0ea;
 528         uint32_t ct1ca, ct1ea;
 529
 530         /* Pointer to the unvalidated bin CL (if present). */
 531         void *bin_u;
 532
 533         /* Pointers to the shader recs.  These paddr gets incremented as CL
 534          * packets are relocated in validate_gl_shader_state, and the vaddrs
 535          * (u and v) get incremented and size decremented as the shader recs
 536          * themselves are validated.
 537          */
 538         void *shader_rec_u;
 539         void *shader_rec_v;
 540         uint32_t shader_rec_p;
 541         uint32_t shader_rec_size;
 542
 543         /* Pointers to the uniform data.  These pointers are incremented, and
 544          * size decremented, as each batch of uniforms is uploaded.
 545          */
 546         void *uniforms_u;
 547         void *uniforms_v;
 548         uint32_t uniforms_p;
 549         uint32_t uniforms_size;
 550
 551         /* Pointer to a performance monitor object if the user requested it,
 552          * NULL otherwise.
 553          */
 554         struct vc4_perfmon *perfmon;
 555 };
 556
 557 struct drm_vc4_file_private {
 558         pid_t                           pid;
 559         pid_t                           tgid;
 560 };
 561
 562 /* Per-open file private data. Any driver-specific resource that has to be
 563  * released when the DRM file is closed should be placed here.
 564  */
 565 struct vc4_file {
 566         struct {
 567                 struct idr idr;
 568                 struct mutex lock;
 569         } perfmon;
 570         struct drm_vc4_file_private priv;
 571 };
 572
 573 static inline struct vc4_exec_info *
 574 vc4_first_bin_job(struct vc4_dev *vc4)
 575 {
 576         return list_first_entry_or_null(&vc4->bin_job_list,
 577                                         struct vc4_exec_info, head);
 578 }
 579
 580 static inline struct vc4_exec_info *
 581 vc4_first_render_job(struct vc4_dev *vc4)
 582 {
 583         return list_first_entry_or_null(&vc4->render_job_list,
 584                                         struct vc4_exec_info, head);
 585 }
 586
 587 static inline struct vc4_exec_info *
 588 vc4_last_render_job(struct vc4_dev *vc4)
 589 {
 590         if (list_empty(&vc4->render_job_list))
 591                 return NULL;
 592         return list_last_entry(&vc4->render_job_list,
 593                                struct vc4_exec_info, head);
 594 }
 595
 596 /**
 597  * struct vc4_texture_sample_info - saves the offsets into the UBO for texture
 598  * setup parameters.
 599  *
 600  * This will be used at draw time to relocate the reference to the texture
 601  * contents in p0, and validate that the offset combined with
 602  * width/height/stride/etc. from p1 and p2/p3 doesn't sample outside the BO.
 603  * Note that the hardware treats unprovided config parameters as 0, so not all
 604  * of them need to be set up for every texure sample, and we'll store ~0 as
 605  * the offset to mark the unused ones.
 606  *
 607  * See the VC4 3D architecture guide page 41 ("Texture and Memory Lookup Unit
 608  * Setup") for definitions of the texture parameters.
 609  */
 610 struct vc4_texture_sample_info {
 611         bool is_direct;
 612         uint32_t p_offset[4];
 613 };
 614
 615 /**
 616  * struct vc4_validated_shader_info - information about validated shaders that
 617  * needs to be used from command list validation.
 618  *
 619  * For a given shader, each time a shader state record references it, we need
 620  * to verify that the shader doesn't read more uniforms than the shader state
 621  * record's uniform BO pointer can provide, and we need to apply relocations
 622  * and validate the shader state record's uniforms that define the texture
 623  * samples.
 624  */
 625 struct vc4_validated_shader_info {
 626         uint32_t uniforms_size;
 627         uint32_t uniforms_src_size;
 628         uint32_t num_texture_samples;
 629         struct vc4_texture_sample_info *texture_samples;
 630
 631         uint32_t num_uniform_addr_offsets;
 632         uint32_t *uniform_addr_offsets;
 633
 634         bool is_threaded;
 635 };
 636
 637 /**
 638  * _wait_for - magic (register) wait macro
 639  *
 640  * Does the right thing for modeset paths when run under kdgb or similar atomic
 641  * contexts. Note that it's important that we check the condition again after
 642  * having timed out, since the timeout could be due to preemption or similar and
 643  * we've never had a chance to check the condition before the timeout.
 644  */
 645 #define _wait_for(COND, MS, W) ({ \
 646         unsigned long timeout__ = jiffies + msecs_to_jiffies(MS) + 1;   \
 647         int ret__ = 0;                                                  \
 648         while (!(COND)) {                                               \
 649                 if (time_after(jiffies, timeout__)) {                   \
 650                         if (!(COND))                                    \
 651                                 ret__ = -ETIMEDOUT;                     \
 652                         break;                                          \
 653                 }                                                       \
 654                 if (W && drm_can_sleep())  {                            \
 655                         msleep(W);                                      \
 656                 } else {                                                \
 657                         cpu_relax();                                    \
 658                 }                                                       \
 659         }                                                               \
 660         ret__;                                                          \
 661 })
 662
 663 #define wait_for(COND, MS) _wait_for(COND, MS, 1)
 664
 665 /* vc4_bo.c */
 666 struct drm_gem_object *vc4_create_object(struct drm_device *dev, size_t size);
 667 void vc4_free_object(struct drm_gem_object *gem_obj);
 668 struct vc4_bo *vc4_bo_create(struct drm_device *dev, size_t size,
 669                              bool from_cache, enum vc4_kernel_bo_type type);
 670 int vc4_dumb_create(struct drm_file *file_priv,
 671                     struct drm_device *dev,
 672                     struct drm_mode_create_dumb *args);
 673 struct dma_buf *vc4_prime_export(struct drm_device *dev,
 674                                  struct drm_gem_object *obj, int flags);
 675 int vc4_create_bo_ioctl(struct drm_device *dev, void *data,
 676                         struct drm_file *file_priv);
 677 int vc4_create_shader_bo_ioctl(struct drm_device *dev, void *data,
 678                                struct drm_file *file_priv);
 679 int vc4_mmap_bo_ioctl(struct drm_device *dev, void *data,
 680                       struct drm_file *file_priv);
 681 int vc4_set_tiling_ioctl(struct drm_device *dev, void *data,
 682                          struct drm_file *file_priv);
 683 int vc4_get_tiling_ioctl(struct drm_device *dev, void *data,
 684                          struct drm_file *file_priv);
 685 int vc4_get_hang_state_ioctl(struct drm_device *dev, void *data,
 686                              struct drm_file *file_priv);
 687 int vc4_label_bo_ioctl(struct drm_device *dev, void *data,
 688                        struct drm_file *file_priv);
 689 vm_fault_t vc4_fault(struct vm_fault *vmf);
 690 int vc4_mmap(struct file *filp, struct vm_area_struct *vma);
 691 struct reservation_object *vc4_prime_res_obj(struct drm_gem_object *obj);
 692 int vc4_prime_mmap(struct drm_gem_object *obj, struct vm_area_struct *vma);
 693 struct drm_gem_object *vc4_prime_import_sg_table(struct drm_device *dev,
 694                                                  struct dma_buf_attachment *attach,
 695                                                  struct sg_table *sgt);
 696 void *vc4_prime_vmap(struct drm_gem_object *obj);
 697 int vc4_bo_cache_init(struct drm_device *dev);
 698 void vc4_bo_cache_destroy(struct drm_device *dev);
 699 int vc4_bo_stats_debugfs(struct seq_file *m, void *arg);
 700 int vc4_bo_inc_usecnt(struct vc4_bo *bo);
 701 void vc4_bo_dec_usecnt(struct vc4_bo *bo);
 702 void vc4_bo_add_to_purgeable_pool(struct vc4_bo *bo);
 703 void vc4_bo_remove_from_purgeable_pool(struct vc4_bo *bo);
 704
 705 /* vc4_crtc.c */
 706 extern struct platform_driver vc4_crtc_driver;
 707 int vc4_crtc_debugfs_regs(struct seq_file *m, void *arg);
 708 bool vc4_crtc_get_scanoutpos(struct drm_device *dev, unsigned int crtc_id,
 709                              bool in_vblank_irq, int *vpos, int *hpos,
 710                              ktime_t *stime, ktime_t *etime,
 711                              const struct drm_display_mode *mode);
 712 void vc4_crtc_handle_vblank(struct vc4_crtc *crtc);
 713 void vc4_crtc_txp_armed(struct drm_crtc_state *state);
 714 void vc4_crtc_get_margins(struct drm_crtc_state *state,
 715                           unsigned int *right, unsigned int *left,
 716                           unsigned int *top, unsigned int *bottom);
 717
 718 /* vc4_debugfs.c */
 719 int vc4_debugfs_init(struct drm_minor *minor);
 720
 721 /* vc4_drv.c */
 722 void __iomem *vc4_ioremap_regs(struct platform_device *dev, int index);
 723
 724 /* vc4_dpi.c */
 725 extern struct platform_driver vc4_dpi_driver;
 726 int vc4_dpi_debugfs_regs(struct seq_file *m, void *unused);
 727
 728 /* vc4_dsi.c */
 729 extern struct platform_driver vc4_dsi_driver;
 730 int vc4_dsi_debugfs_regs(struct seq_file *m, void *unused);
 731
 732 /* vc4_fence.c */
 733 extern const struct dma_fence_ops vc4_fence_ops;
 734
 735 /* vc4_firmware_kms.c */
 736 extern struct platform_driver vc4_firmware_kms_driver;
 737
 738 /* vc4_gem.c */
 739 void vc4_gem_init(struct drm_device *dev);
 740 void vc4_gem_destroy(struct drm_device *dev);
 741 int vc4_submit_cl_ioctl(struct drm_device *dev, void *data,
 742                         struct drm_file *file_priv);
 743 int vc4_wait_seqno_ioctl(struct drm_device *dev, void *data,
 744                          struct drm_file *file_priv);
 745 int vc4_wait_bo_ioctl(struct drm_device *dev, void *data,
 746                       struct drm_file *file_priv);
 747 void vc4_submit_next_bin_job(struct drm_device *dev);
 748 void vc4_submit_next_render_job(struct drm_device *dev);
 749 void vc4_move_job_to_render(struct drm_device *dev, struct vc4_exec_info *exec);
 750 int vc4_wait_for_seqno(struct drm_device *dev, uint64_t seqno,
 751                        uint64_t timeout_ns, bool interruptible);
 752 void vc4_job_handle_completed(struct vc4_dev *vc4);
 753 int vc4_queue_seqno_cb(struct drm_device *dev,
 754                        struct vc4_seqno_cb *cb, uint64_t seqno,
 755                        void (*func)(struct vc4_seqno_cb *cb));
 756 int vc4_gem_madvise_ioctl(struct drm_device *dev, void *data,
 757                           struct drm_file *file_priv);
 758
 759 /* vc4_hdmi.c */
 760 extern struct platform_driver vc4_hdmi_driver;
 761 int vc4_hdmi_debugfs_regs(struct seq_file *m, void *unused);
 762
 763 /* vc4_vec.c */
 764 extern struct platform_driver vc4_vec_driver;
 765 int vc4_vec_debugfs_regs(struct seq_file *m, void *unused);
 766
 767 /* vc4_txp.c */
 768 extern struct platform_driver vc4_txp_driver;
 769 int vc4_txp_debugfs_regs(struct seq_file *m, void *unused);
 770
 771 /* vc4_irq.c */
 772 irqreturn_t vc4_irq(int irq, void *arg);
 773 void vc4_irq_preinstall(struct drm_device *dev);
 774 int vc4_irq_postinstall(struct drm_device *dev);
 775 void vc4_irq_uninstall(struct drm_device *dev);
 776 void vc4_irq_reset(struct drm_device *dev);
 777
 778 /* vc4_hvs.c */
 779 extern struct platform_driver vc4_hvs_driver;
 780 void vc4_hvs_dump_state(struct drm_device *dev);
 781 int vc4_hvs_debugfs_regs(struct seq_file *m, void *unused);
 782
 783 /* vc4_kms.c */
 784 int vc4_kms_load(struct drm_device *dev);
 785
 786 /* vc4_plane.c */
 787 struct drm_plane *vc4_plane_init(struct drm_device *dev,
 788                                  enum drm_plane_type type);
 789 u32 vc4_plane_write_dlist(struct drm_plane *plane, u32 __iomem *dlist);
 790 u32 vc4_plane_dlist_size(const struct drm_plane_state *state);
 791 void vc4_plane_async_set_fb(struct drm_plane *plane,
 792                             struct drm_framebuffer *fb);
 793
 794 /* vc4_v3d.c */
 795 extern struct platform_driver vc4_v3d_driver;
 796 int vc4_v3d_debugfs_ident(struct seq_file *m, void *unused);
 797 int vc4_v3d_debugfs_regs(struct seq_file *m, void *unused);
 798 int vc4_v3d_get_bin_slot(struct vc4_dev *vc4);
 799
 800 /* vc4_validate.c */
 801 int
 802 vc4_validate_bin_cl(struct drm_device *dev,
 803                     void *validated,
 804                     void *unvalidated,
 805                     struct vc4_exec_info *exec);
 806
 807 int
 808 vc4_validate_shader_recs(struct drm_device *dev, struct vc4_exec_info *exec);
 809
 810 struct drm_gem_cma_object *vc4_use_bo(struct vc4_exec_info *exec,
 811                                       uint32_t hindex);
 812
 813 int vc4_get_rcl(struct drm_device *dev, struct vc4_exec_info *exec);
 814
 815 bool vc4_check_tex_size(struct vc4_exec_info *exec,
 816                         struct drm_gem_cma_object *fbo,
 817                         uint32_t offset, uint8_t tiling_format,
 818                         uint32_t width, uint32_t height, uint8_t cpp);
 819
 820 /* vc4_validate_shader.c */
 821 struct vc4_validated_shader_info *
 822 vc4_validate_shader(struct drm_gem_cma_object *shader_obj);
 823
 824 int vc4_debugfs_gem_info(struct seq_file *m, void *data);
 825 int vc4_drm_gem_prime_fd_to_handle(struct drm_device *dev,
 826                 struct drm_file *file_priv, int prime_fd, uint32_t *handle);
 827
 828 /* vc4_perfmon.c */
 829 void vc4_perfmon_get(struct vc4_perfmon *perfmon);
 830 void vc4_perfmon_put(struct vc4_perfmon *perfmon);
 831 void vc4_perfmon_start(struct vc4_dev *vc4, struct vc4_perfmon *perfmon);
 832 void vc4_perfmon_stop(struct vc4_dev *vc4, struct vc4_perfmon *perfmon,
 833                       bool capture);
 834 struct vc4_perfmon *vc4_perfmon_find(struct vc4_file *vc4file, int id);
 835 void vc4_perfmon_open_file(struct vc4_file *vc4file);
 836 void vc4_perfmon_close_file(struct vc4_file *vc4file);
 837 int vc4_perfmon_create_ioctl(struct drm_device *dev, void *data,
 838                              struct drm_file *file_priv);
 839 int vc4_perfmon_destroy_ioctl(struct drm_device *dev, void *data,
 840                               struct drm_file *file_priv);
 841 int vc4_perfmon_get_values_ioctl(struct drm_device *dev, void *data,
 842                                  struct drm_file *file_priv);