drivers/gpu/drm/radeon/radeon_drv.c

   1 /*
   2  * \file radeon_drv.c
   3  * ATI Radeon driver
   4  *
   5  * \author Gareth Hughes <gareth@valinux.com>
   6  */
   7
   8 /*
   9  * Copyright 2000 VA Linux Systems, Inc., Sunnyvale, California.
  10  * All Rights Reserved.
  11  *
  12  * Permission is hereby granted, free of charge, to any person obtaining a
  13  * copy of this software and associated documentation files (the "Software"),
  14  * to deal in the Software without restriction, including without limitation
  15  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  16  * and/or sell copies of the Software, and to permit persons to whom the
  17  * Software is furnished to do so, subject to the following conditions:
  18  *
  19  * The above copyright notice and this permission notice (including the next
  20  * paragraph) shall be included in all copies or substantial portions of the
  21  * Software.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  24  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  25  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  26  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  27  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  28  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  29  * OTHER DEALINGS IN THE SOFTWARE.
  30  */
  31
  32
  33 #include <linux/compat.h>
  34 #include <linux/module.h>
  35 #include <linux/pm_runtime.h>
  36 #include <linux/vga_switcheroo.h>
  37 #include <linux/mmu_notifier.h>
  38 #include <linux/pci.h>
  39
  40 #include <drm/drm_aperture.h>
  41 #include <drm/drm_drv.h>
  42 #include <drm/drm_file.h>
  43 #include <drm/drm_gem.h>
  44 #include <drm/drm_ioctl.h>
  45 #include <drm/drm_pciids.h>
  46 #include <drm/drm_probe_helper.h>
  47 #include <drm/drm_vblank.h>
  48 #include <drm/radeon_drm.h>
  49
  50 #include "radeon_drv.h"
  51 #include "radeon.h"
  52 #include "radeon_kms.h"
  53 #include "radeon_ttm.h"
  54 #include "radeon_device.h"
  55 #include "radeon_prime.h"
  56
  57 /*
  58  * KMS wrapper.
  59  * - 2.0.0 - initial interface
  60  * - 2.1.0 - add square tiling interface
  61  * - 2.2.0 - add r6xx/r7xx const buffer support
  62  * - 2.3.0 - add MSPOS + 3D texture + r500 VAP regs
  63  * - 2.4.0 - add crtc id query
  64  * - 2.5.0 - add get accel 2 to work around ddx breakage for evergreen
  65  * - 2.6.0 - add tiling config query (r6xx+), add initial HiZ support (r300->r500)
  66  *   2.7.0 - fixups for r600 2D tiling support. (no external ABI change), add eg dyn gpr regs
  67  *   2.8.0 - pageflip support, r500 US_FORMAT regs. r500 ARGB2101010 colorbuf, r300->r500 CMASK, clock crystal query
  68  *   2.9.0 - r600 tiling (s3tc,rgtc) working, SET_PREDICATION packet 3 on r600 + eg, backend query
  69  *   2.10.0 - fusion 2D tiling
  70  *   2.11.0 - backend map, initial compute support for the CS checker
  71  *   2.12.0 - RADEON_CS_KEEP_TILING_FLAGS
  72  *   2.13.0 - virtual memory support, streamout
  73  *   2.14.0 - add evergreen tiling informations
  74  *   2.15.0 - add max_pipes query
  75  *   2.16.0 - fix evergreen 2D tiled surface calculation
  76  *   2.17.0 - add STRMOUT_BASE_UPDATE for r7xx
  77  *   2.18.0 - r600-eg: allow "invalid" DB formats
  78  *   2.19.0 - r600-eg: MSAA textures
  79  *   2.20.0 - r600-si: RADEON_INFO_TIMESTAMP query
  80  *   2.21.0 - r600-r700: FMASK and CMASK
  81  *   2.22.0 - r600 only: RESOLVE_BOX allowed
  82  *   2.23.0 - allow STRMOUT_BASE_UPDATE on RS780 and RS880
  83  *   2.24.0 - eg only: allow MIP_ADDRESS=0 for MSAA textures
  84  *   2.25.0 - eg+: new info request for num SE and num SH
  85  *   2.26.0 - r600-eg: fix htile size computation
  86  *   2.27.0 - r600-SI: Add CS ioctl support for async DMA
  87  *   2.28.0 - r600-eg: Add MEM_WRITE packet support
  88  *   2.29.0 - R500 FP16 color clear registers
  89  *   2.30.0 - fix for FMASK texturing
  90  *   2.31.0 - Add fastfb support for rs690
  91  *   2.32.0 - new info request for rings working
  92  *   2.33.0 - Add SI tiling mode array query
  93  *   2.34.0 - Add CIK tiling mode array query
  94  *   2.35.0 - Add CIK macrotile mode array query
  95  *   2.36.0 - Fix CIK DCE tiling setup
  96  *   2.37.0 - allow GS ring setup on r6xx/r7xx
  97  *   2.38.0 - RADEON_GEM_OP (GET_INITIAL_DOMAIN, SET_INITIAL_DOMAIN),
  98  *            CIK: 1D and linear tiling modes contain valid PIPE_CONFIG
  99  *   2.39.0 - Add INFO query for number of active CUs
 100  *   2.40.0 - Add RADEON_GEM_GTT_WC/UC, flush HDP cache before submitting
 101  *            CS to GPU on >= r600
 102  *   2.41.0 - evergreen/cayman: Add SET_BASE/DRAW_INDIRECT command parsing support
 103  *   2.42.0 - Add VCE/VUI (Video Usability Information) support
 104  *   2.43.0 - RADEON_INFO_GPU_RESET_COUNTER
 105  *   2.44.0 - SET_APPEND_CNT packet3 support
 106  *   2.45.0 - Allow setting shader registers using DMA/COPY packet3 on SI
 107  *   2.46.0 - Add PFP_SYNC_ME support on evergreen
 108  *   2.47.0 - Add UVD_NO_OP register support
 109  *   2.48.0 - TA_CS_BC_BASE_ADDR allowed on SI
 110  *   2.49.0 - DRM_RADEON_GEM_INFO ioctl returns correct vram_size/visible values
 111  *   2.50.0 - Allows unaligned shader loads on CIK. (needed by OpenGL)
 112  */
 113 #define KMS_DRIVER_MAJOR        2
 114 #define KMS_DRIVER_MINOR        50
 115 #define KMS_DRIVER_PATCHLEVEL   0
 116 int radeon_suspend_kms(struct drm_device *dev, bool suspend,
 117                        bool fbcon, bool freeze);
 118 int radeon_resume_kms(struct drm_device *dev, bool resume, bool fbcon);
 119 extern int radeon_get_crtc_scanoutpos(struct drm_device *dev, unsigned int crtc,
 120                                       unsigned int flags, int *vpos, int *hpos,
 121                                       ktime_t *stime, ktime_t *etime,
 122                                       const struct drm_display_mode *mode);
 123 extern bool radeon_is_px(struct drm_device *dev);
 124 int radeon_mode_dumb_mmap(struct drm_file *filp,
 125                           struct drm_device *dev,
 126                           uint32_t handle, uint64_t *offset_p);
 127 int radeon_mode_dumb_create(struct drm_file *file_priv,
 128                             struct drm_device *dev,
 129                             struct drm_mode_create_dumb *args);
 130
 131 /* atpx handler */
 132 #if defined(CONFIG_VGA_SWITCHEROO)
 133 void radeon_register_atpx_handler(void);
 134 void radeon_unregister_atpx_handler(void);
 135 bool radeon_has_atpx_dgpu_power_cntl(void);
 136 bool radeon_is_atpx_hybrid(void);
 137 #else
 138 static inline void radeon_register_atpx_handler(void) {}
 139 static inline void radeon_unregister_atpx_handler(void) {}
 140 static inline bool radeon_has_atpx_dgpu_power_cntl(void) { return false; }
 141 static inline bool radeon_is_atpx_hybrid(void) { return false; }
 142 #endif
 143
 144 int radeon_no_wb;
 145 int radeon_modeset = -1;
 146 int radeon_dynclks = -1;
 147 int radeon_r4xx_atom = 0;
 148 int radeon_agpmode = -1;
 149 int radeon_vram_limit = 0;
 150 int radeon_gart_size = -1; /* auto */
 151 int radeon_benchmarking = 0;
 152 int radeon_testing = 0;
 153 int radeon_connector_table = 0;
 154 int radeon_tv = 1;
 155 int radeon_audio = -1;
 156 int radeon_disp_priority = 0;
 157 int radeon_hw_i2c = 0;
 158 int radeon_pcie_gen2 = -1;
 159 int radeon_msi = -1;
 160 int radeon_lockup_timeout = 10000;
 161 int radeon_fastfb = 0;
 162 int radeon_dpm = -1;
 163 int radeon_aspm = -1;
 164 int radeon_runtime_pm = -1;
 165 int radeon_hard_reset = 0;
 166 int radeon_vm_size = 8;
 167 int radeon_vm_block_size = -1;
 168 int radeon_deep_color = 0;
 169 int radeon_use_pflipirq = 2;
 170 int radeon_bapm = -1;
 171 int radeon_backlight = -1;
 172 int radeon_auxch = -1;
 173 int radeon_uvd = 1;
 174 int radeon_vce = 1;
 175
 176 MODULE_PARM_DESC(no_wb, "Disable AGP writeback for scratch registers");
 177 module_param_named(no_wb, radeon_no_wb, int, 0444);
 178
 179 MODULE_PARM_DESC(modeset, "Disable/Enable modesetting");
 180 module_param_named(modeset, radeon_modeset, int, 0400);
 181
 182 MODULE_PARM_DESC(dynclks, "Disable/Enable dynamic clocks");
 183 module_param_named(dynclks, radeon_dynclks, int, 0444);
 184
 185 MODULE_PARM_DESC(r4xx_atom, "Enable ATOMBIOS modesetting for R4xx");
 186 module_param_named(r4xx_atom, radeon_r4xx_atom, int, 0444);
 187
 188 MODULE_PARM_DESC(vramlimit, "Restrict VRAM for testing, in megabytes");
 189 module_param_named(vramlimit, radeon_vram_limit, int, 0600);
 190
 191 MODULE_PARM_DESC(agpmode, "AGP Mode (-1 == PCI)");
 192 module_param_named(agpmode, radeon_agpmode, int, 0444);
 193
 194 MODULE_PARM_DESC(gartsize, "Size of PCIE/IGP gart to setup in megabytes (32, 64, etc., -1 = auto)");
 195 module_param_named(gartsize, radeon_gart_size, int, 0600);
 196
 197 MODULE_PARM_DESC(benchmark, "Run benchmark");
 198 module_param_named(benchmark, radeon_benchmarking, int, 0444);
 199
 200 MODULE_PARM_DESC(test, "Run tests");
 201 module_param_named(test, radeon_testing, int, 0444);
 202
 203 MODULE_PARM_DESC(connector_table, "Force connector table");
 204 module_param_named(connector_table, radeon_connector_table, int, 0444);
 205
 206 MODULE_PARM_DESC(tv, "TV enable (0 = disable)");
 207 module_param_named(tv, radeon_tv, int, 0444);
 208
 209 MODULE_PARM_DESC(audio, "Audio enable (-1 = auto, 0 = disable, 1 = enable)");
 210 module_param_named(audio, radeon_audio, int, 0444);
 211
 212 MODULE_PARM_DESC(disp_priority, "Display Priority (0 = auto, 1 = normal, 2 = high)");
 213 module_param_named(disp_priority, radeon_disp_priority, int, 0444);
 214
 215 MODULE_PARM_DESC(hw_i2c, "hw i2c engine enable (0 = disable)");
 216 module_param_named(hw_i2c, radeon_hw_i2c, int, 0444);
 217
 218 MODULE_PARM_DESC(pcie_gen2, "PCIE Gen2 mode (-1 = auto, 0 = disable, 1 = enable)");
 219 module_param_named(pcie_gen2, radeon_pcie_gen2, int, 0444);
 220
 221 MODULE_PARM_DESC(msi, "MSI support (1 = enable, 0 = disable, -1 = auto)");
 222 module_param_named(msi, radeon_msi, int, 0444);
 223
 224 MODULE_PARM_DESC(lockup_timeout, "GPU lockup timeout in ms (default 10000 = 10 seconds, 0 = disable)");
 225 module_param_named(lockup_timeout, radeon_lockup_timeout, int, 0444);
 226
 227 MODULE_PARM_DESC(fastfb, "Direct FB access for IGP chips (0 = disable, 1 = enable)");
 228 module_param_named(fastfb, radeon_fastfb, int, 0444);
 229
 230 MODULE_PARM_DESC(dpm, "DPM support (1 = enable, 0 = disable, -1 = auto)");
 231 module_param_named(dpm, radeon_dpm, int, 0444);
 232
 233 MODULE_PARM_DESC(aspm, "ASPM support (1 = enable, 0 = disable, -1 = auto)");
 234 module_param_named(aspm, radeon_aspm, int, 0444);
 235
 236 MODULE_PARM_DESC(runpm, "PX runtime pm (1 = force enable, 0 = disable, -1 = PX only default)");
 237 module_param_named(runpm, radeon_runtime_pm, int, 0444);
 238
 239 MODULE_PARM_DESC(hard_reset, "PCI config reset (1 = force enable, 0 = disable (default))");
 240 module_param_named(hard_reset, radeon_hard_reset, int, 0444);
 241
 242 MODULE_PARM_DESC(vm_size, "VM address space size in gigabytes (default 4GB)");
 243 module_param_named(vm_size, radeon_vm_size, int, 0444);
 244
 245 MODULE_PARM_DESC(vm_block_size, "VM page table size in bits (default depending on vm_size)");
 246 module_param_named(vm_block_size, radeon_vm_block_size, int, 0444);
 247
 248 MODULE_PARM_DESC(deep_color, "Deep Color support (1 = enable, 0 = disable (default))");
 249 module_param_named(deep_color, radeon_deep_color, int, 0444);
 250
 251 MODULE_PARM_DESC(use_pflipirq, "Pflip irqs for pageflip completion (0 = disable, 1 = as fallback, 2 = exclusive (default))");
 252 module_param_named(use_pflipirq, radeon_use_pflipirq, int, 0444);
 253
 254 MODULE_PARM_DESC(bapm, "BAPM support (1 = enable, 0 = disable, -1 = auto)");
 255 module_param_named(bapm, radeon_bapm, int, 0444);
 256
 257 MODULE_PARM_DESC(backlight, "backlight support (1 = enable, 0 = disable, -1 = auto)");
 258 module_param_named(backlight, radeon_backlight, int, 0444);
 259
 260 MODULE_PARM_DESC(auxch, "Use native auxch experimental support (1 = enable, 0 = disable, -1 = auto)");
 261 module_param_named(auxch, radeon_auxch, int, 0444);
 262
 263 MODULE_PARM_DESC(uvd, "uvd enable/disable uvd support (1 = enable, 0 = disable)");
 264 module_param_named(uvd, radeon_uvd, int, 0444);
 265
 266 MODULE_PARM_DESC(vce, "vce enable/disable vce support (1 = enable, 0 = disable)");
 267 module_param_named(vce, radeon_vce, int, 0444);
 268
 269 int radeon_si_support = 1;
 270 MODULE_PARM_DESC(si_support, "SI support (1 = enabled (default), 0 = disabled)");
 271 module_param_named(si_support, radeon_si_support, int, 0444);
 272
 273 int radeon_cik_support = 1;
 274 MODULE_PARM_DESC(cik_support, "CIK support (1 = enabled (default), 0 = disabled)");
 275 module_param_named(cik_support, radeon_cik_support, int, 0444);
 276
 277 static struct pci_device_id pciidlist[] = {
 278         radeon_PCI_IDS
 279 };
 280
 281 MODULE_DEVICE_TABLE(pci, pciidlist);
 282
 283 static const struct drm_driver kms_driver;
 284
 285 static int radeon_pci_probe(struct pci_dev *pdev,
 286                             const struct pci_device_id *ent)
 287 {
 288         unsigned long flags = 0;
 289         struct drm_device *dev;
 290         int ret;
 291
 292         if (!ent)
 293                 return -ENODEV; /* Avoid NULL-ptr deref in drm_get_pci_dev */
 294
 295         flags = ent->driver_data;
 296
 297         if (!radeon_si_support) {
 298                 switch (flags & RADEON_FAMILY_MASK) {
 299                 case CHIP_TAHITI:
 300                 case CHIP_PITCAIRN:
 301                 case CHIP_VERDE:
 302                 case CHIP_OLAND:
 303                 case CHIP_HAINAN:
 304                         dev_info(&pdev->dev,
 305                                  "SI support disabled by module param\n");
 306                         return -ENODEV;
 307                 }
 308         }
 309         if (!radeon_cik_support) {
 310                 switch (flags & RADEON_FAMILY_MASK) {
 311                 case CHIP_KAVERI:
 312                 case CHIP_BONAIRE:
 313                 case CHIP_HAWAII:
 314                 case CHIP_KABINI:
 315                 case CHIP_MULLINS:
 316                         dev_info(&pdev->dev,
 317                                  "CIK support disabled by module param\n");
 318                         return -ENODEV;
 319                 }
 320         }
 321
 322         if (vga_switcheroo_client_probe_defer(pdev))
 323                 return -EPROBE_DEFER;
 324
 325         /* Get rid of things like offb */
 326         ret = drm_aperture_remove_conflicting_pci_framebuffers(pdev, &kms_driver);
 327         if (ret)
 328                 return ret;
 329
 330         dev = drm_dev_alloc(&kms_driver, &pdev->dev);
 331         if (IS_ERR(dev))
 332                 return PTR_ERR(dev);
 333
 334         ret = pci_enable_device(pdev);
 335         if (ret)
 336                 goto err_free;
 337
 338         pci_set_drvdata(pdev, dev);
 339
 340         ret = drm_dev_register(dev, ent->driver_data);
 341         if (ret)
 342                 goto err_agp;
 343
 344         return 0;
 345
 346 err_agp:
 347         pci_disable_device(pdev);
 348 err_free:
 349         drm_dev_put(dev);
 350         return ret;
 351 }
 352
 353 static void
 354 radeon_pci_remove(struct pci_dev *pdev)
 355 {
 356         struct drm_device *dev = pci_get_drvdata(pdev);
 357
 358         drm_put_dev(dev);
 359 }
 360
 361 static void
 362 radeon_pci_shutdown(struct pci_dev *pdev)
 363 {
 364         /* if we are running in a VM, make sure the device
 365          * torn down properly on reboot/shutdown
 366          */
 367         if (radeon_device_is_virtual())
 368                 radeon_pci_remove(pdev);
 369
 370 #if defined(CONFIG_PPC64) || defined(CONFIG_MACH_LOONGSON64)
 371         /*
 372          * Some adapters need to be suspended before a
 373          * shutdown occurs in order to prevent an error
 374          * during kexec, shutdown or reboot.
 375          * Make this power and Loongson specific because
 376          * it breaks some other boards.
 377          */
 378         radeon_suspend_kms(pci_get_drvdata(pdev), true, true, false);
 379 #endif
 380 }
 381
 382 static int radeon_pmops_suspend(struct device *dev)
 383 {
 384         struct drm_device *drm_dev = dev_get_drvdata(dev);
 385         return radeon_suspend_kms(drm_dev, true, true, false);
 386 }
 387
 388 static int radeon_pmops_resume(struct device *dev)
 389 {
 390         struct drm_device *drm_dev = dev_get_drvdata(dev);
 391
 392         /* GPU comes up enabled by the bios on resume */
 393         if (radeon_is_px(drm_dev)) {
 394                 pm_runtime_disable(dev);
 395                 pm_runtime_set_active(dev);
 396                 pm_runtime_enable(dev);
 397         }
 398
 399         return radeon_resume_kms(drm_dev, true, true);
 400 }
 401
 402 static int radeon_pmops_freeze(struct device *dev)
 403 {
 404         struct drm_device *drm_dev = dev_get_drvdata(dev);
 405         return radeon_suspend_kms(drm_dev, false, true, true);
 406 }
 407
 408 static int radeon_pmops_thaw(struct device *dev)
 409 {
 410         struct drm_device *drm_dev = dev_get_drvdata(dev);
 411         return radeon_resume_kms(drm_dev, false, true);
 412 }
 413
 414 static int radeon_pmops_runtime_suspend(struct device *dev)
 415 {
 416         struct pci_dev *pdev = to_pci_dev(dev);
 417         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 418
 419         if (!radeon_is_px(drm_dev)) {
 420                 pm_runtime_forbid(dev);
 421                 return -EBUSY;
 422         }
 423
 424         drm_dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
 425         drm_kms_helper_poll_disable(drm_dev);
 426
 427         radeon_suspend_kms(drm_dev, false, false, false);
 428         pci_save_state(pdev);
 429         pci_disable_device(pdev);
 430         pci_ignore_hotplug(pdev);
 431         if (radeon_is_atpx_hybrid())
 432                 pci_set_power_state(pdev, PCI_D3cold);
 433         else if (!radeon_has_atpx_dgpu_power_cntl())
 434                 pci_set_power_state(pdev, PCI_D3hot);
 435         drm_dev->switch_power_state = DRM_SWITCH_POWER_DYNAMIC_OFF;
 436
 437         return 0;
 438 }
 439
 440 static int radeon_pmops_runtime_resume(struct device *dev)
 441 {
 442         struct pci_dev *pdev = to_pci_dev(dev);
 443         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 444         int ret;
 445
 446         if (!radeon_is_px(drm_dev))
 447                 return -EINVAL;
 448
 449         drm_dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
 450
 451         if (radeon_is_atpx_hybrid() ||
 452             !radeon_has_atpx_dgpu_power_cntl())
 453                 pci_set_power_state(pdev, PCI_D0);
 454         pci_restore_state(pdev);
 455         ret = pci_enable_device(pdev);
 456         if (ret)
 457                 return ret;
 458         pci_set_master(pdev);
 459
 460         ret = radeon_resume_kms(drm_dev, false, false);
 461         drm_kms_helper_poll_enable(drm_dev);
 462         drm_dev->switch_power_state = DRM_SWITCH_POWER_ON;
 463         return 0;
 464 }
 465
 466 static int radeon_pmops_runtime_idle(struct device *dev)
 467 {
 468         struct drm_device *drm_dev = dev_get_drvdata(dev);
 469         struct drm_crtc *crtc;
 470
 471         if (!radeon_is_px(drm_dev)) {
 472                 pm_runtime_forbid(dev);
 473                 return -EBUSY;
 474         }
 475
 476         list_for_each_entry(crtc, &drm_dev->mode_config.crtc_list, head) {
 477                 if (crtc->enabled) {
 478                         DRM_DEBUG_DRIVER("failing to power off - crtc active\n");
 479                         return -EBUSY;
 480                 }
 481         }
 482
 483         pm_runtime_mark_last_busy(dev);
 484         pm_runtime_autosuspend(dev);
 485         /* we don't want the main rpm_idle to call suspend - we want to autosuspend */
 486         return 1;
 487 }
 488
 489 long radeon_drm_ioctl(struct file *filp,
 490                       unsigned int cmd, unsigned long arg)
 491 {
 492         struct drm_file *file_priv = filp->private_data;
 493         struct drm_device *dev;
 494         long ret;
 495         dev = file_priv->minor->dev;
 496         ret = pm_runtime_get_sync(dev->dev);
 497         if (ret < 0) {
 498                 pm_runtime_put_autosuspend(dev->dev);
 499                 return ret;
 500         }
 501
 502         ret = drm_ioctl(filp, cmd, arg);
 503
 504         pm_runtime_mark_last_busy(dev->dev);
 505         pm_runtime_put_autosuspend(dev->dev);
 506         return ret;
 507 }
 508
 509 #ifdef CONFIG_COMPAT
 510 static long radeon_kms_compat_ioctl(struct file *filp, unsigned int cmd, unsigned long arg)
 511 {
 512         unsigned int nr = DRM_IOCTL_NR(cmd);
 513
 514         if (nr < DRM_COMMAND_BASE)
 515                 return drm_compat_ioctl(filp, cmd, arg);
 516
 517         return radeon_drm_ioctl(filp, cmd, arg);
 518 }
 519 #endif
 520
 521 static const struct dev_pm_ops radeon_pm_ops = {
 522         .suspend = radeon_pmops_suspend,
 523         .resume = radeon_pmops_resume,
 524         .freeze = radeon_pmops_freeze,
 525         .thaw = radeon_pmops_thaw,
 526         .poweroff = radeon_pmops_freeze,
 527         .restore = radeon_pmops_resume,
 528         .runtime_suspend = radeon_pmops_runtime_suspend,
 529         .runtime_resume = radeon_pmops_runtime_resume,
 530         .runtime_idle = radeon_pmops_runtime_idle,
 531 };
 532
 533 static const struct file_operations radeon_driver_kms_fops = {
 534         .owner = THIS_MODULE,
 535         .open = drm_open,
 536         .release = drm_release,
 537         .unlocked_ioctl = radeon_drm_ioctl,
 538         .mmap = drm_gem_mmap,
 539         .poll = drm_poll,
 540         .read = drm_read,
 541 #ifdef CONFIG_COMPAT
 542         .compat_ioctl = radeon_kms_compat_ioctl,
 543 #endif
 544 };
 545
 546 static const struct drm_ioctl_desc radeon_ioctls_kms[] = {
 547         DRM_IOCTL_DEF_DRV(RADEON_CP_INIT, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 548         DRM_IOCTL_DEF_DRV(RADEON_CP_START, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 549         DRM_IOCTL_DEF_DRV(RADEON_CP_STOP, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 550         DRM_IOCTL_DEF_DRV(RADEON_CP_RESET, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 551         DRM_IOCTL_DEF_DRV(RADEON_CP_IDLE, drm_invalid_op, DRM_AUTH),
 552         DRM_IOCTL_DEF_DRV(RADEON_CP_RESUME, drm_invalid_op, DRM_AUTH),
 553         DRM_IOCTL_DEF_DRV(RADEON_RESET, drm_invalid_op, DRM_AUTH),
 554         DRM_IOCTL_DEF_DRV(RADEON_FULLSCREEN, drm_invalid_op, DRM_AUTH),
 555         DRM_IOCTL_DEF_DRV(RADEON_SWAP, drm_invalid_op, DRM_AUTH),
 556         DRM_IOCTL_DEF_DRV(RADEON_CLEAR, drm_invalid_op, DRM_AUTH),
 557         DRM_IOCTL_DEF_DRV(RADEON_VERTEX, drm_invalid_op, DRM_AUTH),
 558         DRM_IOCTL_DEF_DRV(RADEON_INDICES, drm_invalid_op, DRM_AUTH),
 559         DRM_IOCTL_DEF_DRV(RADEON_TEXTURE, drm_invalid_op, DRM_AUTH),
 560         DRM_IOCTL_DEF_DRV(RADEON_STIPPLE, drm_invalid_op, DRM_AUTH),
 561         DRM_IOCTL_DEF_DRV(RADEON_INDIRECT, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 562         DRM_IOCTL_DEF_DRV(RADEON_VERTEX2, drm_invalid_op, DRM_AUTH),
 563         DRM_IOCTL_DEF_DRV(RADEON_CMDBUF, drm_invalid_op, DRM_AUTH),
 564         DRM_IOCTL_DEF_DRV(RADEON_GETPARAM, drm_invalid_op, DRM_AUTH),
 565         DRM_IOCTL_DEF_DRV(RADEON_FLIP, drm_invalid_op, DRM_AUTH),
 566         DRM_IOCTL_DEF_DRV(RADEON_ALLOC, drm_invalid_op, DRM_AUTH),
 567         DRM_IOCTL_DEF_DRV(RADEON_FREE, drm_invalid_op, DRM_AUTH),
 568         DRM_IOCTL_DEF_DRV(RADEON_INIT_HEAP, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 569         DRM_IOCTL_DEF_DRV(RADEON_IRQ_EMIT, drm_invalid_op, DRM_AUTH),
 570         DRM_IOCTL_DEF_DRV(RADEON_IRQ_WAIT, drm_invalid_op, DRM_AUTH),
 571         DRM_IOCTL_DEF_DRV(RADEON_SETPARAM, drm_invalid_op, DRM_AUTH),
 572         DRM_IOCTL_DEF_DRV(RADEON_SURF_ALLOC, drm_invalid_op, DRM_AUTH),
 573         DRM_IOCTL_DEF_DRV(RADEON_SURF_FREE, drm_invalid_op, DRM_AUTH),
 574         /* KMS */
 575         DRM_IOCTL_DEF_DRV(RADEON_GEM_INFO, radeon_gem_info_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 576         DRM_IOCTL_DEF_DRV(RADEON_GEM_CREATE, radeon_gem_create_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 577         DRM_IOCTL_DEF_DRV(RADEON_GEM_MMAP, radeon_gem_mmap_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 578         DRM_IOCTL_DEF_DRV(RADEON_GEM_SET_DOMAIN, radeon_gem_set_domain_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 579         DRM_IOCTL_DEF_DRV(RADEON_GEM_PREAD, radeon_gem_pread_ioctl, DRM_AUTH),
 580         DRM_IOCTL_DEF_DRV(RADEON_GEM_PWRITE, radeon_gem_pwrite_ioctl, DRM_AUTH),
 581         DRM_IOCTL_DEF_DRV(RADEON_GEM_WAIT_IDLE, radeon_gem_wait_idle_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 582         DRM_IOCTL_DEF_DRV(RADEON_CS, radeon_cs_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 583         DRM_IOCTL_DEF_DRV(RADEON_INFO, radeon_info_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 584         DRM_IOCTL_DEF_DRV(RADEON_GEM_SET_TILING, radeon_gem_set_tiling_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 585         DRM_IOCTL_DEF_DRV(RADEON_GEM_GET_TILING, radeon_gem_get_tiling_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 586         DRM_IOCTL_DEF_DRV(RADEON_GEM_BUSY, radeon_gem_busy_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 587         DRM_IOCTL_DEF_DRV(RADEON_GEM_VA, radeon_gem_va_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 588         DRM_IOCTL_DEF_DRV(RADEON_GEM_OP, radeon_gem_op_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 589         DRM_IOCTL_DEF_DRV(RADEON_GEM_USERPTR, radeon_gem_userptr_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 590 };
 591
 592 static const struct drm_driver kms_driver = {
 593         .driver_features =
 594             DRIVER_GEM | DRIVER_RENDER | DRIVER_MODESET,
 595         .load = radeon_driver_load_kms,
 596         .open = radeon_driver_open_kms,
 597         .postclose = radeon_driver_postclose_kms,
 598         .lastclose = radeon_driver_lastclose_kms,
 599         .unload = radeon_driver_unload_kms,
 600         .ioctls = radeon_ioctls_kms,
 601         .num_ioctls = ARRAY_SIZE(radeon_ioctls_kms),
 602         .dumb_create = radeon_mode_dumb_create,
 603         .dumb_map_offset = radeon_mode_dumb_mmap,
 604         .fops = &radeon_driver_kms_fops,
 605
 606         .prime_handle_to_fd = drm_gem_prime_handle_to_fd,
 607         .prime_fd_to_handle = drm_gem_prime_fd_to_handle,
 608         .gem_prime_import_sg_table = radeon_gem_prime_import_sg_table,
 609         .gem_prime_mmap = drm_gem_prime_mmap,
 610
 611         .name = DRIVER_NAME,
 612         .desc = DRIVER_DESC,
 613         .date = DRIVER_DATE,
 614         .major = KMS_DRIVER_MAJOR,
 615         .minor = KMS_DRIVER_MINOR,
 616         .patchlevel = KMS_DRIVER_PATCHLEVEL,
 617 };
 618
 619 static struct pci_driver radeon_kms_pci_driver = {
 620         .name = DRIVER_NAME,
 621         .id_table = pciidlist,
 622         .probe = radeon_pci_probe,
 623         .remove = radeon_pci_remove,
 624         .shutdown = radeon_pci_shutdown,
 625         .driver.pm = &radeon_pm_ops,
 626 };
 627
 628 static int __init radeon_module_init(void)
 629 {
 630         if (drm_firmware_drivers_only() && radeon_modeset == -1)
 631                 radeon_modeset = 0;
 632
 633         if (radeon_modeset == 0)
 634                 return -EINVAL;
 635
 636         DRM_INFO("radeon kernel modesetting enabled.\n");
 637         radeon_register_atpx_handler();
 638
 639         return pci_register_driver(&radeon_kms_pci_driver);
 640 }
 641
 642 static void __exit radeon_module_exit(void)
 643 {
 644         pci_unregister_driver(&radeon_kms_pci_driver);
 645         radeon_unregister_atpx_handler();
 646         mmu_notifier_synchronize();
 647 }
 648
 649 module_init(radeon_module_init);
 650 module_exit(radeon_module_exit);
 651
 652 MODULE_AUTHOR(DRIVER_AUTHOR);
 653 MODULE_DESCRIPTION(DRIVER_DESC);
 654 MODULE_LICENSE("GPL and additional rights");