drivers/gpu/drm/radeon/radeon_drv.c

   1 /*
   2  * \file radeon_drv.c
   3  * ATI Radeon driver
   4  *
   5  * \author Gareth Hughes <gareth@valinux.com>
   6  */
   7
   8 /*
   9  * Copyright 2000 VA Linux Systems, Inc., Sunnyvale, California.
  10  * All Rights Reserved.
  11  *
  12  * Permission is hereby granted, free of charge, to any person obtaining a
  13  * copy of this software and associated documentation files (the "Software"),
  14  * to deal in the Software without restriction, including without limitation
  15  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  16  * and/or sell copies of the Software, and to permit persons to whom the
  17  * Software is furnished to do so, subject to the following conditions:
  18  *
  19  * The above copyright notice and this permission notice (including the next
  20  * paragraph) shall be included in all copies or substantial portions of the
  21  * Software.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  24  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  25  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  26  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  27  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  28  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  29  * OTHER DEALINGS IN THE SOFTWARE.
  30  */
  31
  32
  33 #include <linux/compat.h>
  34 #include <linux/module.h>
  35 #include <linux/pm_runtime.h>
  36 #include <linux/vga_switcheroo.h>
  37 #include <linux/mmu_notifier.h>
  38 #include <linux/pci.h>
  39
  40 #include <drm/drm_aperture.h>
  41 #include <drm/drm_crtc_helper.h>
  42 #include <drm/drm_drv.h>
  43 #include <drm/drm_file.h>
  44 #include <drm/drm_gem.h>
  45 #include <drm/drm_ioctl.h>
  46 #include <drm/drm_pciids.h>
  47 #include <drm/drm_probe_helper.h>
  48 #include <drm/drm_vblank.h>
  49 #include <drm/radeon_drm.h>
  50
  51 #include "radeon_drv.h"
  52 #include "radeon.h"
  53 #include "radeon_kms.h"
  54 #include "radeon_ttm.h"
  55 #include "radeon_device.h"
  56 #include "radeon_prime.h"
  57
  58 /*
  59  * KMS wrapper.
  60  * - 2.0.0 - initial interface
  61  * - 2.1.0 - add square tiling interface
  62  * - 2.2.0 - add r6xx/r7xx const buffer support
  63  * - 2.3.0 - add MSPOS + 3D texture + r500 VAP regs
  64  * - 2.4.0 - add crtc id query
  65  * - 2.5.0 - add get accel 2 to work around ddx breakage for evergreen
  66  * - 2.6.0 - add tiling config query (r6xx+), add initial HiZ support (r300->r500)
  67  *   2.7.0 - fixups for r600 2D tiling support. (no external ABI change), add eg dyn gpr regs
  68  *   2.8.0 - pageflip support, r500 US_FORMAT regs. r500 ARGB2101010 colorbuf, r300->r500 CMASK, clock crystal query
  69  *   2.9.0 - r600 tiling (s3tc,rgtc) working, SET_PREDICATION packet 3 on r600 + eg, backend query
  70  *   2.10.0 - fusion 2D tiling
  71  *   2.11.0 - backend map, initial compute support for the CS checker
  72  *   2.12.0 - RADEON_CS_KEEP_TILING_FLAGS
  73  *   2.13.0 - virtual memory support, streamout
  74  *   2.14.0 - add evergreen tiling informations
  75  *   2.15.0 - add max_pipes query
  76  *   2.16.0 - fix evergreen 2D tiled surface calculation
  77  *   2.17.0 - add STRMOUT_BASE_UPDATE for r7xx
  78  *   2.18.0 - r600-eg: allow "invalid" DB formats
  79  *   2.19.0 - r600-eg: MSAA textures
  80  *   2.20.0 - r600-si: RADEON_INFO_TIMESTAMP query
  81  *   2.21.0 - r600-r700: FMASK and CMASK
  82  *   2.22.0 - r600 only: RESOLVE_BOX allowed
  83  *   2.23.0 - allow STRMOUT_BASE_UPDATE on RS780 and RS880
  84  *   2.24.0 - eg only: allow MIP_ADDRESS=0 for MSAA textures
  85  *   2.25.0 - eg+: new info request for num SE and num SH
  86  *   2.26.0 - r600-eg: fix htile size computation
  87  *   2.27.0 - r600-SI: Add CS ioctl support for async DMA
  88  *   2.28.0 - r600-eg: Add MEM_WRITE packet support
  89  *   2.29.0 - R500 FP16 color clear registers
  90  *   2.30.0 - fix for FMASK texturing
  91  *   2.31.0 - Add fastfb support for rs690
  92  *   2.32.0 - new info request for rings working
  93  *   2.33.0 - Add SI tiling mode array query
  94  *   2.34.0 - Add CIK tiling mode array query
  95  *   2.35.0 - Add CIK macrotile mode array query
  96  *   2.36.0 - Fix CIK DCE tiling setup
  97  *   2.37.0 - allow GS ring setup on r6xx/r7xx
  98  *   2.38.0 - RADEON_GEM_OP (GET_INITIAL_DOMAIN, SET_INITIAL_DOMAIN),
  99  *            CIK: 1D and linear tiling modes contain valid PIPE_CONFIG
 100  *   2.39.0 - Add INFO query for number of active CUs
 101  *   2.40.0 - Add RADEON_GEM_GTT_WC/UC, flush HDP cache before submitting
 102  *            CS to GPU on >= r600
 103  *   2.41.0 - evergreen/cayman: Add SET_BASE/DRAW_INDIRECT command parsing support
 104  *   2.42.0 - Add VCE/VUI (Video Usability Information) support
 105  *   2.43.0 - RADEON_INFO_GPU_RESET_COUNTER
 106  *   2.44.0 - SET_APPEND_CNT packet3 support
 107  *   2.45.0 - Allow setting shader registers using DMA/COPY packet3 on SI
 108  *   2.46.0 - Add PFP_SYNC_ME support on evergreen
 109  *   2.47.0 - Add UVD_NO_OP register support
 110  *   2.48.0 - TA_CS_BC_BASE_ADDR allowed on SI
 111  *   2.49.0 - DRM_RADEON_GEM_INFO ioctl returns correct vram_size/visible values
 112  *   2.50.0 - Allows unaligned shader loads on CIK. (needed by OpenGL)
 113  */
 114 #define KMS_DRIVER_MAJOR        2
 115 #define KMS_DRIVER_MINOR        50
 116 #define KMS_DRIVER_PATCHLEVEL   0
 117 int radeon_suspend_kms(struct drm_device *dev, bool suspend,
 118                        bool fbcon, bool freeze);
 119 int radeon_resume_kms(struct drm_device *dev, bool resume, bool fbcon);
 120 extern int radeon_get_crtc_scanoutpos(struct drm_device *dev, unsigned int crtc,
 121                                       unsigned int flags, int *vpos, int *hpos,
 122                                       ktime_t *stime, ktime_t *etime,
 123                                       const struct drm_display_mode *mode);
 124 extern bool radeon_is_px(struct drm_device *dev);
 125 int radeon_mode_dumb_mmap(struct drm_file *filp,
 126                           struct drm_device *dev,
 127                           uint32_t handle, uint64_t *offset_p);
 128 int radeon_mode_dumb_create(struct drm_file *file_priv,
 129                             struct drm_device *dev,
 130                             struct drm_mode_create_dumb *args);
 131
 132 /* atpx handler */
 133 #if defined(CONFIG_VGA_SWITCHEROO)
 134 void radeon_register_atpx_handler(void);
 135 void radeon_unregister_atpx_handler(void);
 136 bool radeon_has_atpx_dgpu_power_cntl(void);
 137 bool radeon_is_atpx_hybrid(void);
 138 #else
 139 static inline void radeon_register_atpx_handler(void) {}
 140 static inline void radeon_unregister_atpx_handler(void) {}
 141 static inline bool radeon_has_atpx_dgpu_power_cntl(void) { return false; }
 142 static inline bool radeon_is_atpx_hybrid(void) { return false; }
 143 #endif
 144
 145 int radeon_no_wb;
 146 int radeon_modeset = -1;
 147 int radeon_dynclks = -1;
 148 int radeon_r4xx_atom = 0;
 149 int radeon_agpmode = -1;
 150 int radeon_vram_limit = 0;
 151 int radeon_gart_size = -1; /* auto */
 152 int radeon_benchmarking = 0;
 153 int radeon_testing = 0;
 154 int radeon_connector_table = 0;
 155 int radeon_tv = 1;
 156 int radeon_audio = -1;
 157 int radeon_disp_priority = 0;
 158 int radeon_hw_i2c = 0;
 159 int radeon_pcie_gen2 = -1;
 160 int radeon_msi = -1;
 161 int radeon_lockup_timeout = 10000;
 162 int radeon_fastfb = 0;
 163 int radeon_dpm = -1;
 164 int radeon_aspm = -1;
 165 int radeon_runtime_pm = -1;
 166 int radeon_hard_reset = 0;
 167 int radeon_vm_size = 8;
 168 int radeon_vm_block_size = -1;
 169 int radeon_deep_color = 0;
 170 int radeon_use_pflipirq = 2;
 171 int radeon_bapm = -1;
 172 int radeon_backlight = -1;
 173 int radeon_auxch = -1;
 174 int radeon_uvd = 1;
 175 int radeon_vce = 1;
 176
 177 MODULE_PARM_DESC(no_wb, "Disable AGP writeback for scratch registers");
 178 module_param_named(no_wb, radeon_no_wb, int, 0444);
 179
 180 MODULE_PARM_DESC(modeset, "Disable/Enable modesetting");
 181 module_param_named(modeset, radeon_modeset, int, 0400);
 182
 183 MODULE_PARM_DESC(dynclks, "Disable/Enable dynamic clocks");
 184 module_param_named(dynclks, radeon_dynclks, int, 0444);
 185
 186 MODULE_PARM_DESC(r4xx_atom, "Enable ATOMBIOS modesetting for R4xx");
 187 module_param_named(r4xx_atom, radeon_r4xx_atom, int, 0444);
 188
 189 MODULE_PARM_DESC(vramlimit, "Restrict VRAM for testing, in megabytes");
 190 module_param_named(vramlimit, radeon_vram_limit, int, 0600);
 191
 192 MODULE_PARM_DESC(agpmode, "AGP Mode (-1 == PCI)");
 193 module_param_named(agpmode, radeon_agpmode, int, 0444);
 194
 195 MODULE_PARM_DESC(gartsize, "Size of PCIE/IGP gart to setup in megabytes (32, 64, etc., -1 = auto)");
 196 module_param_named(gartsize, radeon_gart_size, int, 0600);
 197
 198 MODULE_PARM_DESC(benchmark, "Run benchmark");
 199 module_param_named(benchmark, radeon_benchmarking, int, 0444);
 200
 201 MODULE_PARM_DESC(test, "Run tests");
 202 module_param_named(test, radeon_testing, int, 0444);
 203
 204 MODULE_PARM_DESC(connector_table, "Force connector table");
 205 module_param_named(connector_table, radeon_connector_table, int, 0444);
 206
 207 MODULE_PARM_DESC(tv, "TV enable (0 = disable)");
 208 module_param_named(tv, radeon_tv, int, 0444);
 209
 210 MODULE_PARM_DESC(audio, "Audio enable (-1 = auto, 0 = disable, 1 = enable)");
 211 module_param_named(audio, radeon_audio, int, 0444);
 212
 213 MODULE_PARM_DESC(disp_priority, "Display Priority (0 = auto, 1 = normal, 2 = high)");
 214 module_param_named(disp_priority, radeon_disp_priority, int, 0444);
 215
 216 MODULE_PARM_DESC(hw_i2c, "hw i2c engine enable (0 = disable)");
 217 module_param_named(hw_i2c, radeon_hw_i2c, int, 0444);
 218
 219 MODULE_PARM_DESC(pcie_gen2, "PCIE Gen2 mode (-1 = auto, 0 = disable, 1 = enable)");
 220 module_param_named(pcie_gen2, radeon_pcie_gen2, int, 0444);
 221
 222 MODULE_PARM_DESC(msi, "MSI support (1 = enable, 0 = disable, -1 = auto)");
 223 module_param_named(msi, radeon_msi, int, 0444);
 224
 225 MODULE_PARM_DESC(lockup_timeout, "GPU lockup timeout in ms (default 10000 = 10 seconds, 0 = disable)");
 226 module_param_named(lockup_timeout, radeon_lockup_timeout, int, 0444);
 227
 228 MODULE_PARM_DESC(fastfb, "Direct FB access for IGP chips (0 = disable, 1 = enable)");
 229 module_param_named(fastfb, radeon_fastfb, int, 0444);
 230
 231 MODULE_PARM_DESC(dpm, "DPM support (1 = enable, 0 = disable, -1 = auto)");
 232 module_param_named(dpm, radeon_dpm, int, 0444);
 233
 234 MODULE_PARM_DESC(aspm, "ASPM support (1 = enable, 0 = disable, -1 = auto)");
 235 module_param_named(aspm, radeon_aspm, int, 0444);
 236
 237 MODULE_PARM_DESC(runpm, "PX runtime pm (1 = force enable, 0 = disable, -1 = PX only default)");
 238 module_param_named(runpm, radeon_runtime_pm, int, 0444);
 239
 240 MODULE_PARM_DESC(hard_reset, "PCI config reset (1 = force enable, 0 = disable (default))");
 241 module_param_named(hard_reset, radeon_hard_reset, int, 0444);
 242
 243 MODULE_PARM_DESC(vm_size, "VM address space size in gigabytes (default 4GB)");
 244 module_param_named(vm_size, radeon_vm_size, int, 0444);
 245
 246 MODULE_PARM_DESC(vm_block_size, "VM page table size in bits (default depending on vm_size)");
 247 module_param_named(vm_block_size, radeon_vm_block_size, int, 0444);
 248
 249 MODULE_PARM_DESC(deep_color, "Deep Color support (1 = enable, 0 = disable (default))");
 250 module_param_named(deep_color, radeon_deep_color, int, 0444);
 251
 252 MODULE_PARM_DESC(use_pflipirq, "Pflip irqs for pageflip completion (0 = disable, 1 = as fallback, 2 = exclusive (default))");
 253 module_param_named(use_pflipirq, radeon_use_pflipirq, int, 0444);
 254
 255 MODULE_PARM_DESC(bapm, "BAPM support (1 = enable, 0 = disable, -1 = auto)");
 256 module_param_named(bapm, radeon_bapm, int, 0444);
 257
 258 MODULE_PARM_DESC(backlight, "backlight support (1 = enable, 0 = disable, -1 = auto)");
 259 module_param_named(backlight, radeon_backlight, int, 0444);
 260
 261 MODULE_PARM_DESC(auxch, "Use native auxch experimental support (1 = enable, 0 = disable, -1 = auto)");
 262 module_param_named(auxch, radeon_auxch, int, 0444);
 263
 264 MODULE_PARM_DESC(uvd, "uvd enable/disable uvd support (1 = enable, 0 = disable)");
 265 module_param_named(uvd, radeon_uvd, int, 0444);
 266
 267 MODULE_PARM_DESC(vce, "vce enable/disable vce support (1 = enable, 0 = disable)");
 268 module_param_named(vce, radeon_vce, int, 0444);
 269
 270 int radeon_si_support = 1;
 271 MODULE_PARM_DESC(si_support, "SI support (1 = enabled (default), 0 = disabled)");
 272 module_param_named(si_support, radeon_si_support, int, 0444);
 273
 274 int radeon_cik_support = 1;
 275 MODULE_PARM_DESC(cik_support, "CIK support (1 = enabled (default), 0 = disabled)");
 276 module_param_named(cik_support, radeon_cik_support, int, 0444);
 277
 278 static struct pci_device_id pciidlist[] = {
 279         radeon_PCI_IDS
 280 };
 281
 282 MODULE_DEVICE_TABLE(pci, pciidlist);
 283
 284 static const struct drm_driver kms_driver;
 285
 286 static int radeon_pci_probe(struct pci_dev *pdev,
 287                             const struct pci_device_id *ent)
 288 {
 289         unsigned long flags = 0;
 290         struct drm_device *dev;
 291         int ret;
 292
 293         if (!ent)
 294                 return -ENODEV; /* Avoid NULL-ptr deref in drm_get_pci_dev */
 295
 296         flags = ent->driver_data;
 297
 298         if (!radeon_si_support) {
 299                 switch (flags & RADEON_FAMILY_MASK) {
 300                 case CHIP_TAHITI:
 301                 case CHIP_PITCAIRN:
 302                 case CHIP_VERDE:
 303                 case CHIP_OLAND:
 304                 case CHIP_HAINAN:
 305                         dev_info(&pdev->dev,
 306                                  "SI support disabled by module param\n");
 307                         return -ENODEV;
 308                 }
 309         }
 310         if (!radeon_cik_support) {
 311                 switch (flags & RADEON_FAMILY_MASK) {
 312                 case CHIP_KAVERI:
 313                 case CHIP_BONAIRE:
 314                 case CHIP_HAWAII:
 315                 case CHIP_KABINI:
 316                 case CHIP_MULLINS:
 317                         dev_info(&pdev->dev,
 318                                  "CIK support disabled by module param\n");
 319                         return -ENODEV;
 320                 }
 321         }
 322
 323         if (vga_switcheroo_client_probe_defer(pdev))
 324                 return -EPROBE_DEFER;
 325
 326         /* Get rid of things like offb */
 327         ret = drm_aperture_remove_conflicting_pci_framebuffers(pdev, &kms_driver);
 328         if (ret)
 329                 return ret;
 330
 331         dev = drm_dev_alloc(&kms_driver, &pdev->dev);
 332         if (IS_ERR(dev))
 333                 return PTR_ERR(dev);
 334
 335         ret = pci_enable_device(pdev);
 336         if (ret)
 337                 goto err_free;
 338
 339         pci_set_drvdata(pdev, dev);
 340
 341         ret = drm_dev_register(dev, ent->driver_data);
 342         if (ret)
 343                 goto err_agp;
 344
 345         return 0;
 346
 347 err_agp:
 348         pci_disable_device(pdev);
 349 err_free:
 350         drm_dev_put(dev);
 351         return ret;
 352 }
 353
 354 static void
 355 radeon_pci_remove(struct pci_dev *pdev)
 356 {
 357         struct drm_device *dev = pci_get_drvdata(pdev);
 358
 359         drm_put_dev(dev);
 360 }
 361
 362 static void
 363 radeon_pci_shutdown(struct pci_dev *pdev)
 364 {
 365         /* if we are running in a VM, make sure the device
 366          * torn down properly on reboot/shutdown
 367          */
 368         if (radeon_device_is_virtual())
 369                 radeon_pci_remove(pdev);
 370
 371 #if defined(CONFIG_PPC64) || defined(CONFIG_MACH_LOONGSON64)
 372         /*
 373          * Some adapters need to be suspended before a
 374          * shutdown occurs in order to prevent an error
 375          * during kexec, shutdown or reboot.
 376          * Make this power and Loongson specific because
 377          * it breaks some other boards.
 378          */
 379         radeon_suspend_kms(pci_get_drvdata(pdev), true, true, false);
 380 #endif
 381 }
 382
 383 static int radeon_pmops_suspend(struct device *dev)
 384 {
 385         struct drm_device *drm_dev = dev_get_drvdata(dev);
 386         return radeon_suspend_kms(drm_dev, true, true, false);
 387 }
 388
 389 static int radeon_pmops_resume(struct device *dev)
 390 {
 391         struct drm_device *drm_dev = dev_get_drvdata(dev);
 392
 393         /* GPU comes up enabled by the bios on resume */
 394         if (radeon_is_px(drm_dev)) {
 395                 pm_runtime_disable(dev);
 396                 pm_runtime_set_active(dev);
 397                 pm_runtime_enable(dev);
 398         }
 399
 400         return radeon_resume_kms(drm_dev, true, true);
 401 }
 402
 403 static int radeon_pmops_freeze(struct device *dev)
 404 {
 405         struct drm_device *drm_dev = dev_get_drvdata(dev);
 406         return radeon_suspend_kms(drm_dev, false, true, true);
 407 }
 408
 409 static int radeon_pmops_thaw(struct device *dev)
 410 {
 411         struct drm_device *drm_dev = dev_get_drvdata(dev);
 412         return radeon_resume_kms(drm_dev, false, true);
 413 }
 414
 415 static int radeon_pmops_runtime_suspend(struct device *dev)
 416 {
 417         struct pci_dev *pdev = to_pci_dev(dev);
 418         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 419
 420         if (!radeon_is_px(drm_dev)) {
 421                 pm_runtime_forbid(dev);
 422                 return -EBUSY;
 423         }
 424
 425         drm_dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
 426         drm_kms_helper_poll_disable(drm_dev);
 427
 428         radeon_suspend_kms(drm_dev, false, false, false);
 429         pci_save_state(pdev);
 430         pci_disable_device(pdev);
 431         pci_ignore_hotplug(pdev);
 432         if (radeon_is_atpx_hybrid())
 433                 pci_set_power_state(pdev, PCI_D3cold);
 434         else if (!radeon_has_atpx_dgpu_power_cntl())
 435                 pci_set_power_state(pdev, PCI_D3hot);
 436         drm_dev->switch_power_state = DRM_SWITCH_POWER_DYNAMIC_OFF;
 437
 438         return 0;
 439 }
 440
 441 static int radeon_pmops_runtime_resume(struct device *dev)
 442 {
 443         struct pci_dev *pdev = to_pci_dev(dev);
 444         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 445         int ret;
 446
 447         if (!radeon_is_px(drm_dev))
 448                 return -EINVAL;
 449
 450         drm_dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
 451
 452         if (radeon_is_atpx_hybrid() ||
 453             !radeon_has_atpx_dgpu_power_cntl())
 454                 pci_set_power_state(pdev, PCI_D0);
 455         pci_restore_state(pdev);
 456         ret = pci_enable_device(pdev);
 457         if (ret)
 458                 return ret;
 459         pci_set_master(pdev);
 460
 461         ret = radeon_resume_kms(drm_dev, false, false);
 462         drm_kms_helper_poll_enable(drm_dev);
 463         drm_dev->switch_power_state = DRM_SWITCH_POWER_ON;
 464         return 0;
 465 }
 466
 467 static int radeon_pmops_runtime_idle(struct device *dev)
 468 {
 469         struct drm_device *drm_dev = dev_get_drvdata(dev);
 470         struct drm_crtc *crtc;
 471
 472         if (!radeon_is_px(drm_dev)) {
 473                 pm_runtime_forbid(dev);
 474                 return -EBUSY;
 475         }
 476
 477         list_for_each_entry(crtc, &drm_dev->mode_config.crtc_list, head) {
 478                 if (crtc->enabled) {
 479                         DRM_DEBUG_DRIVER("failing to power off - crtc active\n");
 480                         return -EBUSY;
 481                 }
 482         }
 483
 484         pm_runtime_mark_last_busy(dev);
 485         pm_runtime_autosuspend(dev);
 486         /* we don't want the main rpm_idle to call suspend - we want to autosuspend */
 487         return 1;
 488 }
 489
 490 long radeon_drm_ioctl(struct file *filp,
 491                       unsigned int cmd, unsigned long arg)
 492 {
 493         struct drm_file *file_priv = filp->private_data;
 494         struct drm_device *dev;
 495         long ret;
 496         dev = file_priv->minor->dev;
 497         ret = pm_runtime_get_sync(dev->dev);
 498         if (ret < 0) {
 499                 pm_runtime_put_autosuspend(dev->dev);
 500                 return ret;
 501         }
 502
 503         ret = drm_ioctl(filp, cmd, arg);
 504
 505         pm_runtime_mark_last_busy(dev->dev);
 506         pm_runtime_put_autosuspend(dev->dev);
 507         return ret;
 508 }
 509
 510 #ifdef CONFIG_COMPAT
 511 static long radeon_kms_compat_ioctl(struct file *filp, unsigned int cmd, unsigned long arg)
 512 {
 513         unsigned int nr = DRM_IOCTL_NR(cmd);
 514
 515         if (nr < DRM_COMMAND_BASE)
 516                 return drm_compat_ioctl(filp, cmd, arg);
 517
 518         return radeon_drm_ioctl(filp, cmd, arg);
 519 }
 520 #endif
 521
 522 static const struct dev_pm_ops radeon_pm_ops = {
 523         .suspend = radeon_pmops_suspend,
 524         .resume = radeon_pmops_resume,
 525         .freeze = radeon_pmops_freeze,
 526         .thaw = radeon_pmops_thaw,
 527         .poweroff = radeon_pmops_freeze,
 528         .restore = radeon_pmops_resume,
 529         .runtime_suspend = radeon_pmops_runtime_suspend,
 530         .runtime_resume = radeon_pmops_runtime_resume,
 531         .runtime_idle = radeon_pmops_runtime_idle,
 532 };
 533
 534 static const struct file_operations radeon_driver_kms_fops = {
 535         .owner = THIS_MODULE,
 536         .open = drm_open,
 537         .release = drm_release,
 538         .unlocked_ioctl = radeon_drm_ioctl,
 539         .mmap = drm_gem_mmap,
 540         .poll = drm_poll,
 541         .read = drm_read,
 542 #ifdef CONFIG_COMPAT
 543         .compat_ioctl = radeon_kms_compat_ioctl,
 544 #endif
 545 };
 546
 547 static const struct drm_ioctl_desc radeon_ioctls_kms[] = {
 548         DRM_IOCTL_DEF_DRV(RADEON_CP_INIT, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 549         DRM_IOCTL_DEF_DRV(RADEON_CP_START, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 550         DRM_IOCTL_DEF_DRV(RADEON_CP_STOP, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 551         DRM_IOCTL_DEF_DRV(RADEON_CP_RESET, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 552         DRM_IOCTL_DEF_DRV(RADEON_CP_IDLE, drm_invalid_op, DRM_AUTH),
 553         DRM_IOCTL_DEF_DRV(RADEON_CP_RESUME, drm_invalid_op, DRM_AUTH),
 554         DRM_IOCTL_DEF_DRV(RADEON_RESET, drm_invalid_op, DRM_AUTH),
 555         DRM_IOCTL_DEF_DRV(RADEON_FULLSCREEN, drm_invalid_op, DRM_AUTH),
 556         DRM_IOCTL_DEF_DRV(RADEON_SWAP, drm_invalid_op, DRM_AUTH),
 557         DRM_IOCTL_DEF_DRV(RADEON_CLEAR, drm_invalid_op, DRM_AUTH),
 558         DRM_IOCTL_DEF_DRV(RADEON_VERTEX, drm_invalid_op, DRM_AUTH),
 559         DRM_IOCTL_DEF_DRV(RADEON_INDICES, drm_invalid_op, DRM_AUTH),
 560         DRM_IOCTL_DEF_DRV(RADEON_TEXTURE, drm_invalid_op, DRM_AUTH),
 561         DRM_IOCTL_DEF_DRV(RADEON_STIPPLE, drm_invalid_op, DRM_AUTH),
 562         DRM_IOCTL_DEF_DRV(RADEON_INDIRECT, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 563         DRM_IOCTL_DEF_DRV(RADEON_VERTEX2, drm_invalid_op, DRM_AUTH),
 564         DRM_IOCTL_DEF_DRV(RADEON_CMDBUF, drm_invalid_op, DRM_AUTH),
 565         DRM_IOCTL_DEF_DRV(RADEON_GETPARAM, drm_invalid_op, DRM_AUTH),
 566         DRM_IOCTL_DEF_DRV(RADEON_FLIP, drm_invalid_op, DRM_AUTH),
 567         DRM_IOCTL_DEF_DRV(RADEON_ALLOC, drm_invalid_op, DRM_AUTH),
 568         DRM_IOCTL_DEF_DRV(RADEON_FREE, drm_invalid_op, DRM_AUTH),
 569         DRM_IOCTL_DEF_DRV(RADEON_INIT_HEAP, drm_invalid_op, DRM_AUTH|DRM_MASTER|DRM_ROOT_ONLY),
 570         DRM_IOCTL_DEF_DRV(RADEON_IRQ_EMIT, drm_invalid_op, DRM_AUTH),
 571         DRM_IOCTL_DEF_DRV(RADEON_IRQ_WAIT, drm_invalid_op, DRM_AUTH),
 572         DRM_IOCTL_DEF_DRV(RADEON_SETPARAM, drm_invalid_op, DRM_AUTH),
 573         DRM_IOCTL_DEF_DRV(RADEON_SURF_ALLOC, drm_invalid_op, DRM_AUTH),
 574         DRM_IOCTL_DEF_DRV(RADEON_SURF_FREE, drm_invalid_op, DRM_AUTH),
 575         /* KMS */
 576         DRM_IOCTL_DEF_DRV(RADEON_GEM_INFO, radeon_gem_info_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 577         DRM_IOCTL_DEF_DRV(RADEON_GEM_CREATE, radeon_gem_create_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 578         DRM_IOCTL_DEF_DRV(RADEON_GEM_MMAP, radeon_gem_mmap_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 579         DRM_IOCTL_DEF_DRV(RADEON_GEM_SET_DOMAIN, radeon_gem_set_domain_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 580         DRM_IOCTL_DEF_DRV(RADEON_GEM_PREAD, radeon_gem_pread_ioctl, DRM_AUTH),
 581         DRM_IOCTL_DEF_DRV(RADEON_GEM_PWRITE, radeon_gem_pwrite_ioctl, DRM_AUTH),
 582         DRM_IOCTL_DEF_DRV(RADEON_GEM_WAIT_IDLE, radeon_gem_wait_idle_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 583         DRM_IOCTL_DEF_DRV(RADEON_CS, radeon_cs_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 584         DRM_IOCTL_DEF_DRV(RADEON_INFO, radeon_info_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 585         DRM_IOCTL_DEF_DRV(RADEON_GEM_SET_TILING, radeon_gem_set_tiling_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 586         DRM_IOCTL_DEF_DRV(RADEON_GEM_GET_TILING, radeon_gem_get_tiling_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 587         DRM_IOCTL_DEF_DRV(RADEON_GEM_BUSY, radeon_gem_busy_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 588         DRM_IOCTL_DEF_DRV(RADEON_GEM_VA, radeon_gem_va_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 589         DRM_IOCTL_DEF_DRV(RADEON_GEM_OP, radeon_gem_op_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 590         DRM_IOCTL_DEF_DRV(RADEON_GEM_USERPTR, radeon_gem_userptr_ioctl, DRM_AUTH|DRM_RENDER_ALLOW),
 591 };
 592
 593 static const struct drm_driver kms_driver = {
 594         .driver_features =
 595             DRIVER_GEM | DRIVER_RENDER | DRIVER_MODESET,
 596         .load = radeon_driver_load_kms,
 597         .open = radeon_driver_open_kms,
 598         .postclose = radeon_driver_postclose_kms,
 599         .lastclose = radeon_driver_lastclose_kms,
 600         .unload = radeon_driver_unload_kms,
 601         .ioctls = radeon_ioctls_kms,
 602         .num_ioctls = ARRAY_SIZE(radeon_ioctls_kms),
 603         .dumb_create = radeon_mode_dumb_create,
 604         .dumb_map_offset = radeon_mode_dumb_mmap,
 605         .fops = &radeon_driver_kms_fops,
 606
 607         .prime_handle_to_fd = drm_gem_prime_handle_to_fd,
 608         .prime_fd_to_handle = drm_gem_prime_fd_to_handle,
 609         .gem_prime_import_sg_table = radeon_gem_prime_import_sg_table,
 610         .gem_prime_mmap = drm_gem_prime_mmap,
 611
 612         .name = DRIVER_NAME,
 613         .desc = DRIVER_DESC,
 614         .date = DRIVER_DATE,
 615         .major = KMS_DRIVER_MAJOR,
 616         .minor = KMS_DRIVER_MINOR,
 617         .patchlevel = KMS_DRIVER_PATCHLEVEL,
 618 };
 619
 620 static struct pci_driver radeon_kms_pci_driver = {
 621         .name = DRIVER_NAME,
 622         .id_table = pciidlist,
 623         .probe = radeon_pci_probe,
 624         .remove = radeon_pci_remove,
 625         .shutdown = radeon_pci_shutdown,
 626         .driver.pm = &radeon_pm_ops,
 627 };
 628
 629 static int __init radeon_module_init(void)
 630 {
 631         if (drm_firmware_drivers_only() && radeon_modeset == -1)
 632                 radeon_modeset = 0;
 633
 634         if (radeon_modeset == 0)
 635                 return -EINVAL;
 636
 637         DRM_INFO("radeon kernel modesetting enabled.\n");
 638         radeon_register_atpx_handler();
 639
 640         return pci_register_driver(&radeon_kms_pci_driver);
 641 }
 642
 643 static void __exit radeon_module_exit(void)
 644 {
 645         pci_unregister_driver(&radeon_kms_pci_driver);
 646         radeon_unregister_atpx_handler();
 647         mmu_notifier_synchronize();
 648 }
 649
 650 module_init(radeon_module_init);
 651 module_exit(radeon_module_exit);
 652
 653 MODULE_AUTHOR(DRIVER_AUTHOR);
 654 MODULE_DESCRIPTION(DRIVER_DESC);
 655 MODULE_LICENSE("GPL and additional rights");