drivers/gpu/drm/radeon/radeon_device.c

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  */
  28 #include <linux/console.h>
  29 #include <linux/slab.h>
  30 #include <drm/drmP.h>
  31 #include <drm/drm_crtc_helper.h>
  32 #include <drm/radeon_drm.h>
  33 #include <linux/vgaarb.h>
  34 #include <linux/vga_switcheroo.h>
  35 #include <linux/efi.h>
  36 #include "radeon_reg.h"
  37 #include "radeon.h"
  38 #include "atom.h"
  39
  40 static const char radeon_family_name[][16] = {
  41         "R100",
  42         "RV100",
  43         "RS100",
  44         "RV200",
  45         "RS200",
  46         "R200",
  47         "RV250",
  48         "RS300",
  49         "RV280",
  50         "R300",
  51         "R350",
  52         "RV350",
  53         "RV380",
  54         "R420",
  55         "R423",
  56         "RV410",
  57         "RS400",
  58         "RS480",
  59         "RS600",
  60         "RS690",
  61         "RS740",
  62         "RV515",
  63         "R520",
  64         "RV530",
  65         "RV560",
  66         "RV570",
  67         "R580",
  68         "R600",
  69         "RV610",
  70         "RV630",
  71         "RV670",
  72         "RV620",
  73         "RV635",
  74         "RS780",
  75         "RS880",
  76         "RV770",
  77         "RV730",
  78         "RV710",
  79         "RV740",
  80         "CEDAR",
  81         "REDWOOD",
  82         "JUNIPER",
  83         "CYPRESS",
  84         "HEMLOCK",
  85         "PALM",
  86         "SUMO",
  87         "SUMO2",
  88         "BARTS",
  89         "TURKS",
  90         "CAICOS",
  91         "CAYMAN",
  92         "ARUBA",
  93         "TAHITI",
  94         "PITCAIRN",
  95         "VERDE",
  96         "OLAND",
  97         "HAINAN",
  98         "BONAIRE",
  99         "KAVERI",
 100         "KABINI",
 101         "HAWAII",
 102         "LAST",
 103 };
 104
 105 bool radeon_is_px(struct drm_device *dev)
 106 {
 107         struct radeon_device *rdev = dev->dev_private;
 108
 109         if (rdev->flags & RADEON_IS_PX)
 110                 return true;
 111         return false;
 112 }
 113
 114 /**
 115  * radeon_program_register_sequence - program an array of registers.
 116  *
 117  * @rdev: radeon_device pointer
 118  * @registers: pointer to the register array
 119  * @array_size: size of the register array
 120  *
 121  * Programs an array or registers with and and or masks.
 122  * This is a helper for setting golden registers.
 123  */
 124 void radeon_program_register_sequence(struct radeon_device *rdev,
 125                                       const u32 *registers,
 126                                       const u32 array_size)
 127 {
 128         u32 tmp, reg, and_mask, or_mask;
 129         int i;
 130
 131         if (array_size % 3)
 132                 return;
 133
 134         for (i = 0; i < array_size; i +=3) {
 135                 reg = registers[i + 0];
 136                 and_mask = registers[i + 1];
 137                 or_mask = registers[i + 2];
 138
 139                 if (and_mask == 0xffffffff) {
 140                         tmp = or_mask;
 141                 } else {
 142                         tmp = RREG32(reg);
 143                         tmp &= ~and_mask;
 144                         tmp |= or_mask;
 145                 }
 146                 WREG32(reg, tmp);
 147         }
 148 }
 149
 150 void radeon_pci_config_reset(struct radeon_device *rdev)
 151 {
 152         pci_write_config_dword(rdev->pdev, 0x7c, RADEON_ASIC_RESET_DATA);
 153 }
 154
 155 /**
 156  * radeon_surface_init - Clear GPU surface registers.
 157  *
 158  * @rdev: radeon_device pointer
 159  *
 160  * Clear GPU surface registers (r1xx-r5xx).
 161  */
 162 void radeon_surface_init(struct radeon_device *rdev)
 163 {
 164         /* FIXME: check this out */
 165         if (rdev->family < CHIP_R600) {
 166                 int i;
 167
 168                 for (i = 0; i < RADEON_GEM_MAX_SURFACES; i++) {
 169                         if (rdev->surface_regs[i].bo)
 170                                 radeon_bo_get_surface_reg(rdev->surface_regs[i].bo);
 171                         else
 172                                 radeon_clear_surface_reg(rdev, i);
 173                 }
 174                 /* enable surfaces */
 175                 WREG32(RADEON_SURFACE_CNTL, 0);
 176         }
 177 }
 178
 179 /*
 180  * GPU scratch registers helpers function.
 181  */
 182 /**
 183  * radeon_scratch_init - Init scratch register driver information.
 184  *
 185  * @rdev: radeon_device pointer
 186  *
 187  * Init CP scratch register driver information (r1xx-r5xx)
 188  */
 189 void radeon_scratch_init(struct radeon_device *rdev)
 190 {
 191         int i;
 192
 193         /* FIXME: check this out */
 194         if (rdev->family < CHIP_R300) {
 195                 rdev->scratch.num_reg = 5;
 196         } else {
 197                 rdev->scratch.num_reg = 7;
 198         }
 199         rdev->scratch.reg_base = RADEON_SCRATCH_REG0;
 200         for (i = 0; i < rdev->scratch.num_reg; i++) {
 201                 rdev->scratch.free[i] = true;
 202                 rdev->scratch.reg[i] = rdev->scratch.reg_base + (i * 4);
 203         }
 204 }
 205
 206 /**
 207  * radeon_scratch_get - Allocate a scratch register
 208  *
 209  * @rdev: radeon_device pointer
 210  * @reg: scratch register mmio offset
 211  *
 212  * Allocate a CP scratch register for use by the driver (all asics).
 213  * Returns 0 on success or -EINVAL on failure.
 214  */
 215 int radeon_scratch_get(struct radeon_device *rdev, uint32_t *reg)
 216 {
 217         int i;
 218
 219         for (i = 0; i < rdev->scratch.num_reg; i++) {
 220                 if (rdev->scratch.free[i]) {
 221                         rdev->scratch.free[i] = false;
 222                         *reg = rdev->scratch.reg[i];
 223                         return 0;
 224                 }
 225         }
 226         return -EINVAL;
 227 }
 228
 229 /**
 230  * radeon_scratch_free - Free a scratch register
 231  *
 232  * @rdev: radeon_device pointer
 233  * @reg: scratch register mmio offset
 234  *
 235  * Free a CP scratch register allocated for use by the driver (all asics)
 236  */
 237 void radeon_scratch_free(struct radeon_device *rdev, uint32_t reg)
 238 {
 239         int i;
 240
 241         for (i = 0; i < rdev->scratch.num_reg; i++) {
 242                 if (rdev->scratch.reg[i] == reg) {
 243                         rdev->scratch.free[i] = true;
 244                         return;
 245                 }
 246         }
 247 }
 248
 249 /*
 250  * GPU doorbell aperture helpers function.
 251  */
 252 /**
 253  * radeon_doorbell_init - Init doorbell driver information.
 254  *
 255  * @rdev: radeon_device pointer
 256  *
 257  * Init doorbell driver information (CIK)
 258  * Returns 0 on success, error on failure.
 259  */
 260 static int radeon_doorbell_init(struct radeon_device *rdev)
 261 {
 262         /* doorbell bar mapping */
 263         rdev->doorbell.base = pci_resource_start(rdev->pdev, 2);
 264         rdev->doorbell.size = pci_resource_len(rdev->pdev, 2);
 265
 266         rdev->doorbell.num_doorbells = min_t(u32, rdev->doorbell.size / sizeof(u32), RADEON_MAX_DOORBELLS);
 267         if (rdev->doorbell.num_doorbells == 0)
 268                 return -EINVAL;
 269
 270         rdev->doorbell.ptr = ioremap(rdev->doorbell.base, rdev->doorbell.num_doorbells * sizeof(u32));
 271         if (rdev->doorbell.ptr == NULL) {
 272                 return -ENOMEM;
 273         }
 274         DRM_INFO("doorbell mmio base: 0x%08X\n", (uint32_t)rdev->doorbell.base);
 275         DRM_INFO("doorbell mmio size: %u\n", (unsigned)rdev->doorbell.size);
 276
 277         memset(&rdev->doorbell.used, 0, sizeof(rdev->doorbell.used));
 278
 279         return 0;
 280 }
 281
 282 /**
 283  * radeon_doorbell_fini - Tear down doorbell driver information.
 284  *
 285  * @rdev: radeon_device pointer
 286  *
 287  * Tear down doorbell driver information (CIK)
 288  */
 289 static void radeon_doorbell_fini(struct radeon_device *rdev)
 290 {
 291         iounmap(rdev->doorbell.ptr);
 292         rdev->doorbell.ptr = NULL;
 293 }
 294
 295 /**
 296  * radeon_doorbell_get - Allocate a doorbell entry
 297  *
 298  * @rdev: radeon_device pointer
 299  * @doorbell: doorbell index
 300  *
 301  * Allocate a doorbell for use by the driver (all asics).
 302  * Returns 0 on success or -EINVAL on failure.
 303  */
 304 int radeon_doorbell_get(struct radeon_device *rdev, u32 *doorbell)
 305 {
 306         unsigned long offset = find_first_zero_bit(rdev->doorbell.used, rdev->doorbell.num_doorbells);
 307         if (offset < rdev->doorbell.num_doorbells) {
 308                 __set_bit(offset, rdev->doorbell.used);
 309                 *doorbell = offset;
 310                 return 0;
 311         } else {
 312                 return -EINVAL;
 313         }
 314 }
 315
 316 /**
 317  * radeon_doorbell_free - Free a doorbell entry
 318  *
 319  * @rdev: radeon_device pointer
 320  * @doorbell: doorbell index
 321  *
 322  * Free a doorbell allocated for use by the driver (all asics)
 323  */
 324 void radeon_doorbell_free(struct radeon_device *rdev, u32 doorbell)
 325 {
 326         if (doorbell < rdev->doorbell.num_doorbells)
 327                 __clear_bit(doorbell, rdev->doorbell.used);
 328 }
 329
 330 /*
 331  * radeon_wb_*()
 332  * Writeback is the the method by which the the GPU updates special pages
 333  * in memory with the status of certain GPU events (fences, ring pointers,
 334  * etc.).
 335  */
 336
 337 /**
 338  * radeon_wb_disable - Disable Writeback
 339  *
 340  * @rdev: radeon_device pointer
 341  *
 342  * Disables Writeback (all asics).  Used for suspend.
 343  */
 344 void radeon_wb_disable(struct radeon_device *rdev)
 345 {
 346         rdev->wb.enabled = false;
 347 }
 348
 349 /**
 350  * radeon_wb_fini - Disable Writeback and free memory
 351  *
 352  * @rdev: radeon_device pointer
 353  *
 354  * Disables Writeback and frees the Writeback memory (all asics).
 355  * Used at driver shutdown.
 356  */
 357 void radeon_wb_fini(struct radeon_device *rdev)
 358 {
 359         radeon_wb_disable(rdev);
 360         if (rdev->wb.wb_obj) {
 361                 if (!radeon_bo_reserve(rdev->wb.wb_obj, false)) {
 362                         radeon_bo_kunmap(rdev->wb.wb_obj);
 363                         radeon_bo_unpin(rdev->wb.wb_obj);
 364                         radeon_bo_unreserve(rdev->wb.wb_obj);
 365                 }
 366                 radeon_bo_unref(&rdev->wb.wb_obj);
 367                 rdev->wb.wb = NULL;
 368                 rdev->wb.wb_obj = NULL;
 369         }
 370 }
 371
 372 /**
 373  * radeon_wb_init- Init Writeback driver info and allocate memory
 374  *
 375  * @rdev: radeon_device pointer
 376  *
 377  * Disables Writeback and frees the Writeback memory (all asics).
 378  * Used at driver startup.
 379  * Returns 0 on success or an -error on failure.
 380  */
 381 int radeon_wb_init(struct radeon_device *rdev)
 382 {
 383         int r;
 384
 385         if (rdev->wb.wb_obj == NULL) {
 386                 r = radeon_bo_create(rdev, RADEON_GPU_PAGE_SIZE, PAGE_SIZE, true,
 387                                      RADEON_GEM_DOMAIN_GTT, NULL, &rdev->wb.wb_obj);
 388                 if (r) {
 389                         dev_warn(rdev->dev, "(%d) create WB bo failed\n", r);
 390                         return r;
 391                 }
 392                 r = radeon_bo_reserve(rdev->wb.wb_obj, false);
 393                 if (unlikely(r != 0)) {
 394                         radeon_wb_fini(rdev);
 395                         return r;
 396                 }
 397                 r = radeon_bo_pin(rdev->wb.wb_obj, RADEON_GEM_DOMAIN_GTT,
 398                                 &rdev->wb.gpu_addr);
 399                 if (r) {
 400                         radeon_bo_unreserve(rdev->wb.wb_obj);
 401                         dev_warn(rdev->dev, "(%d) pin WB bo failed\n", r);
 402                         radeon_wb_fini(rdev);
 403                         return r;
 404                 }
 405                 r = radeon_bo_kmap(rdev->wb.wb_obj, (void **)&rdev->wb.wb);
 406                 radeon_bo_unreserve(rdev->wb.wb_obj);
 407                 if (r) {
 408                         dev_warn(rdev->dev, "(%d) map WB bo failed\n", r);
 409                         radeon_wb_fini(rdev);
 410                         return r;
 411                 }
 412         }
 413
 414         /* clear wb memory */
 415         memset((char *)rdev->wb.wb, 0, RADEON_GPU_PAGE_SIZE);
 416         /* disable event_write fences */
 417         rdev->wb.use_event = false;
 418         /* disabled via module param */
 419         if (radeon_no_wb == 1) {
 420                 rdev->wb.enabled = false;
 421         } else {
 422                 if (rdev->flags & RADEON_IS_AGP) {
 423                         /* often unreliable on AGP */
 424                         rdev->wb.enabled = false;
 425                 } else if (rdev->family < CHIP_R300) {
 426                         /* often unreliable on pre-r300 */
 427                         rdev->wb.enabled = false;
 428                 } else {
 429                         rdev->wb.enabled = true;
 430                         /* event_write fences are only available on r600+ */
 431                         if (rdev->family >= CHIP_R600) {
 432                                 rdev->wb.use_event = true;
 433                         }
 434                 }
 435         }
 436         /* always use writeback/events on NI, APUs */
 437         if (rdev->family >= CHIP_PALM) {
 438                 rdev->wb.enabled = true;
 439                 rdev->wb.use_event = true;
 440         }
 441
 442         dev_info(rdev->dev, "WB %sabled\n", rdev->wb.enabled ? "en" : "dis");
 443
 444         return 0;
 445 }
 446
 447 /**
 448  * radeon_vram_location - try to find VRAM location
 449  * @rdev: radeon device structure holding all necessary informations
 450  * @mc: memory controller structure holding memory informations
 451  * @base: base address at which to put VRAM
 452  *
 453  * Function will place try to place VRAM at base address provided
 454  * as parameter (which is so far either PCI aperture address or
 455  * for IGP TOM base address).
 456  *
 457  * If there is not enough space to fit the unvisible VRAM in the 32bits
 458  * address space then we limit the VRAM size to the aperture.
 459  *
 460  * If we are using AGP and if the AGP aperture doesn't allow us to have
 461  * room for all the VRAM than we restrict the VRAM to the PCI aperture
 462  * size and print a warning.
 463  *
 464  * This function will never fails, worst case are limiting VRAM.
 465  *
 466  * Note: GTT start, end, size should be initialized before calling this
 467  * function on AGP platform.
 468  *
 469  * Note: We don't explicitly enforce VRAM start to be aligned on VRAM size,
 470  * this shouldn't be a problem as we are using the PCI aperture as a reference.
 471  * Otherwise this would be needed for rv280, all r3xx, and all r4xx, but
 472  * not IGP.
 473  *
 474  * Note: we use mc_vram_size as on some board we need to program the mc to
 475  * cover the whole aperture even if VRAM size is inferior to aperture size
 476  * Novell bug 204882 + along with lots of ubuntu ones
 477  *
 478  * Note: when limiting vram it's safe to overwritte real_vram_size because
 479  * we are not in case where real_vram_size is inferior to mc_vram_size (ie
 480  * note afected by bogus hw of Novell bug 204882 + along with lots of ubuntu
 481  * ones)
 482  *
 483  * Note: IGP TOM addr should be the same as the aperture addr, we don't
 484  * explicitly check for that thought.
 485  *
 486  * FIXME: when reducing VRAM size align new size on power of 2.
 487  */
 488 void radeon_vram_location(struct radeon_device *rdev, struct radeon_mc *mc, u64 base)
 489 {
 490         uint64_t limit = (uint64_t)radeon_vram_limit << 20;
 491
 492         mc->vram_start = base;
 493         if (mc->mc_vram_size > (rdev->mc.mc_mask - base + 1)) {
 494                 dev_warn(rdev->dev, "limiting VRAM to PCI aperture size\n");
 495                 mc->real_vram_size = mc->aper_size;
 496                 mc->mc_vram_size = mc->aper_size;
 497         }
 498         mc->vram_end = mc->vram_start + mc->mc_vram_size - 1;
 499         if (rdev->flags & RADEON_IS_AGP && mc->vram_end > mc->gtt_start && mc->vram_start <= mc->gtt_end) {
 500                 dev_warn(rdev->dev, "limiting VRAM to PCI aperture size\n");
 501                 mc->real_vram_size = mc->aper_size;
 502                 mc->mc_vram_size = mc->aper_size;
 503         }
 504         mc->vram_end = mc->vram_start + mc->mc_vram_size - 1;
 505         if (limit && limit < mc->real_vram_size)
 506                 mc->real_vram_size = limit;
 507         dev_info(rdev->dev, "VRAM: %lluM 0x%016llX - 0x%016llX (%lluM used)\n",
 508                         mc->mc_vram_size >> 20, mc->vram_start,
 509                         mc->vram_end, mc->real_vram_size >> 20);
 510 }
 511
 512 /**
 513  * radeon_gtt_location - try to find GTT location
 514  * @rdev: radeon device structure holding all necessary informations
 515  * @mc: memory controller structure holding memory informations
 516  *
 517  * Function will place try to place GTT before or after VRAM.
 518  *
 519  * If GTT size is bigger than space left then we ajust GTT size.
 520  * Thus function will never fails.
 521  *
 522  * FIXME: when reducing GTT size align new size on power of 2.
 523  */
 524 void radeon_gtt_location(struct radeon_device *rdev, struct radeon_mc *mc)
 525 {
 526         u64 size_af, size_bf;
 527
 528         size_af = ((rdev->mc.mc_mask - mc->vram_end) + mc->gtt_base_align) & ~mc->gtt_base_align;
 529         size_bf = mc->vram_start & ~mc->gtt_base_align;
 530         if (size_bf > size_af) {
 531                 if (mc->gtt_size > size_bf) {
 532                         dev_warn(rdev->dev, "limiting GTT\n");
 533                         mc->gtt_size = size_bf;
 534                 }
 535                 mc->gtt_start = (mc->vram_start & ~mc->gtt_base_align) - mc->gtt_size;
 536         } else {
 537                 if (mc->gtt_size > size_af) {
 538                         dev_warn(rdev->dev, "limiting GTT\n");
 539                         mc->gtt_size = size_af;
 540                 }
 541                 mc->gtt_start = (mc->vram_end + 1 + mc->gtt_base_align) & ~mc->gtt_base_align;
 542         }
 543         mc->gtt_end = mc->gtt_start + mc->gtt_size - 1;
 544         dev_info(rdev->dev, "GTT: %lluM 0x%016llX - 0x%016llX\n",
 545                         mc->gtt_size >> 20, mc->gtt_start, mc->gtt_end);
 546 }
 547
 548 /*
 549  * GPU helpers function.
 550  */
 551 /**
 552  * radeon_card_posted - check if the hw has already been initialized
 553  *
 554  * @rdev: radeon_device pointer
 555  *
 556  * Check if the asic has been initialized (all asics).
 557  * Used at driver startup.
 558  * Returns true if initialized or false if not.
 559  */
 560 bool radeon_card_posted(struct radeon_device *rdev)
 561 {
 562         uint32_t reg;
 563
 564         /* required for EFI mode on macbook2,1 which uses an r5xx asic */
 565         if (efi_enabled(EFI_BOOT) &&
 566             (rdev->pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE) &&
 567             (rdev->family < CHIP_R600))
 568                 return false;
 569
 570         if (ASIC_IS_NODCE(rdev))
 571                 goto check_memsize;
 572
 573         /* first check CRTCs */
 574         if (ASIC_IS_DCE4(rdev)) {
 575                 reg = RREG32(EVERGREEN_CRTC_CONTROL + EVERGREEN_CRTC0_REGISTER_OFFSET) |
 576                         RREG32(EVERGREEN_CRTC_CONTROL + EVERGREEN_CRTC1_REGISTER_OFFSET);
 577                         if (rdev->num_crtc >= 4) {
 578                                 reg |= RREG32(EVERGREEN_CRTC_CONTROL + EVERGREEN_CRTC2_REGISTER_OFFSET) |
 579                                         RREG32(EVERGREEN_CRTC_CONTROL + EVERGREEN_CRTC3_REGISTER_OFFSET);
 580                         }
 581                         if (rdev->num_crtc >= 6) {
 582                                 reg |= RREG32(EVERGREEN_CRTC_CONTROL + EVERGREEN_CRTC4_REGISTER_OFFSET) |
 583                                         RREG32(EVERGREEN_CRTC_CONTROL + EVERGREEN_CRTC5_REGISTER_OFFSET);
 584                         }
 585                 if (reg & EVERGREEN_CRTC_MASTER_EN)
 586                         return true;
 587         } else if (ASIC_IS_AVIVO(rdev)) {
 588                 reg = RREG32(AVIVO_D1CRTC_CONTROL) |
 589                       RREG32(AVIVO_D2CRTC_CONTROL);
 590                 if (reg & AVIVO_CRTC_EN) {
 591                         return true;
 592                 }
 593         } else {
 594                 reg = RREG32(RADEON_CRTC_GEN_CNTL) |
 595                       RREG32(RADEON_CRTC2_GEN_CNTL);
 596                 if (reg & RADEON_CRTC_EN) {
 597                         return true;
 598                 }
 599         }
 600
 601 check_memsize:
 602         /* then check MEM_SIZE, in case the crtcs are off */
 603         if (rdev->family >= CHIP_R600)
 604                 reg = RREG32(R600_CONFIG_MEMSIZE);
 605         else
 606                 reg = RREG32(RADEON_CONFIG_MEMSIZE);
 607
 608         if (reg)
 609                 return true;
 610
 611         return false;
 612
 613 }
 614
 615 /**
 616  * radeon_update_bandwidth_info - update display bandwidth params
 617  *
 618  * @rdev: radeon_device pointer
 619  *
 620  * Used when sclk/mclk are switched or display modes are set.
 621  * params are used to calculate display watermarks (all asics)
 622  */
 623 void radeon_update_bandwidth_info(struct radeon_device *rdev)
 624 {
 625         fixed20_12 a;
 626         u32 sclk = rdev->pm.current_sclk;
 627         u32 mclk = rdev->pm.current_mclk;
 628
 629         /* sclk/mclk in Mhz */
 630         a.full = dfixed_const(100);
 631         rdev->pm.sclk.full = dfixed_const(sclk);
 632         rdev->pm.sclk.full = dfixed_div(rdev->pm.sclk, a);
 633         rdev->pm.mclk.full = dfixed_const(mclk);
 634         rdev->pm.mclk.full = dfixed_div(rdev->pm.mclk, a);
 635
 636         if (rdev->flags & RADEON_IS_IGP) {
 637                 a.full = dfixed_const(16);
 638                 /* core_bandwidth = sclk(Mhz) * 16 */
 639                 rdev->pm.core_bandwidth.full = dfixed_div(rdev->pm.sclk, a);
 640         }
 641 }
 642
 643 /**
 644  * radeon_boot_test_post_card - check and possibly initialize the hw
 645  *
 646  * @rdev: radeon_device pointer
 647  *
 648  * Check if the asic is initialized and if not, attempt to initialize
 649  * it (all asics).
 650  * Returns true if initialized or false if not.
 651  */
 652 bool radeon_boot_test_post_card(struct radeon_device *rdev)
 653 {
 654         if (radeon_card_posted(rdev))
 655                 return true;
 656
 657         if (rdev->bios) {
 658                 DRM_INFO("GPU not posted. posting now...\n");
 659                 if (rdev->is_atom_bios)
 660                         atom_asic_init(rdev->mode_info.atom_context);
 661                 else
 662                         radeon_combios_asic_init(rdev->ddev);
 663                 return true;
 664         } else {
 665                 dev_err(rdev->dev, "Card not posted and no BIOS - ignoring\n");
 666                 return false;
 667         }
 668 }
 669
 670 /**
 671  * radeon_dummy_page_init - init dummy page used by the driver
 672  *
 673  * @rdev: radeon_device pointer
 674  *
 675  * Allocate the dummy page used by the driver (all asics).
 676  * This dummy page is used by the driver as a filler for gart entries
 677  * when pages are taken out of the GART
 678  * Returns 0 on sucess, -ENOMEM on failure.
 679  */
 680 int radeon_dummy_page_init(struct radeon_device *rdev)
 681 {
 682         if (rdev->dummy_page.page)
 683                 return 0;
 684         rdev->dummy_page.page = alloc_page(GFP_DMA32 | GFP_KERNEL | __GFP_ZERO);
 685         if (rdev->dummy_page.page == NULL)
 686                 return -ENOMEM;
 687         rdev->dummy_page.addr = pci_map_page(rdev->pdev, rdev->dummy_page.page,
 688                                         0, PAGE_SIZE, PCI_DMA_BIDIRECTIONAL);
 689         if (pci_dma_mapping_error(rdev->pdev, rdev->dummy_page.addr)) {
 690                 dev_err(&rdev->pdev->dev, "Failed to DMA MAP the dummy page\n");
 691                 __free_page(rdev->dummy_page.page);
 692                 rdev->dummy_page.page = NULL;
 693                 return -ENOMEM;
 694         }
 695         return 0;
 696 }
 697
 698 /**
 699  * radeon_dummy_page_fini - free dummy page used by the driver
 700  *
 701  * @rdev: radeon_device pointer
 702  *
 703  * Frees the dummy page used by the driver (all asics).
 704  */
 705 void radeon_dummy_page_fini(struct radeon_device *rdev)
 706 {
 707         if (rdev->dummy_page.page == NULL)
 708                 return;
 709         pci_unmap_page(rdev->pdev, rdev->dummy_page.addr,
 710                         PAGE_SIZE, PCI_DMA_BIDIRECTIONAL);
 711         __free_page(rdev->dummy_page.page);
 712         rdev->dummy_page.page = NULL;
 713 }
 714
 715
 716 /* ATOM accessor methods */
 717 /*
 718  * ATOM is an interpreted byte code stored in tables in the vbios.  The
 719  * driver registers callbacks to access registers and the interpreter
 720  * in the driver parses the tables and executes then to program specific
 721  * actions (set display modes, asic init, etc.).  See radeon_atombios.c,
 722  * atombios.h, and atom.c
 723  */
 724
 725 /**
 726  * cail_pll_read - read PLL register
 727  *
 728  * @info: atom card_info pointer
 729  * @reg: PLL register offset
 730  *
 731  * Provides a PLL register accessor for the atom interpreter (r4xx+).
 732  * Returns the value of the PLL register.
 733  */
 734 static uint32_t cail_pll_read(struct card_info *info, uint32_t reg)
 735 {
 736         struct radeon_device *rdev = info->dev->dev_private;
 737         uint32_t r;
 738
 739         r = rdev->pll_rreg(rdev, reg);
 740         return r;
 741 }
 742
 743 /**
 744  * cail_pll_write - write PLL register
 745  *
 746  * @info: atom card_info pointer
 747  * @reg: PLL register offset
 748  * @val: value to write to the pll register
 749  *
 750  * Provides a PLL register accessor for the atom interpreter (r4xx+).
 751  */
 752 static void cail_pll_write(struct card_info *info, uint32_t reg, uint32_t val)
 753 {
 754         struct radeon_device *rdev = info->dev->dev_private;
 755
 756         rdev->pll_wreg(rdev, reg, val);
 757 }
 758
 759 /**
 760  * cail_mc_read - read MC (Memory Controller) register
 761  *
 762  * @info: atom card_info pointer
 763  * @reg: MC register offset
 764  *
 765  * Provides an MC register accessor for the atom interpreter (r4xx+).
 766  * Returns the value of the MC register.
 767  */
 768 static uint32_t cail_mc_read(struct card_info *info, uint32_t reg)
 769 {
 770         struct radeon_device *rdev = info->dev->dev_private;
 771         uint32_t r;
 772
 773         r = rdev->mc_rreg(rdev, reg);
 774         return r;
 775 }
 776
 777 /**
 778  * cail_mc_write - write MC (Memory Controller) register
 779  *
 780  * @info: atom card_info pointer
 781  * @reg: MC register offset
 782  * @val: value to write to the pll register
 783  *
 784  * Provides a MC register accessor for the atom interpreter (r4xx+).
 785  */
 786 static void cail_mc_write(struct card_info *info, uint32_t reg, uint32_t val)
 787 {
 788         struct radeon_device *rdev = info->dev->dev_private;
 789
 790         rdev->mc_wreg(rdev, reg, val);
 791 }
 792
 793 /**
 794  * cail_reg_write - write MMIO register
 795  *
 796  * @info: atom card_info pointer
 797  * @reg: MMIO register offset
 798  * @val: value to write to the pll register
 799  *
 800  * Provides a MMIO register accessor for the atom interpreter (r4xx+).
 801  */
 802 static void cail_reg_write(struct card_info *info, uint32_t reg, uint32_t val)
 803 {
 804         struct radeon_device *rdev = info->dev->dev_private;
 805
 806         WREG32(reg*4, val);
 807 }
 808
 809 /**
 810  * cail_reg_read - read MMIO register
 811  *
 812  * @info: atom card_info pointer
 813  * @reg: MMIO register offset
 814  *
 815  * Provides an MMIO register accessor for the atom interpreter (r4xx+).
 816  * Returns the value of the MMIO register.
 817  */
 818 static uint32_t cail_reg_read(struct card_info *info, uint32_t reg)
 819 {
 820         struct radeon_device *rdev = info->dev->dev_private;
 821         uint32_t r;
 822
 823         r = RREG32(reg*4);
 824         return r;
 825 }
 826
 827 /**
 828  * cail_ioreg_write - write IO register
 829  *
 830  * @info: atom card_info pointer
 831  * @reg: IO register offset
 832  * @val: value to write to the pll register
 833  *
 834  * Provides a IO register accessor for the atom interpreter (r4xx+).
 835  */
 836 static void cail_ioreg_write(struct card_info *info, uint32_t reg, uint32_t val)
 837 {
 838         struct radeon_device *rdev = info->dev->dev_private;
 839
 840         WREG32_IO(reg*4, val);
 841 }
 842
 843 /**
 844  * cail_ioreg_read - read IO register
 845  *
 846  * @info: atom card_info pointer
 847  * @reg: IO register offset
 848  *
 849  * Provides an IO register accessor for the atom interpreter (r4xx+).
 850  * Returns the value of the IO register.
 851  */
 852 static uint32_t cail_ioreg_read(struct card_info *info, uint32_t reg)
 853 {
 854         struct radeon_device *rdev = info->dev->dev_private;
 855         uint32_t r;
 856
 857         r = RREG32_IO(reg*4);
 858         return r;
 859 }
 860
 861 /**
 862  * radeon_atombios_init - init the driver info and callbacks for atombios
 863  *
 864  * @rdev: radeon_device pointer
 865  *
 866  * Initializes the driver info and register access callbacks for the
 867  * ATOM interpreter (r4xx+).
 868  * Returns 0 on sucess, -ENOMEM on failure.
 869  * Called at driver startup.
 870  */
 871 int radeon_atombios_init(struct radeon_device *rdev)
 872 {
 873         struct card_info *atom_card_info =
 874             kzalloc(sizeof(struct card_info), GFP_KERNEL);
 875
 876         if (!atom_card_info)
 877                 return -ENOMEM;
 878
 879         rdev->mode_info.atom_card_info = atom_card_info;
 880         atom_card_info->dev = rdev->ddev;
 881         atom_card_info->reg_read = cail_reg_read;
 882         atom_card_info->reg_write = cail_reg_write;
 883         /* needed for iio ops */
 884         if (rdev->rio_mem) {
 885                 atom_card_info->ioreg_read = cail_ioreg_read;
 886                 atom_card_info->ioreg_write = cail_ioreg_write;
 887         } else {
 888                 DRM_ERROR("Unable to find PCI I/O BAR; using MMIO for ATOM IIO\n");
 889                 atom_card_info->ioreg_read = cail_reg_read;
 890                 atom_card_info->ioreg_write = cail_reg_write;
 891         }
 892         atom_card_info->mc_read = cail_mc_read;
 893         atom_card_info->mc_write = cail_mc_write;
 894         atom_card_info->pll_read = cail_pll_read;
 895         atom_card_info->pll_write = cail_pll_write;
 896
 897         rdev->mode_info.atom_context = atom_parse(atom_card_info, rdev->bios);
 898         if (!rdev->mode_info.atom_context) {
 899                 radeon_atombios_fini(rdev);
 900                 return -ENOMEM;
 901         }
 902
 903         mutex_init(&rdev->mode_info.atom_context->mutex);
 904         radeon_atom_initialize_bios_scratch_regs(rdev->ddev);
 905         atom_allocate_fb_scratch(rdev->mode_info.atom_context);
 906         return 0;
 907 }
 908
 909 /**
 910  * radeon_atombios_fini - free the driver info and callbacks for atombios
 911  *
 912  * @rdev: radeon_device pointer
 913  *
 914  * Frees the driver info and register access callbacks for the ATOM
 915  * interpreter (r4xx+).
 916  * Called at driver shutdown.
 917  */
 918 void radeon_atombios_fini(struct radeon_device *rdev)
 919 {
 920         if (rdev->mode_info.atom_context) {
 921                 kfree(rdev->mode_info.atom_context->scratch);
 922         }
 923         kfree(rdev->mode_info.atom_context);
 924         rdev->mode_info.atom_context = NULL;
 925         kfree(rdev->mode_info.atom_card_info);
 926         rdev->mode_info.atom_card_info = NULL;
 927 }
 928
 929 /* COMBIOS */
 930 /*
 931  * COMBIOS is the bios format prior to ATOM. It provides
 932  * command tables similar to ATOM, but doesn't have a unified
 933  * parser.  See radeon_combios.c
 934  */
 935
 936 /**
 937  * radeon_combios_init - init the driver info for combios
 938  *
 939  * @rdev: radeon_device pointer
 940  *
 941  * Initializes the driver info for combios (r1xx-r3xx).
 942  * Returns 0 on sucess.
 943  * Called at driver startup.
 944  */
 945 int radeon_combios_init(struct radeon_device *rdev)
 946 {
 947         radeon_combios_initialize_bios_scratch_regs(rdev->ddev);
 948         return 0;
 949 }
 950
 951 /**
 952  * radeon_combios_fini - free the driver info for combios
 953  *
 954  * @rdev: radeon_device pointer
 955  *
 956  * Frees the driver info for combios (r1xx-r3xx).
 957  * Called at driver shutdown.
 958  */
 959 void radeon_combios_fini(struct radeon_device *rdev)
 960 {
 961 }
 962
 963 /* if we get transitioned to only one device, take VGA back */
 964 /**
 965  * radeon_vga_set_decode - enable/disable vga decode
 966  *
 967  * @cookie: radeon_device pointer
 968  * @state: enable/disable vga decode
 969  *
 970  * Enable/disable vga decode (all asics).
 971  * Returns VGA resource flags.
 972  */
 973 static unsigned int radeon_vga_set_decode(void *cookie, bool state)
 974 {
 975         struct radeon_device *rdev = cookie;
 976         radeon_vga_set_state(rdev, state);
 977         if (state)
 978                 return VGA_RSRC_LEGACY_IO | VGA_RSRC_LEGACY_MEM |
 979                        VGA_RSRC_NORMAL_IO | VGA_RSRC_NORMAL_MEM;
 980         else
 981                 return VGA_RSRC_NORMAL_IO | VGA_RSRC_NORMAL_MEM;
 982 }
 983
 984 /**
 985  * radeon_check_pot_argument - check that argument is a power of two
 986  *
 987  * @arg: value to check
 988  *
 989  * Validates that a certain argument is a power of two (all asics).
 990  * Returns true if argument is valid.
 991  */
 992 static bool radeon_check_pot_argument(int arg)
 993 {
 994         return (arg & (arg - 1)) == 0;
 995 }
 996
 997 /**
 998  * radeon_check_arguments - validate module params
 999  *
1000  * @rdev: radeon_device pointer
1001  *
1002  * Validates certain module parameters and updates
1003  * the associated values used by the driver (all asics).
1004  */
1005 static void radeon_check_arguments(struct radeon_device *rdev)
1006 {
1007         /* vramlimit must be a power of two */
1008         if (!radeon_check_pot_argument(radeon_vram_limit)) {
1009                 dev_warn(rdev->dev, "vram limit (%d) must be a power of 2\n",
1010                                 radeon_vram_limit);
1011                 radeon_vram_limit = 0;
1012         }
1013
1014         if (radeon_gart_size == -1) {
1015                 /* default to a larger gart size on newer asics */
1016                 if (rdev->family >= CHIP_RV770)
1017                         radeon_gart_size = 1024;
1018                 else
1019                         radeon_gart_size = 512;
1020         }
1021         /* gtt size must be power of two and greater or equal to 32M */
1022         if (radeon_gart_size < 32) {
1023                 dev_warn(rdev->dev, "gart size (%d) too small\n",
1024                                 radeon_gart_size);
1025                 if (rdev->family >= CHIP_RV770)
1026                         radeon_gart_size = 1024;
1027                 else
1028                         radeon_gart_size = 512;
1029         } else if (!radeon_check_pot_argument(radeon_gart_size)) {
1030                 dev_warn(rdev->dev, "gart size (%d) must be a power of 2\n",
1031                                 radeon_gart_size);
1032                 if (rdev->family >= CHIP_RV770)
1033                         radeon_gart_size = 1024;
1034                 else
1035                         radeon_gart_size = 512;
1036         }
1037         rdev->mc.gtt_size = (uint64_t)radeon_gart_size << 20;
1038
1039         /* AGP mode can only be -1, 1, 2, 4, 8 */
1040         switch (radeon_agpmode) {
1041         case -1:
1042         case 0:
1043         case 1:
1044         case 2:
1045         case 4:
1046         case 8:
1047                 break;
1048         default:
1049                 dev_warn(rdev->dev, "invalid AGP mode %d (valid mode: "
1050                                 "-1, 0, 1, 2, 4, 8)\n", radeon_agpmode);
1051                 radeon_agpmode = 0;
1052                 break;
1053         }
1054 }
1055
1056 /**
1057  * radeon_switcheroo_quirk_long_wakeup - return true if longer d3 delay is
1058  * needed for waking up.
1059  *
1060  * @pdev: pci dev pointer
1061  */
1062 static bool radeon_switcheroo_quirk_long_wakeup(struct pci_dev *pdev)
1063 {
1064
1065         /* 6600m in a macbook pro */
1066         if (pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1067             pdev->subsystem_device == 0x00e2) {
1068                 printk(KERN_INFO "radeon: quirking longer d3 wakeup delay\n");
1069                 return true;
1070         }
1071
1072         return false;
1073 }
1074
1075 /**
1076  * radeon_switcheroo_set_state - set switcheroo state
1077  *
1078  * @pdev: pci dev pointer
1079  * @state: vga switcheroo state
1080  *
1081  * Callback for the switcheroo driver.  Suspends or resumes the
1082  * the asics before or after it is powered up using ACPI methods.
1083  */
1084 static void radeon_switcheroo_set_state(struct pci_dev *pdev, enum vga_switcheroo_state state)
1085 {
1086         struct drm_device *dev = pci_get_drvdata(pdev);
1087
1088         if (radeon_is_px(dev) && state == VGA_SWITCHEROO_OFF)
1089                 return;
1090
1091         if (state == VGA_SWITCHEROO_ON) {
1092                 unsigned d3_delay = dev->pdev->d3_delay;
1093
1094                 printk(KERN_INFO "radeon: switched on\n");
1095                 /* don't suspend or resume card normally */
1096                 dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
1097
1098                 if (d3_delay < 20 && radeon_switcheroo_quirk_long_wakeup(pdev))
1099                         dev->pdev->d3_delay = 20;
1100
1101                 radeon_resume_kms(dev, true, true);
1102
1103                 dev->pdev->d3_delay = d3_delay;
1104
1105                 dev->switch_power_state = DRM_SWITCH_POWER_ON;
1106                 drm_kms_helper_poll_enable(dev);
1107         } else {
1108                 printk(KERN_INFO "radeon: switched off\n");
1109                 drm_kms_helper_poll_disable(dev);
1110                 dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
1111                 radeon_suspend_kms(dev, true, true);
1112                 dev->switch_power_state = DRM_SWITCH_POWER_OFF;
1113         }
1114 }
1115
1116 /**
1117  * radeon_switcheroo_can_switch - see if switcheroo state can change
1118  *
1119  * @pdev: pci dev pointer
1120  *
1121  * Callback for the switcheroo driver.  Check of the switcheroo
1122  * state can be changed.
1123  * Returns true if the state can be changed, false if not.
1124  */
1125 static bool radeon_switcheroo_can_switch(struct pci_dev *pdev)
1126 {
1127         struct drm_device *dev = pci_get_drvdata(pdev);
1128         bool can_switch;
1129
1130         spin_lock(&dev->count_lock);
1131         can_switch = (dev->open_count == 0);
1132         spin_unlock(&dev->count_lock);
1133         return can_switch;
1134 }
1135
1136 static const struct vga_switcheroo_client_ops radeon_switcheroo_ops = {
1137         .set_gpu_state = radeon_switcheroo_set_state,
1138         .reprobe = NULL,
1139         .can_switch = radeon_switcheroo_can_switch,
1140 };
1141
1142 /**
1143  * radeon_device_init - initialize the driver
1144  *
1145  * @rdev: radeon_device pointer
1146  * @pdev: drm dev pointer
1147  * @pdev: pci dev pointer
1148  * @flags: driver flags
1149  *
1150  * Initializes the driver info and hw (all asics).
1151  * Returns 0 for success or an error on failure.
1152  * Called at driver startup.
1153  */
1154 int radeon_device_init(struct radeon_device *rdev,
1155                        struct drm_device *ddev,
1156                        struct pci_dev *pdev,
1157                        uint32_t flags)
1158 {
1159         int r, i;
1160         int dma_bits;
1161         bool runtime = false;
1162
1163         rdev->shutdown = false;
1164         rdev->dev = &pdev->dev;
1165         rdev->ddev = ddev;
1166         rdev->pdev = pdev;
1167         rdev->flags = flags;
1168         rdev->family = flags & RADEON_FAMILY_MASK;
1169         rdev->is_atom_bios = false;
1170         rdev->usec_timeout = RADEON_MAX_USEC_TIMEOUT;
1171         rdev->mc.gtt_size = 512 * 1024 * 1024;
1172         rdev->accel_working = false;
1173         /* set up ring ids */
1174         for (i = 0; i < RADEON_NUM_RINGS; i++) {
1175                 rdev->ring[i].idx = i;
1176         }
1177
1178         DRM_INFO("initializing kernel modesetting (%s 0x%04X:0x%04X 0x%04X:0x%04X).\n",
1179                 radeon_family_name[rdev->family], pdev->vendor, pdev->device,
1180                 pdev->subsystem_vendor, pdev->subsystem_device);
1181
1182         /* mutex initialization are all done here so we
1183          * can recall function without having locking issues */
1184         mutex_init(&rdev->ring_lock);
1185         mutex_init(&rdev->dc_hw_i2c_mutex);
1186         atomic_set(&rdev->ih.lock, 0);
1187         mutex_init(&rdev->gem.mutex);
1188         mutex_init(&rdev->pm.mutex);
1189         mutex_init(&rdev->gpu_clock_mutex);
1190         mutex_init(&rdev->srbm_mutex);
1191         init_rwsem(&rdev->pm.mclk_lock);
1192         init_rwsem(&rdev->exclusive_lock);
1193         init_waitqueue_head(&rdev->irq.vblank_queue);
1194         r = radeon_gem_init(rdev);
1195         if (r)
1196                 return r;
1197         /* initialize vm here */
1198         mutex_init(&rdev->vm_manager.lock);
1199         /* Adjust VM size here.
1200          * Currently set to 4GB ((1 << 20) 4k pages).
1201          * Max GPUVM size for cayman and SI is 40 bits.
1202          */
1203         rdev->vm_manager.max_pfn = 1 << 20;
1204         INIT_LIST_HEAD(&rdev->vm_manager.lru_vm);
1205
1206         /* Set asic functions */
1207         r = radeon_asic_init(rdev);
1208         if (r)
1209                 return r;
1210         radeon_check_arguments(rdev);
1211
1212         /* all of the newer IGP chips have an internal gart
1213          * However some rs4xx report as AGP, so remove that here.
1214          */
1215         if ((rdev->family >= CHIP_RS400) &&
1216             (rdev->flags & RADEON_IS_IGP)) {
1217                 rdev->flags &= ~RADEON_IS_AGP;
1218         }
1219
1220         if (rdev->flags & RADEON_IS_AGP && radeon_agpmode == -1) {
1221                 radeon_agp_disable(rdev);
1222         }
1223
1224         /* Set the internal MC address mask
1225          * This is the max address of the GPU's
1226          * internal address space.
1227          */
1228         if (rdev->family >= CHIP_CAYMAN)
1229                 rdev->mc.mc_mask = 0xffffffffffULL; /* 40 bit MC */
1230         else if (rdev->family >= CHIP_CEDAR)
1231                 rdev->mc.mc_mask = 0xfffffffffULL; /* 36 bit MC */
1232         else
1233                 rdev->mc.mc_mask = 0xffffffffULL; /* 32 bit MC */
1234
1235         /* set DMA mask + need_dma32 flags.
1236          * PCIE - can handle 40-bits.
1237          * IGP - can handle 40-bits
1238          * AGP - generally dma32 is safest
1239          * PCI - dma32 for legacy pci gart, 40 bits on newer asics
1240          */
1241         rdev->need_dma32 = false;
1242         if (rdev->flags & RADEON_IS_AGP)
1243                 rdev->need_dma32 = true;
1244         if ((rdev->flags & RADEON_IS_PCI) &&
1245             (rdev->family <= CHIP_RS740))
1246                 rdev->need_dma32 = true;
1247
1248         dma_bits = rdev->need_dma32 ? 32 : 40;
1249         r = pci_set_dma_mask(rdev->pdev, DMA_BIT_MASK(dma_bits));
1250         if (r) {
1251                 rdev->need_dma32 = true;
1252                 dma_bits = 32;
1253                 printk(KERN_WARNING "radeon: No suitable DMA available.\n");
1254         }
1255         r = pci_set_consistent_dma_mask(rdev->pdev, DMA_BIT_MASK(dma_bits));
1256         if (r) {
1257                 pci_set_consistent_dma_mask(rdev->pdev, DMA_BIT_MASK(32));
1258                 printk(KERN_WARNING "radeon: No coherent DMA available.\n");
1259         }
1260
1261         /* Registers mapping */
1262         /* TODO: block userspace mapping of io register */
1263         spin_lock_init(&rdev->mmio_idx_lock);
1264         spin_lock_init(&rdev->smc_idx_lock);
1265         spin_lock_init(&rdev->pll_idx_lock);
1266         spin_lock_init(&rdev->mc_idx_lock);
1267         spin_lock_init(&rdev->pcie_idx_lock);
1268         spin_lock_init(&rdev->pciep_idx_lock);
1269         spin_lock_init(&rdev->pif_idx_lock);
1270         spin_lock_init(&rdev->cg_idx_lock);
1271         spin_lock_init(&rdev->uvd_idx_lock);
1272         spin_lock_init(&rdev->rcu_idx_lock);
1273         spin_lock_init(&rdev->didt_idx_lock);
1274         spin_lock_init(&rdev->end_idx_lock);
1275         if (rdev->family >= CHIP_BONAIRE) {
1276                 rdev->rmmio_base = pci_resource_start(rdev->pdev, 5);
1277                 rdev->rmmio_size = pci_resource_len(rdev->pdev, 5);
1278         } else {
1279                 rdev->rmmio_base = pci_resource_start(rdev->pdev, 2);
1280                 rdev->rmmio_size = pci_resource_len(rdev->pdev, 2);
1281         }
1282         rdev->rmmio = ioremap(rdev->rmmio_base, rdev->rmmio_size);
1283         if (rdev->rmmio == NULL) {
1284                 return -ENOMEM;
1285         }
1286         DRM_INFO("register mmio base: 0x%08X\n", (uint32_t)rdev->rmmio_base);
1287         DRM_INFO("register mmio size: %u\n", (unsigned)rdev->rmmio_size);
1288
1289         /* doorbell bar mapping */
1290         if (rdev->family >= CHIP_BONAIRE)
1291                 radeon_doorbell_init(rdev);
1292
1293         /* io port mapping */
1294         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
1295                 if (pci_resource_flags(rdev->pdev, i) & IORESOURCE_IO) {
1296                         rdev->rio_mem_size = pci_resource_len(rdev->pdev, i);
1297                         rdev->rio_mem = pci_iomap(rdev->pdev, i, rdev->rio_mem_size);
1298                         break;
1299                 }
1300         }
1301         if (rdev->rio_mem == NULL)
1302                 DRM_ERROR("Unable to find PCI I/O BAR\n");
1303
1304         /* if we have > 1 VGA cards, then disable the radeon VGA resources */
1305         /* this will fail for cards that aren't VGA class devices, just
1306          * ignore it */
1307         vga_client_register(rdev->pdev, rdev, NULL, radeon_vga_set_decode);
1308
1309         if (rdev->flags & RADEON_IS_PX)
1310                 runtime = true;
1311         vga_switcheroo_register_client(rdev->pdev, &radeon_switcheroo_ops, runtime);
1312         if (runtime)
1313                 vga_switcheroo_init_domain_pm_ops(rdev->dev, &rdev->vga_pm_domain);
1314
1315         r = radeon_init(rdev);
1316         if (r)
1317                 return r;
1318
1319         r = radeon_ib_ring_tests(rdev);
1320         if (r)
1321                 DRM_ERROR("ib ring test failed (%d).\n", r);
1322
1323         r = radeon_gem_debugfs_init(rdev);
1324         if (r) {
1325                 DRM_ERROR("registering gem debugfs failed (%d).\n", r);
1326         }
1327
1328         if (rdev->flags & RADEON_IS_AGP && !rdev->accel_working) {
1329                 /* Acceleration not working on AGP card try again
1330                  * with fallback to PCI or PCIE GART
1331                  */
1332                 radeon_asic_reset(rdev);
1333                 radeon_fini(rdev);
1334                 radeon_agp_disable(rdev);
1335                 r = radeon_init(rdev);
1336                 if (r)
1337                         return r;
1338         }
1339
1340         if ((radeon_testing & 1)) {
1341                 if (rdev->accel_working)
1342                         radeon_test_moves(rdev);
1343                 else
1344                         DRM_INFO("radeon: acceleration disabled, skipping move tests\n");
1345         }
1346         if ((radeon_testing & 2)) {
1347                 if (rdev->accel_working)
1348                         radeon_test_syncing(rdev);
1349                 else
1350                         DRM_INFO("radeon: acceleration disabled, skipping sync tests\n");
1351         }
1352         if (radeon_benchmarking) {
1353                 if (rdev->accel_working)
1354                         radeon_benchmark(rdev, radeon_benchmarking);
1355                 else
1356                         DRM_INFO("radeon: acceleration disabled, skipping benchmarks\n");
1357         }
1358         return 0;
1359 }
1360
1361 static void radeon_debugfs_remove_files(struct radeon_device *rdev);
1362
1363 /**
1364  * radeon_device_fini - tear down the driver
1365  *
1366  * @rdev: radeon_device pointer
1367  *
1368  * Tear down the driver info (all asics).
1369  * Called at driver shutdown.
1370  */
1371 void radeon_device_fini(struct radeon_device *rdev)
1372 {
1373         DRM_INFO("radeon: finishing device.\n");
1374         rdev->shutdown = true;
1375         /* evict vram memory */
1376         radeon_bo_evict_vram(rdev);
1377         radeon_fini(rdev);
1378         vga_switcheroo_unregister_client(rdev->pdev);
1379         vga_client_register(rdev->pdev, NULL, NULL, NULL);
1380         if (rdev->rio_mem)
1381                 pci_iounmap(rdev->pdev, rdev->rio_mem);
1382         rdev->rio_mem = NULL;
1383         iounmap(rdev->rmmio);
1384         rdev->rmmio = NULL;
1385         if (rdev->family >= CHIP_BONAIRE)
1386                 radeon_doorbell_fini(rdev);
1387         radeon_debugfs_remove_files(rdev);
1388 }
1389
1390
1391 /*
1392  * Suspend & resume.
1393  */
1394 /**
1395  * radeon_suspend_kms - initiate device suspend
1396  *
1397  * @pdev: drm dev pointer
1398  * @state: suspend state
1399  *
1400  * Puts the hw in the suspend state (all asics).
1401  * Returns 0 for success or an error on failure.
1402  * Called at driver suspend.
1403  */
1404 int radeon_suspend_kms(struct drm_device *dev, bool suspend, bool fbcon)
1405 {
1406         struct radeon_device *rdev;
1407         struct drm_crtc *crtc;
1408         struct drm_connector *connector;
1409         int i, r;
1410         bool force_completion = false;
1411
1412         if (dev == NULL || dev->dev_private == NULL) {
1413                 return -ENODEV;
1414         }
1415
1416         rdev = dev->dev_private;
1417
1418         if (dev->switch_power_state == DRM_SWITCH_POWER_OFF)
1419                 return 0;
1420
1421         drm_kms_helper_poll_disable(dev);
1422
1423         /* turn off display hw */
1424         list_for_each_entry(connector, &dev->mode_config.connector_list, head) {
1425                 drm_helper_connector_dpms(connector, DRM_MODE_DPMS_OFF);
1426         }
1427
1428         /* unpin the front buffers */
1429         list_for_each_entry(crtc, &dev->mode_config.crtc_list, head) {
1430                 struct radeon_framebuffer *rfb = to_radeon_framebuffer(crtc->fb);
1431                 struct radeon_bo *robj;
1432
1433                 if (rfb == NULL || rfb->obj == NULL) {
1434                         continue;
1435                 }
1436                 robj = gem_to_radeon_bo(rfb->obj);
1437                 /* don't unpin kernel fb objects */
1438                 if (!radeon_fbdev_robj_is_fb(rdev, robj)) {
1439                         r = radeon_bo_reserve(robj, false);
1440                         if (r == 0) {
1441                                 radeon_bo_unpin(robj);
1442                                 radeon_bo_unreserve(robj);
1443                         }
1444                 }
1445         }
1446         /* evict vram memory */
1447         radeon_bo_evict_vram(rdev);
1448
1449         mutex_lock(&rdev->ring_lock);
1450         /* wait for gpu to finish processing current batch */
1451         for (i = 0; i < RADEON_NUM_RINGS; i++) {
1452                 r = radeon_fence_wait_empty_locked(rdev, i);
1453                 if (r) {
1454                         /* delay GPU reset to resume */
1455                         force_completion = true;
1456                 }
1457         }
1458         if (force_completion) {
1459                 radeon_fence_driver_force_completion(rdev);
1460         }
1461         mutex_unlock(&rdev->ring_lock);
1462
1463         radeon_save_bios_scratch_regs(rdev);
1464
1465         radeon_suspend(rdev);
1466         radeon_hpd_fini(rdev);
1467         /* evict remaining vram memory */
1468         radeon_bo_evict_vram(rdev);
1469
1470         radeon_agp_suspend(rdev);
1471
1472         pci_save_state(dev->pdev);
1473         if (suspend) {
1474                 /* Shut down the device */
1475                 pci_disable_device(dev->pdev);
1476                 pci_set_power_state(dev->pdev, PCI_D3hot);
1477         }
1478
1479         if (fbcon) {
1480                 console_lock();
1481                 radeon_fbdev_set_suspend(rdev, 1);
1482                 console_unlock();
1483         }
1484         return 0;
1485 }
1486
1487 /**
1488  * radeon_resume_kms - initiate device resume
1489  *
1490  * @pdev: drm dev pointer
1491  *
1492  * Bring the hw back to operating state (all asics).
1493  * Returns 0 for success or an error on failure.
1494  * Called at driver resume.
1495  */
1496 int radeon_resume_kms(struct drm_device *dev, bool resume, bool fbcon)
1497 {
1498         struct drm_connector *connector;
1499         struct radeon_device *rdev = dev->dev_private;
1500         int r;
1501
1502         if (dev->switch_power_state == DRM_SWITCH_POWER_OFF)
1503                 return 0;
1504
1505         if (fbcon) {
1506                 console_lock();
1507         }
1508         if (resume) {
1509                 pci_set_power_state(dev->pdev, PCI_D0);
1510                 pci_restore_state(dev->pdev);
1511                 if (pci_enable_device(dev->pdev)) {
1512                         if (fbcon)
1513                                 console_unlock();
1514                         return -1;
1515                 }
1516         }
1517         /* resume AGP if in use */
1518         radeon_agp_resume(rdev);
1519         radeon_resume(rdev);
1520
1521         r = radeon_ib_ring_tests(rdev);
1522         if (r)
1523                 DRM_ERROR("ib ring test failed (%d).\n", r);
1524
1525         if ((rdev->pm.pm_method == PM_METHOD_DPM) && rdev->pm.dpm_enabled) {
1526                 /* do dpm late init */
1527                 r = radeon_pm_late_init(rdev);
1528                 if (r) {
1529                         rdev->pm.dpm_enabled = false;
1530                         DRM_ERROR("radeon_pm_late_init failed, disabling dpm\n");
1531                 }
1532         } else {
1533                 /* resume old pm late */
1534                 radeon_pm_resume(rdev);
1535         }
1536
1537         radeon_restore_bios_scratch_regs(rdev);
1538
1539         /* set the power state here in case we are a PX system or headless */
1540         if ((rdev->pm.pm_method == PM_METHOD_DPM) && rdev->pm.dpm_enabled)
1541                 radeon_pm_compute_clocks(rdev);
1542
1543         if (fbcon) {
1544                 radeon_fbdev_set_suspend(rdev, 0);
1545                 console_unlock();
1546         }
1547
1548         /* init dig PHYs, disp eng pll */
1549         if (rdev->is_atom_bios) {
1550                 radeon_atom_encoder_init(rdev);
1551                 radeon_atom_disp_eng_pll_init(rdev);
1552                 /* turn on the BL */
1553                 if (rdev->mode_info.bl_encoder) {
1554                         u8 bl_level = radeon_get_backlight_level(rdev,
1555                                                                  rdev->mode_info.bl_encoder);
1556                         radeon_set_backlight_level(rdev, rdev->mode_info.bl_encoder,
1557                                                    bl_level);
1558                 }
1559         }
1560         /* reset hpd state */
1561         radeon_hpd_init(rdev);
1562         /* blat the mode back in */
1563         drm_helper_resume_force_mode(dev);
1564         /* turn on display hw */
1565         list_for_each_entry(connector, &dev->mode_config.connector_list, head) {
1566                 drm_helper_connector_dpms(connector, DRM_MODE_DPMS_ON);
1567         }
1568
1569         drm_kms_helper_poll_enable(dev);
1570         return 0;
1571 }
1572
1573 /**
1574  * radeon_gpu_reset - reset the asic
1575  *
1576  * @rdev: radeon device pointer
1577  *
1578  * Attempt the reset the GPU if it has hung (all asics).
1579  * Returns 0 for success or an error on failure.
1580  */
1581 int radeon_gpu_reset(struct radeon_device *rdev)
1582 {
1583         unsigned ring_sizes[RADEON_NUM_RINGS];
1584         uint32_t *ring_data[RADEON_NUM_RINGS];
1585
1586         bool saved = false;
1587
1588         int i, r;
1589         int resched;
1590
1591         down_write(&rdev->exclusive_lock);
1592
1593         if (!rdev->needs_reset) {
1594                 up_write(&rdev->exclusive_lock);
1595                 return 0;
1596         }
1597
1598         rdev->needs_reset = false;
1599
1600         radeon_save_bios_scratch_regs(rdev);
1601         /* block TTM */
1602         resched = ttm_bo_lock_delayed_workqueue(&rdev->mman.bdev);
1603         radeon_suspend(rdev);
1604
1605         for (i = 0; i < RADEON_NUM_RINGS; ++i) {
1606                 ring_sizes[i] = radeon_ring_backup(rdev, &rdev->ring[i],
1607                                                    &ring_data[i]);
1608                 if (ring_sizes[i]) {
1609                         saved = true;
1610                         dev_info(rdev->dev, "Saved %d dwords of commands "
1611                                  "on ring %d.\n", ring_sizes[i], i);
1612                 }
1613         }
1614
1615 retry:
1616         r = radeon_asic_reset(rdev);
1617         if (!r) {
1618                 dev_info(rdev->dev, "GPU reset succeeded, trying to resume\n");
1619                 radeon_resume(rdev);
1620         }
1621
1622         radeon_restore_bios_scratch_regs(rdev);
1623
1624         if (!r) {
1625                 for (i = 0; i < RADEON_NUM_RINGS; ++i) {
1626                         radeon_ring_restore(rdev, &rdev->ring[i],
1627                                             ring_sizes[i], ring_data[i]);
1628                         ring_sizes[i] = 0;
1629                         ring_data[i] = NULL;
1630                 }
1631
1632                 r = radeon_ib_ring_tests(rdev);
1633                 if (r) {
1634                         dev_err(rdev->dev, "ib ring test failed (%d).\n", r);
1635                         if (saved) {
1636                                 saved = false;
1637                                 radeon_suspend(rdev);
1638                                 goto retry;
1639                         }
1640                 }
1641         } else {
1642                 radeon_fence_driver_force_completion(rdev);
1643                 for (i = 0; i < RADEON_NUM_RINGS; ++i) {
1644                         kfree(ring_data[i]);
1645                 }
1646         }
1647
1648         if ((rdev->pm.pm_method == PM_METHOD_DPM) && rdev->pm.dpm_enabled) {
1649                 /* do dpm late init */
1650                 r = radeon_pm_late_init(rdev);
1651                 if (r) {
1652                         rdev->pm.dpm_enabled = false;
1653                         DRM_ERROR("radeon_pm_late_init failed, disabling dpm\n");
1654                 }
1655         } else {
1656                 /* resume old pm late */
1657                 radeon_pm_resume(rdev);
1658         }
1659
1660         drm_helper_resume_force_mode(rdev->ddev);
1661
1662         /* set the power state here in case we are a PX system or headless */
1663         if ((rdev->pm.pm_method == PM_METHOD_DPM) && rdev->pm.dpm_enabled)
1664                 radeon_pm_compute_clocks(rdev);
1665
1666         ttm_bo_unlock_delayed_workqueue(&rdev->mman.bdev, resched);
1667         if (r) {
1668                 /* bad news, how to tell it to userspace ? */
1669                 dev_info(rdev->dev, "GPU reset failed\n");
1670         }
1671
1672         up_write(&rdev->exclusive_lock);
1673         return r;
1674 }
1675
1676
1677 /*
1678  * Debugfs
1679  */
1680 int radeon_debugfs_add_files(struct radeon_device *rdev,
1681                              struct drm_info_list *files,
1682                              unsigned nfiles)
1683 {
1684         unsigned i;
1685
1686         for (i = 0; i < rdev->debugfs_count; i++) {
1687                 if (rdev->debugfs[i].files == files) {
1688                         /* Already registered */
1689                         return 0;
1690                 }
1691         }
1692
1693         i = rdev->debugfs_count + 1;
1694         if (i > RADEON_DEBUGFS_MAX_COMPONENTS) {
1695                 DRM_ERROR("Reached maximum number of debugfs components.\n");
1696                 DRM_ERROR("Report so we increase "
1697                           "RADEON_DEBUGFS_MAX_COMPONENTS.\n");
1698                 return -EINVAL;
1699         }
1700         rdev->debugfs[rdev->debugfs_count].files = files;
1701         rdev->debugfs[rdev->debugfs_count].num_files = nfiles;
1702         rdev->debugfs_count = i;
1703 #if defined(CONFIG_DEBUG_FS)
1704         drm_debugfs_create_files(files, nfiles,
1705                                  rdev->ddev->control->debugfs_root,
1706                                  rdev->ddev->control);
1707         drm_debugfs_create_files(files, nfiles,
1708                                  rdev->ddev->primary->debugfs_root,
1709                                  rdev->ddev->primary);
1710 #endif
1711         return 0;
1712 }
1713
1714 static void radeon_debugfs_remove_files(struct radeon_device *rdev)
1715 {
1716 #if defined(CONFIG_DEBUG_FS)
1717         unsigned i;
1718
1719         for (i = 0; i < rdev->debugfs_count; i++) {
1720                 drm_debugfs_remove_files(rdev->debugfs[i].files,
1721                                          rdev->debugfs[i].num_files,
1722                                          rdev->ddev->control);
1723                 drm_debugfs_remove_files(rdev->debugfs[i].files,
1724                                          rdev->debugfs[i].num_files,
1725                                          rdev->ddev->primary);
1726         }
1727 #endif
1728 }
1729
1730 #if defined(CONFIG_DEBUG_FS)
1731 int radeon_debugfs_init(struct drm_minor *minor)
1732 {
1733         return 0;
1734 }
1735
1736 void radeon_debugfs_cleanup(struct drm_minor *minor)
1737 {
1738 }
1739 #endif