drivers/gpu/drm/nouveau/nouveau_drv.h

   1 /*
   2  * Copyright 2005 Stephane Marchesin.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice (including the next
  13  * paragraph) shall be included in all copies or substantial portions of the
  14  * Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  */
  24
  25 #ifndef __NOUVEAU_DRV_H__
  26 #define __NOUVEAU_DRV_H__
  27
  28 #define DRIVER_AUTHOR           "Stephane Marchesin"
  29 #define DRIVER_EMAIL            "nouveau@lists.freedesktop.org"
  30
  31 #define DRIVER_NAME             "nouveau"
  32 #define DRIVER_DESC             "nVidia Riva/TNT/GeForce"
  33 #define DRIVER_DATE             "20120316"
  34
  35 #define DRIVER_MAJOR            1
  36 #define DRIVER_MINOR            0
  37 #define DRIVER_PATCHLEVEL       0
  38
  39 #define NOUVEAU_FAMILY   0x0000FFFF
  40 #define NOUVEAU_FLAGS    0xFFFF0000
  41
  42 #include "ttm/ttm_bo_api.h"
  43 #include "ttm/ttm_bo_driver.h"
  44 #include "ttm/ttm_placement.h"
  45 #include "ttm/ttm_memory.h"
  46 #include "ttm/ttm_module.h"
  47
  48 struct nouveau_fpriv {
  49         spinlock_t lock;
  50         struct list_head channels;
  51         struct nouveau_vm *vm;
  52 };
  53
  54 static inline struct nouveau_fpriv *
  55 nouveau_fpriv(struct drm_file *file_priv)
  56 {
  57         return file_priv ? file_priv->driver_priv : NULL;
  58 }
  59
  60 #define DRM_FILE_PAGE_OFFSET (0x100000000ULL >> PAGE_SHIFT)
  61
  62 #include "nouveau_drm.h"
  63 #include "nouveau_reg.h"
  64 #include "nouveau_bios.h"
  65 #include "nouveau_util.h"
  66
  67 struct nouveau_grctx;
  68 struct nouveau_mem;
  69 #include "nouveau_vm.h"
  70
  71 #define MAX_NUM_DCB_ENTRIES 16
  72
  73 #define NOUVEAU_MAX_CHANNEL_NR 4096
  74 #define NOUVEAU_MAX_TILE_NR 15
  75
  76 struct nouveau_mem {
  77         struct drm_device *dev;
  78
  79         struct nouveau_vma bar_vma;
  80         struct nouveau_vma vma[2];
  81         u8  page_shift;
  82
  83         struct drm_mm_node *tag;
  84         struct list_head regions;
  85         dma_addr_t *pages;
  86         u32 memtype;
  87         u64 offset;
  88         u64 size;
  89         struct sg_table *sg;
  90 };
  91
  92 struct nouveau_tile_reg {
  93         bool used;
  94         uint32_t addr;
  95         uint32_t limit;
  96         uint32_t pitch;
  97         uint32_t zcomp;
  98         struct drm_mm_node *tag_mem;
  99         struct nouveau_fence *fence;
 100 };
 101
 102 struct nouveau_bo {
 103         struct ttm_buffer_object bo;
 104         struct ttm_placement placement;
 105         u32 valid_domains;
 106         u32 placements[3];
 107         u32 busy_placements[3];
 108         struct ttm_bo_kmap_obj kmap;
 109         struct list_head head;
 110
 111         /* protected by ttm_bo_reserve() */
 112         struct drm_file *reserved_by;
 113         struct list_head entry;
 114         int pbbo_index;
 115         bool validate_mapped;
 116
 117         struct list_head vma_list;
 118         unsigned page_shift;
 119
 120         uint32_t tile_mode;
 121         uint32_t tile_flags;
 122         struct nouveau_tile_reg *tile;
 123
 124         struct drm_gem_object *gem;
 125         int pin_refcnt;
 126 };
 127
 128 #define nouveau_bo_tile_layout(nvbo)                            \
 129         ((nvbo)->tile_flags & NOUVEAU_GEM_TILE_LAYOUT_MASK)
 130
 131 static inline struct nouveau_bo *
 132 nouveau_bo(struct ttm_buffer_object *bo)
 133 {
 134         return container_of(bo, struct nouveau_bo, bo);
 135 }
 136
 137 static inline struct nouveau_bo *
 138 nouveau_gem_object(struct drm_gem_object *gem)
 139 {
 140         return gem ? gem->driver_private : NULL;
 141 }
 142
 143 /* TODO: submit equivalent to TTM generic API upstream? */
 144 static inline void __iomem *
 145 nvbo_kmap_obj_iovirtual(struct nouveau_bo *nvbo)
 146 {
 147         bool is_iomem;
 148         void __iomem *ioptr = (void __force __iomem *)ttm_kmap_obj_virtual(
 149                                                 &nvbo->kmap, &is_iomem);
 150         WARN_ON_ONCE(ioptr && !is_iomem);
 151         return ioptr;
 152 }
 153
 154 enum nouveau_flags {
 155         NV_NFORCE   = 0x10000000,
 156         NV_NFORCE2  = 0x20000000
 157 };
 158
 159 #define NVOBJ_ENGINE_SW         0
 160 #define NVOBJ_ENGINE_GR         1
 161 #define NVOBJ_ENGINE_CRYPT      2
 162 #define NVOBJ_ENGINE_COPY0      3
 163 #define NVOBJ_ENGINE_COPY1      4
 164 #define NVOBJ_ENGINE_MPEG       5
 165 #define NVOBJ_ENGINE_PPP        NVOBJ_ENGINE_MPEG
 166 #define NVOBJ_ENGINE_BSP        6
 167 #define NVOBJ_ENGINE_VP         7
 168 #define NVOBJ_ENGINE_DISPLAY    15
 169 #define NVOBJ_ENGINE_NR         16
 170
 171 #define NVOBJ_FLAG_DONT_MAP             (1 << 0)
 172 #define NVOBJ_FLAG_ZERO_ALLOC           (1 << 1)
 173 #define NVOBJ_FLAG_ZERO_FREE            (1 << 2)
 174 #define NVOBJ_FLAG_VM                   (1 << 3)
 175 #define NVOBJ_FLAG_VM_USER              (1 << 4)
 176
 177 #define NVOBJ_CINST_GLOBAL      0xdeadbeef
 178
 179 struct nouveau_gpuobj {
 180         struct drm_device *dev;
 181         struct kref refcount;
 182         struct list_head list;
 183
 184         void *node;
 185         u32 *suspend;
 186
 187         uint32_t flags;
 188
 189         u32 size;
 190         u32 pinst;      /* PRAMIN BAR offset */
 191         u32 cinst;      /* Channel offset */
 192         u64 vinst;      /* VRAM address */
 193         u64 linst;      /* VM address */
 194
 195         uint32_t engine;
 196         uint32_t class;
 197
 198         void (*dtor)(struct drm_device *, struct nouveau_gpuobj *);
 199         void *priv;
 200 };
 201
 202 struct nouveau_page_flip_state {
 203         struct list_head head;
 204         struct drm_pending_vblank_event *event;
 205         int crtc, bpp, pitch, x, y;
 206         uint64_t offset;
 207 };
 208
 209 enum nouveau_channel_mutex_class {
 210         NOUVEAU_UCHANNEL_MUTEX,
 211         NOUVEAU_KCHANNEL_MUTEX
 212 };
 213
 214 struct nouveau_channel {
 215         struct drm_device *dev;
 216         struct list_head list;
 217         int id;
 218
 219         /* references to the channel data structure */
 220         struct kref ref;
 221         /* users of the hardware channel resources, the hardware
 222          * context will be kicked off when it reaches zero. */
 223         atomic_t users;
 224         struct mutex mutex;
 225
 226         /* owner of this fifo */
 227         struct drm_file *file_priv;
 228         /* mapping of the fifo itself */
 229         struct drm_local_map *map;
 230
 231         /* mapping of the regs controlling the fifo */
 232         void __iomem *user;
 233         uint32_t user_get;
 234         uint32_t user_get_hi;
 235         uint32_t user_put;
 236
 237         /* Fencing */
 238         struct {
 239                 /* lock protects the pending list only */
 240                 spinlock_t lock;
 241                 struct list_head pending;
 242                 uint32_t sequence;
 243                 uint32_t sequence_ack;
 244                 atomic_t last_sequence_irq;
 245                 struct nouveau_vma vma;
 246         } fence;
 247
 248         /* DMA push buffer */
 249         struct nouveau_gpuobj *pushbuf;
 250         struct nouveau_bo     *pushbuf_bo;
 251         struct nouveau_vma     pushbuf_vma;
 252         uint64_t               pushbuf_base;
 253
 254         /* Notifier memory */
 255         struct nouveau_bo *notifier_bo;
 256         struct nouveau_vma notifier_vma;
 257         struct drm_mm notifier_heap;
 258
 259         /* PFIFO context */
 260         struct nouveau_gpuobj *ramfc;
 261         struct nouveau_gpuobj *cache;
 262         void *fifo_priv;
 263
 264         /* Execution engine contexts */
 265         void *engctx[NVOBJ_ENGINE_NR];
 266
 267         /* NV50 VM */
 268         struct nouveau_vm     *vm;
 269         struct nouveau_gpuobj *vm_pd;
 270
 271         /* Objects */
 272         struct nouveau_gpuobj *ramin; /* Private instmem */
 273         struct drm_mm          ramin_heap; /* Private PRAMIN heap */
 274         struct nouveau_ramht  *ramht; /* Hash table */
 275
 276         /* GPU object info for stuff used in-kernel (mm_enabled) */
 277         uint32_t m2mf_ntfy;
 278         uint32_t vram_handle;
 279         uint32_t gart_handle;
 280         bool accel_done;
 281
 282         /* Push buffer state (only for drm's channel on !mm_enabled) */
 283         struct {
 284                 int max;
 285                 int free;
 286                 int cur;
 287                 int put;
 288                 /* access via pushbuf_bo */
 289
 290                 int ib_base;
 291                 int ib_max;
 292                 int ib_free;
 293                 int ib_put;
 294         } dma;
 295
 296         uint32_t sw_subchannel[8];
 297
 298         struct {
 299                 bool active;
 300                 char name[32];
 301                 struct drm_info_list info;
 302         } debugfs;
 303 };
 304
 305 struct nouveau_exec_engine {
 306         void (*destroy)(struct drm_device *, int engine);
 307         int  (*init)(struct drm_device *, int engine);
 308         int  (*fini)(struct drm_device *, int engine, bool suspend);
 309         int  (*context_new)(struct nouveau_channel *, int engine);
 310         void (*context_del)(struct nouveau_channel *, int engine);
 311         int  (*object_new)(struct nouveau_channel *, int engine,
 312                            u32 handle, u16 class);
 313         void (*set_tile_region)(struct drm_device *dev, int i);
 314         void (*tlb_flush)(struct drm_device *, int engine);
 315 };
 316
 317 struct nouveau_instmem_engine {
 318         void    *priv;
 319
 320         int     (*init)(struct drm_device *dev);
 321         void    (*takedown)(struct drm_device *dev);
 322         int     (*suspend)(struct drm_device *dev);
 323         void    (*resume)(struct drm_device *dev);
 324
 325         int     (*get)(struct nouveau_gpuobj *, struct nouveau_channel *,
 326                        u32 size, u32 align);
 327         void    (*put)(struct nouveau_gpuobj *);
 328         int     (*map)(struct nouveau_gpuobj *);
 329         void    (*unmap)(struct nouveau_gpuobj *);
 330
 331         void    (*flush)(struct drm_device *);
 332 };
 333
 334 struct nouveau_mc_engine {
 335         int  (*init)(struct drm_device *dev);
 336         void (*takedown)(struct drm_device *dev);
 337 };
 338
 339 struct nouveau_timer_engine {
 340         int      (*init)(struct drm_device *dev);
 341         void     (*takedown)(struct drm_device *dev);
 342         uint64_t (*read)(struct drm_device *dev);
 343 };
 344
 345 struct nouveau_fb_engine {
 346         int num_tiles;
 347         struct drm_mm tag_heap;
 348         void *priv;
 349
 350         int  (*init)(struct drm_device *dev);
 351         void (*takedown)(struct drm_device *dev);
 352
 353         void (*init_tile_region)(struct drm_device *dev, int i,
 354                                  uint32_t addr, uint32_t size,
 355                                  uint32_t pitch, uint32_t flags);
 356         void (*set_tile_region)(struct drm_device *dev, int i);
 357         void (*free_tile_region)(struct drm_device *dev, int i);
 358 };
 359
 360 struct nouveau_fifo_engine {
 361         void *priv;
 362         int  channels;
 363
 364         struct nouveau_gpuobj *playlist[2];
 365         int cur_playlist;
 366
 367         int  (*init)(struct drm_device *);
 368         void (*takedown)(struct drm_device *);
 369
 370         void (*disable)(struct drm_device *);
 371         void (*enable)(struct drm_device *);
 372         bool (*reassign)(struct drm_device *, bool enable);
 373         bool (*cache_pull)(struct drm_device *dev, bool enable);
 374
 375         int  (*channel_id)(struct drm_device *);
 376
 377         int  (*create_context)(struct nouveau_channel *);
 378         void (*destroy_context)(struct nouveau_channel *);
 379         int  (*load_context)(struct nouveau_channel *);
 380         int  (*unload_context)(struct drm_device *);
 381         void (*tlb_flush)(struct drm_device *dev);
 382 };
 383
 384 struct nouveau_display_engine {
 385         void *priv;
 386         int (*early_init)(struct drm_device *);
 387         void (*late_takedown)(struct drm_device *);
 388         int (*create)(struct drm_device *);
 389         void (*destroy)(struct drm_device *);
 390         int (*init)(struct drm_device *);
 391         void (*fini)(struct drm_device *);
 392
 393         struct drm_property *dithering_mode;
 394         struct drm_property *dithering_depth;
 395         struct drm_property *underscan_property;
 396         struct drm_property *underscan_hborder_property;
 397         struct drm_property *underscan_vborder_property;
 398         /* not really hue and saturation: */
 399         struct drm_property *vibrant_hue_property;
 400         struct drm_property *color_vibrance_property;
 401 };
 402
 403 struct nouveau_gpio_engine {
 404         spinlock_t lock;
 405         struct list_head isr;
 406         int (*init)(struct drm_device *);
 407         void (*fini)(struct drm_device *);
 408         int (*drive)(struct drm_device *, int line, int dir, int out);
 409         int (*sense)(struct drm_device *, int line);
 410         void (*irq_enable)(struct drm_device *, int line, bool);
 411 };
 412
 413 struct nouveau_pm_voltage_level {
 414         u32 voltage; /* microvolts */
 415         u8  vid;
 416 };
 417
 418 struct nouveau_pm_voltage {
 419         bool supported;
 420         u8 version;
 421         u8 vid_mask;
 422
 423         struct nouveau_pm_voltage_level *level;
 424         int nr_level;
 425 };
 426
 427 /* Exclusive upper limits */
 428 #define NV_MEM_CL_DDR2_MAX 8
 429 #define NV_MEM_WR_DDR2_MAX 9
 430 #define NV_MEM_CL_DDR3_MAX 17
 431 #define NV_MEM_WR_DDR3_MAX 17
 432 #define NV_MEM_CL_GDDR3_MAX 16
 433 #define NV_MEM_WR_GDDR3_MAX 18
 434 #define NV_MEM_CL_GDDR5_MAX 21
 435 #define NV_MEM_WR_GDDR5_MAX 20
 436
 437 struct nouveau_pm_memtiming {
 438         int id;
 439
 440         u32 reg[9];
 441         u32 mr[4];
 442
 443         u8 tCWL;
 444
 445         u8 odt;
 446         u8 drive_strength;
 447 };
 448
 449 struct nouveau_pm_tbl_header {
 450         u8 version;
 451         u8 header_len;
 452         u8 entry_cnt;
 453         u8 entry_len;
 454 };
 455
 456 struct nouveau_pm_tbl_entry {
 457         u8 tWR;
 458         u8 tWTR;
 459         u8 tCL;
 460         u8 tRC;
 461         u8 empty_4;
 462         u8 tRFC;        /* Byte 5 */
 463         u8 empty_6;
 464         u8 tRAS;        /* Byte 7 */
 465         u8 empty_8;
 466         u8 tRP;         /* Byte 9 */
 467         u8 tRCDRD;
 468         u8 tRCDWR;
 469         u8 tRRD;
 470         u8 tUNK_13;
 471         u8 RAM_FT1;             /* 14, a bitmask of random RAM features */
 472         u8 empty_15;
 473         u8 tUNK_16;
 474         u8 empty_17;
 475         u8 tUNK_18;
 476         u8 tCWL;
 477         u8 tUNK_20, tUNK_21;
 478 };
 479
 480 struct nouveau_pm_profile;
 481 struct nouveau_pm_profile_func {
 482         void (*destroy)(struct nouveau_pm_profile *);
 483         void (*init)(struct nouveau_pm_profile *);
 484         void (*fini)(struct nouveau_pm_profile *);
 485         struct nouveau_pm_level *(*select)(struct nouveau_pm_profile *);
 486 };
 487
 488 struct nouveau_pm_profile {
 489         const struct nouveau_pm_profile_func *func;
 490         struct list_head head;
 491         char name[8];
 492 };
 493
 494 #define NOUVEAU_PM_MAX_LEVEL 8
 495 struct nouveau_pm_level {
 496         struct nouveau_pm_profile profile;
 497         struct device_attribute dev_attr;
 498         char name[32];
 499         int id;
 500
 501         struct nouveau_pm_memtiming timing;
 502         u32 memory;
 503         u16 memscript;
 504
 505         u32 core;
 506         u32 shader;
 507         u32 rop;
 508         u32 copy;
 509         u32 daemon;
 510         u32 vdec;
 511         u32 dom6;
 512         u32 unka0;      /* nva3:nvc0 */
 513         u32 hub01;      /* nvc0- */
 514         u32 hub06;      /* nvc0- */
 515         u32 hub07;      /* nvc0- */
 516
 517         u32 volt_min; /* microvolts */
 518         u32 volt_max;
 519         u8  fanspeed;
 520 };
 521
 522 struct nouveau_pm_temp_sensor_constants {
 523         u16 offset_constant;
 524         s16 offset_mult;
 525         s16 offset_div;
 526         s16 slope_mult;
 527         s16 slope_div;
 528 };
 529
 530 struct nouveau_pm_threshold_temp {
 531         s16 critical;
 532         s16 down_clock;
 533         s16 fan_boost;
 534 };
 535
 536 struct nouveau_pm_fan {
 537         u32 percent;
 538         u32 min_duty;
 539         u32 max_duty;
 540         u32 pwm_freq;
 541         u32 pwm_divisor;
 542 };
 543
 544 struct nouveau_pm_engine {
 545         struct nouveau_pm_voltage voltage;
 546         struct nouveau_pm_level perflvl[NOUVEAU_PM_MAX_LEVEL];
 547         int nr_perflvl;
 548         struct nouveau_pm_temp_sensor_constants sensor_constants;
 549         struct nouveau_pm_threshold_temp threshold_temp;
 550         struct nouveau_pm_fan fan;
 551
 552         struct nouveau_pm_profile *profile_ac;
 553         struct nouveau_pm_profile *profile_dc;
 554         struct nouveau_pm_profile *profile;
 555         struct list_head profiles;
 556
 557         struct nouveau_pm_level boot;
 558         struct nouveau_pm_level *cur;
 559
 560         struct device *hwmon;
 561         struct notifier_block acpi_nb;
 562
 563         int  (*clocks_get)(struct drm_device *, struct nouveau_pm_level *);
 564         void *(*clocks_pre)(struct drm_device *, struct nouveau_pm_level *);
 565         int (*clocks_set)(struct drm_device *, void *);
 566
 567         int (*voltage_get)(struct drm_device *);
 568         int (*voltage_set)(struct drm_device *, int voltage);
 569         int (*pwm_get)(struct drm_device *, int line, u32*, u32*);
 570         int (*pwm_set)(struct drm_device *, int line, u32, u32);
 571         int (*temp_get)(struct drm_device *);
 572 };
 573
 574 struct nouveau_vram_engine {
 575         struct nouveau_mm mm;
 576
 577         int  (*init)(struct drm_device *);
 578         void (*takedown)(struct drm_device *dev);
 579         int  (*get)(struct drm_device *, u64, u32 align, u32 size_nc,
 580                     u32 type, struct nouveau_mem **);
 581         void (*put)(struct drm_device *, struct nouveau_mem **);
 582
 583         bool (*flags_valid)(struct drm_device *, u32 tile_flags);
 584 };
 585
 586 struct nouveau_engine {
 587         struct nouveau_instmem_engine instmem;
 588         struct nouveau_mc_engine      mc;
 589         struct nouveau_timer_engine   timer;
 590         struct nouveau_fb_engine      fb;
 591         struct nouveau_fifo_engine    fifo;
 592         struct nouveau_display_engine display;
 593         struct nouveau_gpio_engine    gpio;
 594         struct nouveau_pm_engine      pm;
 595         struct nouveau_vram_engine    vram;
 596 };
 597
 598 struct nouveau_pll_vals {
 599         union {
 600                 struct {
 601 #ifdef __BIG_ENDIAN
 602                         uint8_t N1, M1, N2, M2;
 603 #else
 604                         uint8_t M1, N1, M2, N2;
 605 #endif
 606                 };
 607                 struct {
 608                         uint16_t NM1, NM2;
 609                 } __attribute__((packed));
 610         };
 611         int log2P;
 612
 613         int refclk;
 614 };
 615
 616 enum nv04_fp_display_regs {
 617         FP_DISPLAY_END,
 618         FP_TOTAL,
 619         FP_CRTC,
 620         FP_SYNC_START,
 621         FP_SYNC_END,
 622         FP_VALID_START,
 623         FP_VALID_END
 624 };
 625
 626 struct nv04_crtc_reg {
 627         unsigned char MiscOutReg;
 628         uint8_t CRTC[0xa0];
 629         uint8_t CR58[0x10];
 630         uint8_t Sequencer[5];
 631         uint8_t Graphics[9];
 632         uint8_t Attribute[21];
 633         unsigned char DAC[768];
 634
 635         /* PCRTC regs */
 636         uint32_t fb_start;
 637         uint32_t crtc_cfg;
 638         uint32_t cursor_cfg;
 639         uint32_t gpio_ext;
 640         uint32_t crtc_830;
 641         uint32_t crtc_834;
 642         uint32_t crtc_850;
 643         uint32_t crtc_eng_ctrl;
 644
 645         /* PRAMDAC regs */
 646         uint32_t nv10_cursync;
 647         struct nouveau_pll_vals pllvals;
 648         uint32_t ramdac_gen_ctrl;
 649         uint32_t ramdac_630;
 650         uint32_t ramdac_634;
 651         uint32_t tv_setup;
 652         uint32_t tv_vtotal;
 653         uint32_t tv_vskew;
 654         uint32_t tv_vsync_delay;
 655         uint32_t tv_htotal;
 656         uint32_t tv_hskew;
 657         uint32_t tv_hsync_delay;
 658         uint32_t tv_hsync_delay2;
 659         uint32_t fp_horiz_regs[7];
 660         uint32_t fp_vert_regs[7];
 661         uint32_t dither;
 662         uint32_t fp_control;
 663         uint32_t dither_regs[6];
 664         uint32_t fp_debug_0;
 665         uint32_t fp_debug_1;
 666         uint32_t fp_debug_2;
 667         uint32_t fp_margin_color;
 668         uint32_t ramdac_8c0;
 669         uint32_t ramdac_a20;
 670         uint32_t ramdac_a24;
 671         uint32_t ramdac_a34;
 672         uint32_t ctv_regs[38];
 673 };
 674
 675 struct nv04_output_reg {
 676         uint32_t output;
 677         int head;
 678 };
 679
 680 struct nv04_mode_state {
 681         struct nv04_crtc_reg crtc_reg[2];
 682         uint32_t pllsel;
 683         uint32_t sel_clk;
 684 };
 685
 686 enum nouveau_card_type {
 687         NV_04      = 0x04,
 688         NV_10      = 0x10,
 689         NV_20      = 0x20,
 690         NV_30      = 0x30,
 691         NV_40      = 0x40,
 692         NV_50      = 0x50,
 693         NV_C0      = 0xc0,
 694         NV_D0      = 0xd0,
 695         NV_E0      = 0xe0,
 696 };
 697
 698 struct drm_nouveau_private {
 699         struct drm_device *dev;
 700         bool noaccel;
 701
 702         /* the card type, takes NV_* as values */
 703         enum nouveau_card_type card_type;
 704         /* exact chipset, derived from NV_PMC_BOOT_0 */
 705         int chipset;
 706         int flags;
 707         u32 crystal;
 708
 709         void __iomem *mmio;
 710
 711         spinlock_t ramin_lock;
 712         void __iomem *ramin;
 713         u32 ramin_size;
 714         u32 ramin_base;
 715         bool ramin_available;
 716         struct drm_mm ramin_heap;
 717         struct nouveau_exec_engine *eng[NVOBJ_ENGINE_NR];
 718         struct list_head gpuobj_list;
 719         struct list_head classes;
 720
 721         struct nouveau_bo *vga_ram;
 722
 723         /* interrupt handling */
 724         void (*irq_handler[32])(struct drm_device *);
 725         bool msi_enabled;
 726
 727         struct list_head vbl_waiting;
 728
 729         struct {
 730                 struct drm_global_reference mem_global_ref;
 731                 struct ttm_bo_global_ref bo_global_ref;
 732                 struct ttm_bo_device bdev;
 733                 atomic_t validate_sequence;
 734         } ttm;
 735
 736         struct {
 737                 spinlock_t lock;
 738                 struct drm_mm heap;
 739                 struct nouveau_bo *bo;
 740         } fence;
 741
 742         struct {
 743                 spinlock_t lock;
 744                 struct nouveau_channel *ptr[NOUVEAU_MAX_CHANNEL_NR];
 745         } channels;
 746
 747         struct nouveau_engine engine;
 748         struct nouveau_channel *channel;
 749
 750         /* For PFIFO and PGRAPH. */
 751         spinlock_t context_switch_lock;
 752
 753         /* VM/PRAMIN flush, legacy PRAMIN aperture */
 754         spinlock_t vm_lock;
 755
 756         /* RAMIN configuration, RAMFC, RAMHT and RAMRO offsets */
 757         struct nouveau_ramht  *ramht;
 758         struct nouveau_gpuobj *ramfc;
 759         struct nouveau_gpuobj *ramro;
 760
 761         uint32_t ramin_rsvd_vram;
 762
 763         struct {
 764                 enum {
 765                         NOUVEAU_GART_NONE = 0,
 766                         NOUVEAU_GART_AGP,       /* AGP */
 767                         NOUVEAU_GART_PDMA,      /* paged dma object */
 768                         NOUVEAU_GART_HW         /* on-chip gart/vm */
 769                 } type;
 770                 uint64_t aper_base;
 771                 uint64_t aper_size;
 772                 uint64_t aper_free;
 773
 774                 struct ttm_backend_func *func;
 775
 776                 struct {
 777                         struct page *page;
 778                         dma_addr_t   addr;
 779                 } dummy;
 780
 781                 struct nouveau_gpuobj *sg_ctxdma;
 782         } gart_info;
 783
 784         /* nv10-nv40 tiling regions */
 785         struct {
 786                 struct nouveau_tile_reg reg[NOUVEAU_MAX_TILE_NR];
 787                 spinlock_t lock;
 788         } tile;
 789
 790         /* VRAM/fb configuration */
 791         enum {
 792                 NV_MEM_TYPE_UNKNOWN = 0,
 793                 NV_MEM_TYPE_STOLEN,
 794                 NV_MEM_TYPE_SGRAM,
 795                 NV_MEM_TYPE_SDRAM,
 796                 NV_MEM_TYPE_DDR1,
 797                 NV_MEM_TYPE_DDR2,
 798                 NV_MEM_TYPE_DDR3,
 799                 NV_MEM_TYPE_GDDR2,
 800                 NV_MEM_TYPE_GDDR3,
 801                 NV_MEM_TYPE_GDDR4,
 802                 NV_MEM_TYPE_GDDR5
 803         } vram_type;
 804         uint64_t vram_size;
 805         uint64_t vram_sys_base;
 806         bool vram_rank_B;
 807
 808         uint64_t fb_available_size;
 809         uint64_t fb_mappable_pages;
 810         uint64_t fb_aper_free;
 811         int fb_mtrr;
 812
 813         /* BAR control (NV50-) */
 814         struct nouveau_vm *bar1_vm;
 815         struct nouveau_vm *bar3_vm;
 816
 817         /* G8x/G9x virtual address space */
 818         struct nouveau_vm *chan_vm;
 819
 820         struct nvbios vbios;
 821         u8 *mxms;
 822         struct list_head i2c_ports;
 823
 824         struct nv04_mode_state mode_reg;
 825         struct nv04_mode_state saved_reg;
 826         uint32_t saved_vga_font[4][16384];
 827         uint32_t crtc_owner;
 828         uint32_t dac_users[4];
 829
 830         struct backlight_device *backlight;
 831
 832         struct {
 833                 struct dentry *channel_root;
 834         } debugfs;
 835
 836         struct nouveau_fbdev *nfbdev;
 837         struct apertures_struct *apertures;
 838 };
 839
 840 static inline struct drm_nouveau_private *
 841 nouveau_private(struct drm_device *dev)
 842 {
 843         return dev->dev_private;
 844 }
 845
 846 static inline struct drm_nouveau_private *
 847 nouveau_bdev(struct ttm_bo_device *bd)
 848 {
 849         return container_of(bd, struct drm_nouveau_private, ttm.bdev);
 850 }
 851
 852 static inline int
 853 nouveau_bo_ref(struct nouveau_bo *ref, struct nouveau_bo **pnvbo)
 854 {
 855         struct nouveau_bo *prev;
 856
 857         if (!pnvbo)
 858                 return -EINVAL;
 859         prev = *pnvbo;
 860
 861         *pnvbo = ref ? nouveau_bo(ttm_bo_reference(&ref->bo)) : NULL;
 862         if (prev) {
 863                 struct ttm_buffer_object *bo = &prev->bo;
 864
 865                 ttm_bo_unref(&bo);
 866         }
 867
 868         return 0;
 869 }
 870
 871 /* nouveau_drv.c */
 872 extern int nouveau_modeset;
 873 extern int nouveau_agpmode;
 874 extern int nouveau_duallink;
 875 extern int nouveau_uscript_lvds;
 876 extern int nouveau_uscript_tmds;
 877 extern int nouveau_vram_pushbuf;
 878 extern int nouveau_vram_notify;
 879 extern char *nouveau_vram_type;
 880 extern int nouveau_fbpercrtc;
 881 extern int nouveau_tv_disable;
 882 extern char *nouveau_tv_norm;
 883 extern int nouveau_reg_debug;
 884 extern char *nouveau_vbios;
 885 extern int nouveau_ignorelid;
 886 extern int nouveau_nofbaccel;
 887 extern int nouveau_noaccel;
 888 extern int nouveau_force_post;
 889 extern int nouveau_override_conntype;
 890 extern char *nouveau_perflvl;
 891 extern int nouveau_perflvl_wr;
 892 extern int nouveau_msi;
 893 extern int nouveau_ctxfw;
 894 extern int nouveau_mxmdcb;
 895
 896 extern int nouveau_pci_suspend(struct pci_dev *pdev, pm_message_t pm_state);
 897 extern int nouveau_pci_resume(struct pci_dev *pdev);
 898
 899 /* nouveau_state.c */
 900 extern int  nouveau_open(struct drm_device *, struct drm_file *);
 901 extern void nouveau_preclose(struct drm_device *dev, struct drm_file *);
 902 extern void nouveau_postclose(struct drm_device *, struct drm_file *);
 903 extern int  nouveau_load(struct drm_device *, unsigned long flags);
 904 extern int  nouveau_firstopen(struct drm_device *);
 905 extern void nouveau_lastclose(struct drm_device *);
 906 extern int  nouveau_unload(struct drm_device *);
 907 extern int  nouveau_ioctl_getparam(struct drm_device *, void *data,
 908                                    struct drm_file *);
 909 extern int  nouveau_ioctl_setparam(struct drm_device *, void *data,
 910                                    struct drm_file *);
 911 extern bool nouveau_wait_eq(struct drm_device *, uint64_t timeout,
 912                             uint32_t reg, uint32_t mask, uint32_t val);
 913 extern bool nouveau_wait_ne(struct drm_device *, uint64_t timeout,
 914                             uint32_t reg, uint32_t mask, uint32_t val);
 915 extern bool nouveau_wait_cb(struct drm_device *, u64 timeout,
 916                             bool (*cond)(void *), void *);
 917 extern bool nouveau_wait_for_idle(struct drm_device *);
 918 extern int  nouveau_card_init(struct drm_device *);
 919
 920 /* nouveau_mem.c */
 921 extern int  nouveau_mem_vram_init(struct drm_device *);
 922 extern void nouveau_mem_vram_fini(struct drm_device *);
 923 extern int  nouveau_mem_gart_init(struct drm_device *);
 924 extern void nouveau_mem_gart_fini(struct drm_device *);
 925 extern int  nouveau_mem_init_agp(struct drm_device *);
 926 extern int  nouveau_mem_reset_agp(struct drm_device *);
 927 extern void nouveau_mem_close(struct drm_device *);
 928 extern bool nouveau_mem_flags_valid(struct drm_device *, u32 tile_flags);
 929 extern int  nouveau_mem_timing_calc(struct drm_device *, u32 freq,
 930                                     struct nouveau_pm_memtiming *);
 931 extern void nouveau_mem_timing_read(struct drm_device *,
 932                                     struct nouveau_pm_memtiming *);
 933 extern int nouveau_mem_vbios_type(struct drm_device *);
 934 extern struct nouveau_tile_reg *nv10_mem_set_tiling(
 935         struct drm_device *dev, uint32_t addr, uint32_t size,
 936         uint32_t pitch, uint32_t flags);
 937 extern void nv10_mem_put_tile_region(struct drm_device *dev,
 938                                      struct nouveau_tile_reg *tile,
 939                                      struct nouveau_fence *fence);
 940 extern const struct ttm_mem_type_manager_func nouveau_vram_manager;
 941 extern const struct ttm_mem_type_manager_func nouveau_gart_manager;
 942
 943 /* nouveau_notifier.c */
 944 extern int  nouveau_notifier_init_channel(struct nouveau_channel *);
 945 extern void nouveau_notifier_takedown_channel(struct nouveau_channel *);
 946 extern int  nouveau_notifier_alloc(struct nouveau_channel *, uint32_t handle,
 947                                    int cout, uint32_t start, uint32_t end,
 948                                    uint32_t *offset);
 949 extern int  nouveau_notifier_offset(struct nouveau_gpuobj *, uint32_t *);
 950 extern int  nouveau_ioctl_notifier_alloc(struct drm_device *, void *data,
 951                                          struct drm_file *);
 952 extern int  nouveau_ioctl_notifier_free(struct drm_device *, void *data,
 953                                         struct drm_file *);
 954
 955 /* nouveau_channel.c */
 956 extern struct drm_ioctl_desc nouveau_ioctls[];
 957 extern int nouveau_max_ioctl;
 958 extern void nouveau_channel_cleanup(struct drm_device *, struct drm_file *);
 959 extern int  nouveau_channel_alloc(struct drm_device *dev,
 960                                   struct nouveau_channel **chan,
 961                                   struct drm_file *file_priv,
 962                                   uint32_t fb_ctxdma, uint32_t tt_ctxdma);
 963 extern struct nouveau_channel *
 964 nouveau_channel_get_unlocked(struct nouveau_channel *);
 965 extern struct nouveau_channel *
 966 nouveau_channel_get(struct drm_file *, int id);
 967 extern void nouveau_channel_put_unlocked(struct nouveau_channel **);
 968 extern void nouveau_channel_put(struct nouveau_channel **);
 969 extern void nouveau_channel_ref(struct nouveau_channel *chan,
 970                                 struct nouveau_channel **pchan);
 971 extern void nouveau_channel_idle(struct nouveau_channel *chan);
 972
 973 /* nouveau_object.c */
 974 #define NVOBJ_ENGINE_ADD(d, e, p) do {                                         \
 975         struct drm_nouveau_private *dev_priv = (d)->dev_private;               \
 976         dev_priv->eng[NVOBJ_ENGINE_##e] = (p);                                 \
 977 } while (0)
 978
 979 #define NVOBJ_ENGINE_DEL(d, e) do {                                            \
 980         struct drm_nouveau_private *dev_priv = (d)->dev_private;               \
 981         dev_priv->eng[NVOBJ_ENGINE_##e] = NULL;                                \
 982 } while (0)
 983
 984 #define NVOBJ_CLASS(d, c, e) do {                                              \
 985         int ret = nouveau_gpuobj_class_new((d), (c), NVOBJ_ENGINE_##e);        \
 986         if (ret)                                                               \
 987                 return ret;                                                    \
 988 } while (0)
 989
 990 #define NVOBJ_MTHD(d, c, m, e) do {                                            \
 991         int ret = nouveau_gpuobj_mthd_new((d), (c), (m), (e));                 \
 992         if (ret)                                                               \
 993                 return ret;                                                    \
 994 } while (0)
 995
 996 extern int  nouveau_gpuobj_early_init(struct drm_device *);
 997 extern int  nouveau_gpuobj_init(struct drm_device *);
 998 extern void nouveau_gpuobj_takedown(struct drm_device *);
 999 extern int  nouveau_gpuobj_suspend(struct drm_device *dev);
1000 extern void nouveau_gpuobj_resume(struct drm_device *dev);
1001 extern int  nouveau_gpuobj_class_new(struct drm_device *, u32 class, u32 eng);
1002 extern int  nouveau_gpuobj_mthd_new(struct drm_device *, u32 class, u32 mthd,
1003                                     int (*exec)(struct nouveau_channel *,
1004                                                 u32 class, u32 mthd, u32 data));
1005 extern int  nouveau_gpuobj_mthd_call(struct nouveau_channel *, u32, u32, u32);
1006 extern int  nouveau_gpuobj_mthd_call2(struct drm_device *, int, u32, u32, u32);
1007 extern int nouveau_gpuobj_channel_init(struct nouveau_channel *,
1008                                        uint32_t vram_h, uint32_t tt_h);
1009 extern void nouveau_gpuobj_channel_takedown(struct nouveau_channel *);
1010 extern int nouveau_gpuobj_new(struct drm_device *, struct nouveau_channel *,
1011                               uint32_t size, int align, uint32_t flags,
1012                               struct nouveau_gpuobj **);
1013 extern void nouveau_gpuobj_ref(struct nouveau_gpuobj *,
1014                                struct nouveau_gpuobj **);
1015 extern int nouveau_gpuobj_new_fake(struct drm_device *, u32 pinst, u64 vinst,
1016                                    u32 size, u32 flags,
1017                                    struct nouveau_gpuobj **);
1018 extern int nouveau_gpuobj_dma_new(struct nouveau_channel *, int class,
1019                                   uint64_t offset, uint64_t size, int access,
1020                                   int target, struct nouveau_gpuobj **);
1021 extern int nouveau_gpuobj_gr_new(struct nouveau_channel *, u32 handle, int class);
1022 extern int nv50_gpuobj_dma_new(struct nouveau_channel *, int class, u64 base,
1023                                u64 size, int target, int access, u32 type,
1024                                u32 comp, struct nouveau_gpuobj **pobj);
1025 extern void nv50_gpuobj_dma_init(struct nouveau_gpuobj *, u32 offset,
1026                                  int class, u64 base, u64 size, int target,
1027                                  int access, u32 type, u32 comp);
1028 extern int nouveau_ioctl_grobj_alloc(struct drm_device *, void *data,
1029                                      struct drm_file *);
1030 extern int nouveau_ioctl_gpuobj_free(struct drm_device *, void *data,
1031                                      struct drm_file *);
1032
1033 /* nouveau_irq.c */
1034 extern int         nouveau_irq_init(struct drm_device *);
1035 extern void        nouveau_irq_fini(struct drm_device *);
1036 extern irqreturn_t nouveau_irq_handler(DRM_IRQ_ARGS);
1037 extern void        nouveau_irq_register(struct drm_device *, int status_bit,
1038                                         void (*)(struct drm_device *));
1039 extern void        nouveau_irq_unregister(struct drm_device *, int status_bit);
1040 extern void        nouveau_irq_preinstall(struct drm_device *);
1041 extern int         nouveau_irq_postinstall(struct drm_device *);
1042 extern void        nouveau_irq_uninstall(struct drm_device *);
1043
1044 /* nouveau_sgdma.c */
1045 extern int nouveau_sgdma_init(struct drm_device *);
1046 extern void nouveau_sgdma_takedown(struct drm_device *);
1047 extern uint32_t nouveau_sgdma_get_physical(struct drm_device *,
1048                                            uint32_t offset);
1049 extern struct ttm_tt *nouveau_sgdma_create_ttm(struct ttm_bo_device *bdev,
1050                                                unsigned long size,
1051                                                uint32_t page_flags,
1052                                                struct page *dummy_read_page);
1053
1054 /* nouveau_debugfs.c */
1055 #if defined(CONFIG_DRM_NOUVEAU_DEBUG)
1056 extern int  nouveau_debugfs_init(struct drm_minor *);
1057 extern void nouveau_debugfs_takedown(struct drm_minor *);
1058 extern int  nouveau_debugfs_channel_init(struct nouveau_channel *);
1059 extern void nouveau_debugfs_channel_fini(struct nouveau_channel *);
1060 #else
1061 static inline int
1062 nouveau_debugfs_init(struct drm_minor *minor)
1063 {
1064         return 0;
1065 }
1066
1067 static inline void nouveau_debugfs_takedown(struct drm_minor *minor)
1068 {
1069 }
1070
1071 static inline int
1072 nouveau_debugfs_channel_init(struct nouveau_channel *chan)
1073 {
1074         return 0;
1075 }
1076
1077 static inline void
1078 nouveau_debugfs_channel_fini(struct nouveau_channel *chan)
1079 {
1080 }
1081 #endif
1082
1083 /* nouveau_dma.c */
1084 extern void nouveau_dma_init(struct nouveau_channel *);
1085 extern int  nouveau_dma_wait(struct nouveau_channel *, int slots, int size);
1086
1087 /* nouveau_acpi.c */
1088 #define ROM_BIOS_PAGE 4096
1089 #if defined(CONFIG_ACPI)
1090 void nouveau_register_dsm_handler(void);
1091 void nouveau_unregister_dsm_handler(void);
1092 void nouveau_switcheroo_optimus_dsm(void);
1093 int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len);
1094 bool nouveau_acpi_rom_supported(struct pci_dev *pdev);
1095 int nouveau_acpi_edid(struct drm_device *, struct drm_connector *);
1096 #else
1097 static inline void nouveau_register_dsm_handler(void) {}
1098 static inline void nouveau_unregister_dsm_handler(void) {}
1099 static inline void nouveau_switcheroo_optimus_dsm(void) {}
1100 static inline bool nouveau_acpi_rom_supported(struct pci_dev *pdev) { return false; }
1101 static inline int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len) { return -EINVAL; }
1102 static inline int nouveau_acpi_edid(struct drm_device *dev, struct drm_connector *connector) { return -EINVAL; }
1103 #endif
1104
1105 /* nouveau_backlight.c */
1106 #ifdef CONFIG_DRM_NOUVEAU_BACKLIGHT
1107 extern int nouveau_backlight_init(struct drm_device *);
1108 extern void nouveau_backlight_exit(struct drm_device *);
1109 #else
1110 static inline int nouveau_backlight_init(struct drm_device *dev)
1111 {
1112         return 0;
1113 }
1114
1115 static inline void nouveau_backlight_exit(struct drm_device *dev) { }
1116 #endif
1117
1118 /* nouveau_bios.c */
1119 extern int nouveau_bios_init(struct drm_device *);
1120 extern void nouveau_bios_takedown(struct drm_device *dev);
1121 extern int nouveau_run_vbios_init(struct drm_device *);
1122 extern void nouveau_bios_run_init_table(struct drm_device *, uint16_t table,
1123                                         struct dcb_entry *, int crtc);
1124 extern void nouveau_bios_init_exec(struct drm_device *, uint16_t table);
1125 extern struct dcb_connector_table_entry *
1126 nouveau_bios_connector_entry(struct drm_device *, int index);
1127 extern u32 get_pll_register(struct drm_device *, enum pll_types);
1128 extern int get_pll_limits(struct drm_device *, uint32_t limit_match,
1129                           struct pll_lims *);
1130 extern int nouveau_bios_run_display_table(struct drm_device *, u16 id, int clk,
1131                                           struct dcb_entry *, int crtc);
1132 extern bool nouveau_bios_fp_mode(struct drm_device *, struct drm_display_mode *);
1133 extern uint8_t *nouveau_bios_embedded_edid(struct drm_device *);
1134 extern int nouveau_bios_parse_lvds_table(struct drm_device *, int pxclk,
1135                                          bool *dl, bool *if_is_24bit);
1136 extern int run_tmds_table(struct drm_device *, struct dcb_entry *,
1137                           int head, int pxclk);
1138 extern int call_lvds_script(struct drm_device *, struct dcb_entry *, int head,
1139                             enum LVDS_script, int pxclk);
1140 bool bios_encoder_match(struct dcb_entry *, u32 hash);
1141
1142 /* nouveau_mxm.c */
1143 int  nouveau_mxm_init(struct drm_device *dev);
1144 void nouveau_mxm_fini(struct drm_device *dev);
1145
1146 /* nouveau_ttm.c */
1147 int nouveau_ttm_global_init(struct drm_nouveau_private *);
1148 void nouveau_ttm_global_release(struct drm_nouveau_private *);
1149 int nouveau_ttm_mmap(struct file *, struct vm_area_struct *);
1150
1151 /* nouveau_hdmi.c */
1152 void nouveau_hdmi_mode_set(struct drm_encoder *, struct drm_display_mode *);
1153
1154 /* nv04_fb.c */
1155 extern int  nv04_fb_vram_init(struct drm_device *);
1156 extern int  nv04_fb_init(struct drm_device *);
1157 extern void nv04_fb_takedown(struct drm_device *);
1158
1159 /* nv10_fb.c */
1160 extern int  nv10_fb_vram_init(struct drm_device *dev);
1161 extern int  nv1a_fb_vram_init(struct drm_device *dev);
1162 extern int  nv10_fb_init(struct drm_device *);
1163 extern void nv10_fb_takedown(struct drm_device *);
1164 extern void nv10_fb_init_tile_region(struct drm_device *dev, int i,
1165                                      uint32_t addr, uint32_t size,
1166                                      uint32_t pitch, uint32_t flags);
1167 extern void nv10_fb_set_tile_region(struct drm_device *dev, int i);
1168 extern void nv10_fb_free_tile_region(struct drm_device *dev, int i);
1169
1170 /* nv20_fb.c */
1171 extern int  nv20_fb_vram_init(struct drm_device *dev);
1172 extern int  nv20_fb_init(struct drm_device *);
1173 extern void nv20_fb_takedown(struct drm_device *);
1174 extern void nv20_fb_init_tile_region(struct drm_device *dev, int i,
1175                                      uint32_t addr, uint32_t size,
1176                                      uint32_t pitch, uint32_t flags);
1177 extern void nv20_fb_set_tile_region(struct drm_device *dev, int i);
1178 extern void nv20_fb_free_tile_region(struct drm_device *dev, int i);
1179
1180 /* nv30_fb.c */
1181 extern int  nv30_fb_init(struct drm_device *);
1182 extern void nv30_fb_takedown(struct drm_device *);
1183 extern void nv30_fb_init_tile_region(struct drm_device *dev, int i,
1184                                      uint32_t addr, uint32_t size,
1185                                      uint32_t pitch, uint32_t flags);
1186 extern void nv30_fb_free_tile_region(struct drm_device *dev, int i);
1187
1188 /* nv40_fb.c */
1189 extern int  nv40_fb_vram_init(struct drm_device *dev);
1190 extern int  nv40_fb_init(struct drm_device *);
1191 extern void nv40_fb_takedown(struct drm_device *);
1192 extern void nv40_fb_set_tile_region(struct drm_device *dev, int i);
1193
1194 /* nv50_fb.c */
1195 extern int  nv50_fb_init(struct drm_device *);
1196 extern void nv50_fb_takedown(struct drm_device *);
1197 extern void nv50_fb_vm_trap(struct drm_device *, int display);
1198
1199 /* nvc0_fb.c */
1200 extern int  nvc0_fb_init(struct drm_device *);
1201 extern void nvc0_fb_takedown(struct drm_device *);
1202
1203 /* nv04_fifo.c */
1204 extern int  nv04_fifo_init(struct drm_device *);
1205 extern void nv04_fifo_fini(struct drm_device *);
1206 extern void nv04_fifo_disable(struct drm_device *);
1207 extern void nv04_fifo_enable(struct drm_device *);
1208 extern bool nv04_fifo_reassign(struct drm_device *, bool);
1209 extern bool nv04_fifo_cache_pull(struct drm_device *, bool);
1210 extern int  nv04_fifo_channel_id(struct drm_device *);
1211 extern int  nv04_fifo_create_context(struct nouveau_channel *);
1212 extern void nv04_fifo_destroy_context(struct nouveau_channel *);
1213 extern int  nv04_fifo_load_context(struct nouveau_channel *);
1214 extern int  nv04_fifo_unload_context(struct drm_device *);
1215 extern void nv04_fifo_isr(struct drm_device *);
1216
1217 /* nv10_fifo.c */
1218 extern int  nv10_fifo_init(struct drm_device *);
1219 extern int  nv10_fifo_channel_id(struct drm_device *);
1220 extern int  nv10_fifo_create_context(struct nouveau_channel *);
1221 extern int  nv10_fifo_load_context(struct nouveau_channel *);
1222 extern int  nv10_fifo_unload_context(struct drm_device *);
1223
1224 /* nv40_fifo.c */
1225 extern int  nv40_fifo_init(struct drm_device *);
1226 extern int  nv40_fifo_create_context(struct nouveau_channel *);
1227 extern int  nv40_fifo_load_context(struct nouveau_channel *);
1228 extern int  nv40_fifo_unload_context(struct drm_device *);
1229
1230 /* nv50_fifo.c */
1231 extern int  nv50_fifo_init(struct drm_device *);
1232 extern void nv50_fifo_takedown(struct drm_device *);
1233 extern int  nv50_fifo_channel_id(struct drm_device *);
1234 extern int  nv50_fifo_create_context(struct nouveau_channel *);
1235 extern void nv50_fifo_destroy_context(struct nouveau_channel *);
1236 extern int  nv50_fifo_load_context(struct nouveau_channel *);
1237 extern int  nv50_fifo_unload_context(struct drm_device *);
1238 extern void nv50_fifo_tlb_flush(struct drm_device *dev);
1239
1240 /* nvc0_fifo.c */
1241 extern int  nvc0_fifo_init(struct drm_device *);
1242 extern void nvc0_fifo_takedown(struct drm_device *);
1243 extern void nvc0_fifo_disable(struct drm_device *);
1244 extern void nvc0_fifo_enable(struct drm_device *);
1245 extern bool nvc0_fifo_reassign(struct drm_device *, bool);
1246 extern bool nvc0_fifo_cache_pull(struct drm_device *, bool);
1247 extern int  nvc0_fifo_channel_id(struct drm_device *);
1248 extern int  nvc0_fifo_create_context(struct nouveau_channel *);
1249 extern void nvc0_fifo_destroy_context(struct nouveau_channel *);
1250 extern int  nvc0_fifo_load_context(struct nouveau_channel *);
1251 extern int  nvc0_fifo_unload_context(struct drm_device *);
1252
1253 /* nve0_fifo.c */
1254 extern int  nve0_fifo_init(struct drm_device *);
1255 extern void nve0_fifo_takedown(struct drm_device *);
1256 extern int  nve0_fifo_channel_id(struct drm_device *);
1257 extern int  nve0_fifo_create_context(struct nouveau_channel *);
1258 extern void nve0_fifo_destroy_context(struct nouveau_channel *);
1259 extern int  nve0_fifo_unload_context(struct drm_device *);
1260
1261 /* nv04_graph.c */
1262 extern int  nv04_graph_create(struct drm_device *);
1263 extern int  nv04_graph_object_new(struct nouveau_channel *, int, u32, u16);
1264 extern int  nv04_graph_mthd_page_flip(struct nouveau_channel *chan,
1265                                       u32 class, u32 mthd, u32 data);
1266 extern struct nouveau_bitfield nv04_graph_nsource[];
1267
1268 /* nv10_graph.c */
1269 extern int  nv10_graph_create(struct drm_device *);
1270 extern struct nouveau_channel *nv10_graph_channel(struct drm_device *);
1271 extern struct nouveau_bitfield nv10_graph_intr[];
1272 extern struct nouveau_bitfield nv10_graph_nstatus[];
1273
1274 /* nv20_graph.c */
1275 extern int  nv20_graph_create(struct drm_device *);
1276
1277 /* nv40_graph.c */
1278 extern int  nv40_graph_create(struct drm_device *);
1279 extern void nv40_grctx_init(struct drm_device *, u32 *size);
1280 extern void nv40_grctx_fill(struct drm_device *, struct nouveau_gpuobj *);
1281
1282 /* nv50_graph.c */
1283 extern int  nv50_graph_create(struct drm_device *);
1284 extern struct nouveau_enum nv50_data_error_names[];
1285 extern int  nv50_graph_isr_chid(struct drm_device *dev, u64 inst);
1286 extern int  nv50_grctx_init(struct drm_device *, u32 *, u32, u32 *, u32 *);
1287 extern void nv50_grctx_fill(struct drm_device *, struct nouveau_gpuobj *);
1288
1289 /* nvc0_graph.c */
1290 extern int  nvc0_graph_create(struct drm_device *);
1291 extern int  nvc0_graph_isr_chid(struct drm_device *dev, u64 inst);
1292
1293 /* nve0_graph.c */
1294 extern int  nve0_graph_create(struct drm_device *);
1295
1296 /* nv84_crypt.c */
1297 extern int  nv84_crypt_create(struct drm_device *);
1298
1299 /* nv98_crypt.c */
1300 extern int  nv98_crypt_create(struct drm_device *dev);
1301
1302 /* nva3_copy.c */
1303 extern int  nva3_copy_create(struct drm_device *dev);
1304
1305 /* nvc0_copy.c */
1306 extern int  nvc0_copy_create(struct drm_device *dev, int engine);
1307
1308 /* nv31_mpeg.c */
1309 extern int  nv31_mpeg_create(struct drm_device *dev);
1310
1311 /* nv50_mpeg.c */
1312 extern int  nv50_mpeg_create(struct drm_device *dev);
1313
1314 /* nv84_bsp.c */
1315 /* nv98_bsp.c */
1316 extern int  nv84_bsp_create(struct drm_device *dev);
1317
1318 /* nv84_vp.c */
1319 /* nv98_vp.c */
1320 extern int  nv84_vp_create(struct drm_device *dev);
1321
1322 /* nv98_ppp.c */
1323 extern int  nv98_ppp_create(struct drm_device *dev);
1324
1325 /* nv04_instmem.c */
1326 extern int  nv04_instmem_init(struct drm_device *);
1327 extern void nv04_instmem_takedown(struct drm_device *);
1328 extern int  nv04_instmem_suspend(struct drm_device *);
1329 extern void nv04_instmem_resume(struct drm_device *);
1330 extern int  nv04_instmem_get(struct nouveau_gpuobj *, struct nouveau_channel *,
1331                              u32 size, u32 align);
1332 extern void nv04_instmem_put(struct nouveau_gpuobj *);
1333 extern int  nv04_instmem_map(struct nouveau_gpuobj *);
1334 extern void nv04_instmem_unmap(struct nouveau_gpuobj *);
1335 extern void nv04_instmem_flush(struct drm_device *);
1336
1337 /* nv50_instmem.c */
1338 extern int  nv50_instmem_init(struct drm_device *);
1339 extern void nv50_instmem_takedown(struct drm_device *);
1340 extern int  nv50_instmem_suspend(struct drm_device *);
1341 extern void nv50_instmem_resume(struct drm_device *);
1342 extern int  nv50_instmem_get(struct nouveau_gpuobj *, struct nouveau_channel *,
1343                              u32 size, u32 align);
1344 extern void nv50_instmem_put(struct nouveau_gpuobj *);
1345 extern int  nv50_instmem_map(struct nouveau_gpuobj *);
1346 extern void nv50_instmem_unmap(struct nouveau_gpuobj *);
1347 extern void nv50_instmem_flush(struct drm_device *);
1348 extern void nv84_instmem_flush(struct drm_device *);
1349
1350 /* nvc0_instmem.c */
1351 extern int  nvc0_instmem_init(struct drm_device *);
1352 extern void nvc0_instmem_takedown(struct drm_device *);
1353 extern int  nvc0_instmem_suspend(struct drm_device *);
1354 extern void nvc0_instmem_resume(struct drm_device *);
1355
1356 /* nv04_mc.c */
1357 extern int  nv04_mc_init(struct drm_device *);
1358 extern void nv04_mc_takedown(struct drm_device *);
1359
1360 /* nv40_mc.c */
1361 extern int  nv40_mc_init(struct drm_device *);
1362 extern void nv40_mc_takedown(struct drm_device *);
1363
1364 /* nv50_mc.c */
1365 extern int  nv50_mc_init(struct drm_device *);
1366 extern void nv50_mc_takedown(struct drm_device *);
1367
1368 /* nv04_timer.c */
1369 extern int  nv04_timer_init(struct drm_device *);
1370 extern uint64_t nv04_timer_read(struct drm_device *);
1371 extern void nv04_timer_takedown(struct drm_device *);
1372
1373 extern long nouveau_compat_ioctl(struct file *file, unsigned int cmd,
1374                                  unsigned long arg);
1375
1376 /* nv04_dac.c */
1377 extern int nv04_dac_create(struct drm_connector *, struct dcb_entry *);
1378 extern uint32_t nv17_dac_sample_load(struct drm_encoder *encoder);
1379 extern int nv04_dac_output_offset(struct drm_encoder *encoder);
1380 extern void nv04_dac_update_dacclk(struct drm_encoder *encoder, bool enable);
1381 extern bool nv04_dac_in_use(struct drm_encoder *encoder);
1382
1383 /* nv04_dfp.c */
1384 extern int nv04_dfp_create(struct drm_connector *, struct dcb_entry *);
1385 extern int nv04_dfp_get_bound_head(struct drm_device *dev, struct dcb_entry *dcbent);
1386 extern void nv04_dfp_bind_head(struct drm_device *dev, struct dcb_entry *dcbent,
1387                                int head, bool dl);
1388 extern void nv04_dfp_disable(struct drm_device *dev, int head);
1389 extern void nv04_dfp_update_fp_control(struct drm_encoder *encoder, int mode);
1390
1391 /* nv04_tv.c */
1392 extern int nv04_tv_identify(struct drm_device *dev, int i2c_index);
1393 extern int nv04_tv_create(struct drm_connector *, struct dcb_entry *);
1394
1395 /* nv17_tv.c */
1396 extern int nv17_tv_create(struct drm_connector *, struct dcb_entry *);
1397
1398 /* nv04_display.c */
1399 extern int nv04_display_early_init(struct drm_device *);
1400 extern void nv04_display_late_takedown(struct drm_device *);
1401 extern int nv04_display_create(struct drm_device *);
1402 extern void nv04_display_destroy(struct drm_device *);
1403 extern int nv04_display_init(struct drm_device *);
1404 extern void nv04_display_fini(struct drm_device *);
1405
1406 /* nvd0_display.c */
1407 extern int nvd0_display_create(struct drm_device *);
1408 extern void nvd0_display_destroy(struct drm_device *);
1409 extern int nvd0_display_init(struct drm_device *);
1410 extern void nvd0_display_fini(struct drm_device *);
1411 struct nouveau_bo *nvd0_display_crtc_sema(struct drm_device *, int crtc);
1412 void nvd0_display_flip_stop(struct drm_crtc *);
1413 int nvd0_display_flip_next(struct drm_crtc *, struct drm_framebuffer *,
1414                            struct nouveau_channel *, u32 swap_interval);
1415
1416 /* nv04_crtc.c */
1417 extern int nv04_crtc_create(struct drm_device *, int index);
1418
1419 /* nouveau_bo.c */
1420 extern struct ttm_bo_driver nouveau_bo_driver;
1421 extern int nouveau_bo_new(struct drm_device *, int size, int align,
1422                           uint32_t flags, uint32_t tile_mode,
1423                           uint32_t tile_flags,
1424                           struct sg_table *sg,
1425                           struct nouveau_bo **);
1426 extern int nouveau_bo_pin(struct nouveau_bo *, uint32_t flags);
1427 extern int nouveau_bo_unpin(struct nouveau_bo *);
1428 extern int nouveau_bo_map(struct nouveau_bo *);
1429 extern void nouveau_bo_unmap(struct nouveau_bo *);
1430 extern void nouveau_bo_placement_set(struct nouveau_bo *, uint32_t type,
1431                                      uint32_t busy);
1432 extern u16 nouveau_bo_rd16(struct nouveau_bo *nvbo, unsigned index);
1433 extern void nouveau_bo_wr16(struct nouveau_bo *nvbo, unsigned index, u16 val);
1434 extern u32 nouveau_bo_rd32(struct nouveau_bo *nvbo, unsigned index);
1435 extern void nouveau_bo_wr32(struct nouveau_bo *nvbo, unsigned index, u32 val);
1436 extern void nouveau_bo_fence(struct nouveau_bo *, struct nouveau_fence *);
1437 extern int nouveau_bo_validate(struct nouveau_bo *, bool interruptible,
1438                                bool no_wait_reserve, bool no_wait_gpu);
1439
1440 extern struct nouveau_vma *
1441 nouveau_bo_vma_find(struct nouveau_bo *, struct nouveau_vm *);
1442 extern int  nouveau_bo_vma_add(struct nouveau_bo *, struct nouveau_vm *,
1443                                struct nouveau_vma *);
1444 extern void nouveau_bo_vma_del(struct nouveau_bo *, struct nouveau_vma *);
1445
1446 /* nouveau_fence.c */
1447 struct nouveau_fence;
1448 extern int nouveau_fence_init(struct drm_device *);
1449 extern void nouveau_fence_fini(struct drm_device *);
1450 extern int nouveau_fence_channel_init(struct nouveau_channel *);
1451 extern void nouveau_fence_channel_fini(struct nouveau_channel *);
1452 extern void nouveau_fence_update(struct nouveau_channel *);
1453 extern int nouveau_fence_new(struct nouveau_channel *, struct nouveau_fence **,
1454                              bool emit);
1455 extern int nouveau_fence_emit(struct nouveau_fence *);
1456 extern void nouveau_fence_work(struct nouveau_fence *fence,
1457                                void (*work)(void *priv, bool signalled),
1458                                void *priv);
1459 struct nouveau_channel *nouveau_fence_channel(struct nouveau_fence *);
1460
1461 extern bool nouveau_fence_signalled(struct nouveau_fence *);
1462 extern int nouveau_fence_wait(struct nouveau_fence *, bool lazy, bool intr);
1463 extern void nouveau_fence_unref(struct nouveau_fence **);
1464 extern struct nouveau_fence *nouveau_fence_ref(struct nouveau_fence *);
1465 extern int nouveau_fence_sync(struct nouveau_fence *, struct nouveau_channel *);
1466
1467 /* nouveau_gem.c */
1468 extern int nouveau_gem_new(struct drm_device *, int size, int align,
1469                            uint32_t domain, uint32_t tile_mode,
1470                            uint32_t tile_flags, struct nouveau_bo **);
1471 extern int nouveau_gem_object_new(struct drm_gem_object *);
1472 extern void nouveau_gem_object_del(struct drm_gem_object *);
1473 extern int nouveau_gem_object_open(struct drm_gem_object *, struct drm_file *);
1474 extern void nouveau_gem_object_close(struct drm_gem_object *,
1475                                      struct drm_file *);
1476 extern int nouveau_gem_ioctl_new(struct drm_device *, void *,
1477                                  struct drm_file *);
1478 extern int nouveau_gem_ioctl_pushbuf(struct drm_device *, void *,
1479                                      struct drm_file *);
1480 extern int nouveau_gem_ioctl_cpu_prep(struct drm_device *, void *,
1481                                       struct drm_file *);
1482 extern int nouveau_gem_ioctl_cpu_fini(struct drm_device *, void *,
1483                                       struct drm_file *);
1484 extern int nouveau_gem_ioctl_info(struct drm_device *, void *,
1485                                   struct drm_file *);
1486
1487 extern struct dma_buf *nouveau_gem_prime_export(struct drm_device *dev,
1488                                 struct drm_gem_object *obj, int flags);
1489 extern struct drm_gem_object *nouveau_gem_prime_import(struct drm_device *dev,
1490                                 struct dma_buf *dma_buf);
1491
1492 /* nouveau_display.c */
1493 int nouveau_display_create(struct drm_device *dev);
1494 void nouveau_display_destroy(struct drm_device *dev);
1495 int nouveau_display_init(struct drm_device *dev);
1496 void nouveau_display_fini(struct drm_device *dev);
1497 int nouveau_vblank_enable(struct drm_device *dev, int crtc);
1498 void nouveau_vblank_disable(struct drm_device *dev, int crtc);
1499 int nouveau_crtc_page_flip(struct drm_crtc *crtc, struct drm_framebuffer *fb,
1500                            struct drm_pending_vblank_event *event);
1501 int nouveau_finish_page_flip(struct nouveau_channel *,
1502                              struct nouveau_page_flip_state *);
1503 int nouveau_display_dumb_create(struct drm_file *, struct drm_device *,
1504                                 struct drm_mode_create_dumb *args);
1505 int nouveau_display_dumb_map_offset(struct drm_file *, struct drm_device *,
1506                                     uint32_t handle, uint64_t *offset);
1507 int nouveau_display_dumb_destroy(struct drm_file *, struct drm_device *,
1508                                  uint32_t handle);
1509
1510 /* nv10_gpio.c */
1511 int nv10_gpio_init(struct drm_device *dev);
1512 void nv10_gpio_fini(struct drm_device *dev);
1513 int nv10_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1514 int nv10_gpio_sense(struct drm_device *dev, int line);
1515 void nv10_gpio_irq_enable(struct drm_device *, int line, bool on);
1516
1517 /* nv50_gpio.c */
1518 int nv50_gpio_init(struct drm_device *dev);
1519 void nv50_gpio_fini(struct drm_device *dev);
1520 int nv50_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1521 int nv50_gpio_sense(struct drm_device *dev, int line);
1522 void nv50_gpio_irq_enable(struct drm_device *, int line, bool on);
1523 int nvd0_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1524 int nvd0_gpio_sense(struct drm_device *dev, int line);
1525
1526 /* nv50_calc.c */
1527 int nv50_calc_pll(struct drm_device *, struct pll_lims *, int clk,
1528                   int *N1, int *M1, int *N2, int *M2, int *P);
1529 int nva3_calc_pll(struct drm_device *, struct pll_lims *,
1530                   int clk, int *N, int *fN, int *M, int *P);
1531
1532 #ifndef ioread32_native
1533 #ifdef __BIG_ENDIAN
1534 #define ioread16_native ioread16be
1535 #define iowrite16_native iowrite16be
1536 #define ioread32_native  ioread32be
1537 #define iowrite32_native iowrite32be
1538 #else /* def __BIG_ENDIAN */
1539 #define ioread16_native ioread16
1540 #define iowrite16_native iowrite16
1541 #define ioread32_native  ioread32
1542 #define iowrite32_native iowrite32
1543 #endif /* def __BIG_ENDIAN else */
1544 #endif /* !ioread32_native */
1545
1546 /* channel control reg access */
1547 static inline u32 nvchan_rd32(struct nouveau_channel *chan, unsigned reg)
1548 {
1549         return ioread32_native(chan->user + reg);
1550 }
1551
1552 static inline void nvchan_wr32(struct nouveau_channel *chan,
1553                                                         unsigned reg, u32 val)
1554 {
1555         iowrite32_native(val, chan->user + reg);
1556 }
1557
1558 /* register access */
1559 static inline u32 nv_rd32(struct drm_device *dev, unsigned reg)
1560 {
1561         struct drm_nouveau_private *dev_priv = dev->dev_private;
1562         return ioread32_native(dev_priv->mmio + reg);
1563 }
1564
1565 static inline void nv_wr32(struct drm_device *dev, unsigned reg, u32 val)
1566 {
1567         struct drm_nouveau_private *dev_priv = dev->dev_private;
1568         iowrite32_native(val, dev_priv->mmio + reg);
1569 }
1570
1571 static inline u32 nv_mask(struct drm_device *dev, u32 reg, u32 mask, u32 val)
1572 {
1573         u32 tmp = nv_rd32(dev, reg);
1574         nv_wr32(dev, reg, (tmp & ~mask) | val);
1575         return tmp;
1576 }
1577
1578 static inline u8 nv_rd08(struct drm_device *dev, unsigned reg)
1579 {
1580         struct drm_nouveau_private *dev_priv = dev->dev_private;
1581         return ioread8(dev_priv->mmio + reg);
1582 }
1583
1584 static inline void nv_wr08(struct drm_device *dev, unsigned reg, u8 val)
1585 {
1586         struct drm_nouveau_private *dev_priv = dev->dev_private;
1587         iowrite8(val, dev_priv->mmio + reg);
1588 }
1589
1590 #define nv_wait(dev, reg, mask, val) \
1591         nouveau_wait_eq(dev, 2000000000ULL, (reg), (mask), (val))
1592 #define nv_wait_ne(dev, reg, mask, val) \
1593         nouveau_wait_ne(dev, 2000000000ULL, (reg), (mask), (val))
1594 #define nv_wait_cb(dev, func, data) \
1595         nouveau_wait_cb(dev, 2000000000ULL, (func), (data))
1596
1597 /* PRAMIN access */
1598 static inline u32 nv_ri32(struct drm_device *dev, unsigned offset)
1599 {
1600         struct drm_nouveau_private *dev_priv = dev->dev_private;
1601         return ioread32_native(dev_priv->ramin + offset);
1602 }
1603
1604 static inline void nv_wi32(struct drm_device *dev, unsigned offset, u32 val)
1605 {
1606         struct drm_nouveau_private *dev_priv = dev->dev_private;
1607         iowrite32_native(val, dev_priv->ramin + offset);
1608 }
1609
1610 /* object access */
1611 extern u32 nv_ro32(struct nouveau_gpuobj *, u32 offset);
1612 extern void nv_wo32(struct nouveau_gpuobj *, u32 offset, u32 val);
1613
1614 /*
1615  * Logging
1616  * Argument d is (struct drm_device *).
1617  */
1618 #define NV_PRINTK(level, d, fmt, arg...) \
1619         printk(level "[" DRM_NAME "] " DRIVER_NAME " %s: " fmt, \
1620                                         pci_name(d->pdev), ##arg)
1621 #ifndef NV_DEBUG_NOTRACE
1622 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1623         if (drm_debug & DRM_UT_DRIVER) {                                       \
1624                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1625                           __LINE__, ##arg);                                    \
1626         }                                                                      \
1627 } while (0)
1628 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1629         if (drm_debug & DRM_UT_KMS) {                                          \
1630                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1631                           __LINE__, ##arg);                                    \
1632         }                                                                      \
1633 } while (0)
1634 #else
1635 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1636         if (drm_debug & DRM_UT_DRIVER)                                         \
1637                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1638 } while (0)
1639 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1640         if (drm_debug & DRM_UT_KMS)                                            \
1641                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1642 } while (0)
1643 #endif
1644 #define NV_ERROR(d, fmt, arg...) NV_PRINTK(KERN_ERR, d, fmt, ##arg)
1645 #define NV_INFO(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1646 #define NV_TRACEWARN(d, fmt, arg...) NV_PRINTK(KERN_NOTICE, d, fmt, ##arg)
1647 #define NV_TRACE(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1648 #define NV_WARN(d, fmt, arg...) NV_PRINTK(KERN_WARNING, d, fmt, ##arg)
1649 #define NV_WARNONCE(d, fmt, arg...) do {                                       \
1650         static int _warned = 0;                                                \
1651         if (!_warned) {                                                        \
1652                 NV_WARN(d, fmt, ##arg);                                        \
1653                 _warned = 1;                                                   \
1654         }                                                                      \
1655 } while(0)
1656
1657 /* nouveau_reg_debug bitmask */
1658 enum {
1659         NOUVEAU_REG_DEBUG_MC             = 0x1,
1660         NOUVEAU_REG_DEBUG_VIDEO          = 0x2,
1661         NOUVEAU_REG_DEBUG_FB             = 0x4,
1662         NOUVEAU_REG_DEBUG_EXTDEV         = 0x8,
1663         NOUVEAU_REG_DEBUG_CRTC           = 0x10,
1664         NOUVEAU_REG_DEBUG_RAMDAC         = 0x20,
1665         NOUVEAU_REG_DEBUG_VGACRTC        = 0x40,
1666         NOUVEAU_REG_DEBUG_RMVIO          = 0x80,
1667         NOUVEAU_REG_DEBUG_VGAATTR        = 0x100,
1668         NOUVEAU_REG_DEBUG_EVO            = 0x200,
1669         NOUVEAU_REG_DEBUG_AUXCH          = 0x400
1670 };
1671
1672 #define NV_REG_DEBUG(type, dev, fmt, arg...) do { \
1673         if (nouveau_reg_debug & NOUVEAU_REG_DEBUG_##type) \
1674                 NV_PRINTK(KERN_DEBUG, dev, "%s: " fmt, __func__, ##arg); \
1675 } while (0)
1676
1677 static inline bool
1678 nv_two_heads(struct drm_device *dev)
1679 {
1680         struct drm_nouveau_private *dev_priv = dev->dev_private;
1681         const int impl = dev->pci_device & 0x0ff0;
1682
1683         if (dev_priv->card_type >= NV_10 && impl != 0x0100 &&
1684             impl != 0x0150 && impl != 0x01a0 && impl != 0x0200)
1685                 return true;
1686
1687         return false;
1688 }
1689
1690 static inline bool
1691 nv_gf4_disp_arch(struct drm_device *dev)
1692 {
1693         return nv_two_heads(dev) && (dev->pci_device & 0x0ff0) != 0x0110;
1694 }
1695
1696 static inline bool
1697 nv_two_reg_pll(struct drm_device *dev)
1698 {
1699         struct drm_nouveau_private *dev_priv = dev->dev_private;
1700         const int impl = dev->pci_device & 0x0ff0;
1701
1702         if (impl == 0x0310 || impl == 0x0340 || dev_priv->card_type >= NV_40)
1703                 return true;
1704         return false;
1705 }
1706
1707 static inline bool
1708 nv_match_device(struct drm_device *dev, unsigned device,
1709                 unsigned sub_vendor, unsigned sub_device)
1710 {
1711         return dev->pdev->device == device &&
1712                 dev->pdev->subsystem_vendor == sub_vendor &&
1713                 dev->pdev->subsystem_device == sub_device;
1714 }
1715
1716 static inline void *
1717 nv_engine(struct drm_device *dev, int engine)
1718 {
1719         struct drm_nouveau_private *dev_priv = dev->dev_private;
1720         return (void *)dev_priv->eng[engine];
1721 }
1722
1723 /* returns 1 if device is one of the nv4x using the 0x4497 object class,
1724  * helpful to determine a number of other hardware features
1725  */
1726 static inline int
1727 nv44_graph_class(struct drm_device *dev)
1728 {
1729         struct drm_nouveau_private *dev_priv = dev->dev_private;
1730
1731         if ((dev_priv->chipset & 0xf0) == 0x60)
1732                 return 1;
1733
1734         return !(0x0baf & (1 << (dev_priv->chipset & 0x0f)));
1735 }
1736
1737 /* memory type/access flags, do not match hardware values */
1738 #define NV_MEM_ACCESS_RO  1
1739 #define NV_MEM_ACCESS_WO  2
1740 #define NV_MEM_ACCESS_RW (NV_MEM_ACCESS_RO | NV_MEM_ACCESS_WO)
1741 #define NV_MEM_ACCESS_SYS 4
1742 #define NV_MEM_ACCESS_VM  8
1743 #define NV_MEM_ACCESS_NOSNOOP 16
1744
1745 #define NV_MEM_TARGET_VRAM        0
1746 #define NV_MEM_TARGET_PCI         1
1747 #define NV_MEM_TARGET_PCI_NOSNOOP 2
1748 #define NV_MEM_TARGET_VM          3
1749 #define NV_MEM_TARGET_GART        4
1750
1751 #define NV_MEM_TYPE_VM 0x7f
1752 #define NV_MEM_COMP_VM 0x03
1753
1754 /* FIFO methods */
1755 #define NV01_SUBCHAN_OBJECT                                          0x00000000
1756 #define NV84_SUBCHAN_SEMAPHORE_ADDRESS_HIGH                          0x00000010
1757 #define NV84_SUBCHAN_SEMAPHORE_ADDRESS_LOW                           0x00000014
1758 #define NV84_SUBCHAN_SEMAPHORE_SEQUENCE                              0x00000018
1759 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER                               0x0000001c
1760 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER_ACQUIRE_EQUAL                 0x00000001
1761 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER_WRITE_LONG                    0x00000002
1762 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER_ACQUIRE_GEQUAL                0x00000004
1763 #define NV84_SUBCHAN_NOTIFY_INTR                                     0x00000020
1764 #define NV84_SUBCHAN_WRCACHE_FLUSH                                   0x00000024
1765 #define NV10_SUBCHAN_REF_CNT                                         0x00000050
1766 #define NVSW_SUBCHAN_PAGE_FLIP                                       0x00000054
1767 #define NV11_SUBCHAN_DMA_SEMAPHORE                                   0x00000060
1768 #define NV11_SUBCHAN_SEMAPHORE_OFFSET                                0x00000064
1769 #define NV11_SUBCHAN_SEMAPHORE_ACQUIRE                               0x00000068
1770 #define NV11_SUBCHAN_SEMAPHORE_RELEASE                               0x0000006c
1771 #define NV40_SUBCHAN_YIELD                                           0x00000080
1772
1773 /* NV_SW object class */
1774 #define NV_SW                                                        0x0000506e
1775 #define NV_SW_DMA_VBLSEM                                             0x0000018c
1776 #define NV_SW_VBLSEM_OFFSET                                          0x00000400
1777 #define NV_SW_VBLSEM_RELEASE_VALUE                                   0x00000404
1778 #define NV_SW_VBLSEM_RELEASE                                         0x00000408
1779 #define NV_SW_PAGE_FLIP                                              0x00000500
1780
1781 #endif /* __NOUVEAU_DRV_H__ */