drivers/gpu/drm/nouveau/nouveau_drv.h

   1 /*
   2  * Copyright 2005 Stephane Marchesin.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice (including the next
  13  * paragraph) shall be included in all copies or substantial portions of the
  14  * Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  */
  24
  25 #ifndef __NOUVEAU_DRV_H__
  26 #define __NOUVEAU_DRV_H__
  27
  28 #define DRIVER_AUTHOR           "Stephane Marchesin"
  29 #define DRIVER_EMAIL            "nouveau@lists.freedesktop.org"
  30
  31 #define DRIVER_NAME             "nouveau"
  32 #define DRIVER_DESC             "nVidia Riva/TNT/GeForce"
  33 #define DRIVER_DATE             "20120316"
  34
  35 #define DRIVER_MAJOR            1
  36 #define DRIVER_MINOR            0
  37 #define DRIVER_PATCHLEVEL       0
  38
  39 #define NOUVEAU_FAMILY   0x0000FFFF
  40 #define NOUVEAU_FLAGS    0xFFFF0000
  41
  42 #include "ttm/ttm_bo_api.h"
  43 #include "ttm/ttm_bo_driver.h"
  44 #include "ttm/ttm_placement.h"
  45 #include "ttm/ttm_memory.h"
  46 #include "ttm/ttm_module.h"
  47
  48 struct nouveau_fpriv {
  49         spinlock_t lock;
  50         struct list_head channels;
  51         struct nouveau_vm *vm;
  52 };
  53
  54 static inline struct nouveau_fpriv *
  55 nouveau_fpriv(struct drm_file *file_priv)
  56 {
  57         return file_priv ? file_priv->driver_priv : NULL;
  58 }
  59
  60 #define DRM_FILE_PAGE_OFFSET (0x100000000ULL >> PAGE_SHIFT)
  61
  62 #include "nouveau_drm.h"
  63 #include "nouveau_reg.h"
  64 #include "nouveau_bios.h"
  65 #include "nouveau_util.h"
  66
  67 struct nouveau_grctx;
  68 struct nouveau_mem;
  69 #include "nouveau_vm.h"
  70
  71 #define MAX_NUM_DCB_ENTRIES 16
  72
  73 #define NOUVEAU_MAX_CHANNEL_NR 4096
  74 #define NOUVEAU_MAX_TILE_NR 15
  75
  76 struct nouveau_mem {
  77         struct drm_device *dev;
  78
  79         struct nouveau_vma bar_vma;
  80         struct nouveau_vma vma[2];
  81         u8  page_shift;
  82
  83         struct drm_mm_node *tag;
  84         struct list_head regions;
  85         dma_addr_t *pages;
  86         u32 memtype;
  87         u64 offset;
  88         u64 size;
  89         struct sg_table *sg;
  90 };
  91
  92 struct nouveau_tile_reg {
  93         bool used;
  94         uint32_t addr;
  95         uint32_t limit;
  96         uint32_t pitch;
  97         uint32_t zcomp;
  98         struct drm_mm_node *tag_mem;
  99         struct nouveau_fence *fence;
 100 };
 101
 102 struct nouveau_bo {
 103         struct ttm_buffer_object bo;
 104         struct ttm_placement placement;
 105         u32 valid_domains;
 106         u32 placements[3];
 107         u32 busy_placements[3];
 108         struct ttm_bo_kmap_obj kmap;
 109         struct list_head head;
 110
 111         /* protected by ttm_bo_reserve() */
 112         struct drm_file *reserved_by;
 113         struct list_head entry;
 114         int pbbo_index;
 115         bool validate_mapped;
 116
 117         struct list_head vma_list;
 118         unsigned page_shift;
 119
 120         uint32_t tile_mode;
 121         uint32_t tile_flags;
 122         struct nouveau_tile_reg *tile;
 123
 124         struct drm_gem_object *gem;
 125         int pin_refcnt;
 126 };
 127
 128 #define nouveau_bo_tile_layout(nvbo)                            \
 129         ((nvbo)->tile_flags & NOUVEAU_GEM_TILE_LAYOUT_MASK)
 130
 131 static inline struct nouveau_bo *
 132 nouveau_bo(struct ttm_buffer_object *bo)
 133 {
 134         return container_of(bo, struct nouveau_bo, bo);
 135 }
 136
 137 static inline struct nouveau_bo *
 138 nouveau_gem_object(struct drm_gem_object *gem)
 139 {
 140         return gem ? gem->driver_private : NULL;
 141 }
 142
 143 /* TODO: submit equivalent to TTM generic API upstream? */
 144 static inline void __iomem *
 145 nvbo_kmap_obj_iovirtual(struct nouveau_bo *nvbo)
 146 {
 147         bool is_iomem;
 148         void __iomem *ioptr = (void __force __iomem *)ttm_kmap_obj_virtual(
 149                                                 &nvbo->kmap, &is_iomem);
 150         WARN_ON_ONCE(ioptr && !is_iomem);
 151         return ioptr;
 152 }
 153
 154 enum nouveau_flags {
 155         NV_NFORCE   = 0x10000000,
 156         NV_NFORCE2  = 0x20000000
 157 };
 158
 159 #define NVOBJ_ENGINE_SW         0
 160 #define NVOBJ_ENGINE_GR         1
 161 #define NVOBJ_ENGINE_CRYPT      2
 162 #define NVOBJ_ENGINE_COPY0      3
 163 #define NVOBJ_ENGINE_COPY1      4
 164 #define NVOBJ_ENGINE_MPEG       5
 165 #define NVOBJ_ENGINE_PPP        NVOBJ_ENGINE_MPEG
 166 #define NVOBJ_ENGINE_BSP        6
 167 #define NVOBJ_ENGINE_VP         7
 168 #define NVOBJ_ENGINE_FENCE      14
 169 #define NVOBJ_ENGINE_DISPLAY    15
 170 #define NVOBJ_ENGINE_NR         16
 171
 172 #define NVOBJ_FLAG_DONT_MAP             (1 << 0)
 173 #define NVOBJ_FLAG_ZERO_ALLOC           (1 << 1)
 174 #define NVOBJ_FLAG_ZERO_FREE            (1 << 2)
 175 #define NVOBJ_FLAG_VM                   (1 << 3)
 176 #define NVOBJ_FLAG_VM_USER              (1 << 4)
 177
 178 #define NVOBJ_CINST_GLOBAL      0xdeadbeef
 179
 180 struct nouveau_gpuobj {
 181         struct drm_device *dev;
 182         struct kref refcount;
 183         struct list_head list;
 184
 185         void *node;
 186         u32 *suspend;
 187
 188         uint32_t flags;
 189
 190         u32 size;
 191         u32 pinst;      /* PRAMIN BAR offset */
 192         u32 cinst;      /* Channel offset */
 193         u64 vinst;      /* VRAM address */
 194         u64 linst;      /* VM address */
 195
 196         uint32_t engine;
 197         uint32_t class;
 198
 199         void (*dtor)(struct drm_device *, struct nouveau_gpuobj *);
 200         void *priv;
 201 };
 202
 203 struct nouveau_page_flip_state {
 204         struct list_head head;
 205         struct drm_pending_vblank_event *event;
 206         int crtc, bpp, pitch, x, y;
 207         uint64_t offset;
 208 };
 209
 210 enum nouveau_channel_mutex_class {
 211         NOUVEAU_UCHANNEL_MUTEX,
 212         NOUVEAU_KCHANNEL_MUTEX
 213 };
 214
 215 struct nouveau_channel {
 216         struct drm_device *dev;
 217         struct list_head list;
 218         int id;
 219
 220         /* references to the channel data structure */
 221         struct kref ref;
 222         /* users of the hardware channel resources, the hardware
 223          * context will be kicked off when it reaches zero. */
 224         atomic_t users;
 225         struct mutex mutex;
 226
 227         /* owner of this fifo */
 228         struct drm_file *file_priv;
 229         /* mapping of the fifo itself */
 230         struct drm_local_map *map;
 231
 232         /* mapping of the regs controlling the fifo */
 233         void __iomem *user;
 234         uint32_t user_get;
 235         uint32_t user_get_hi;
 236         uint32_t user_put;
 237
 238         /* DMA push buffer */
 239         struct nouveau_gpuobj *pushbuf;
 240         struct nouveau_bo     *pushbuf_bo;
 241         struct nouveau_vma     pushbuf_vma;
 242         uint64_t               pushbuf_base;
 243
 244         /* Notifier memory */
 245         struct nouveau_bo *notifier_bo;
 246         struct nouveau_vma notifier_vma;
 247         struct drm_mm notifier_heap;
 248
 249         /* PFIFO context */
 250         struct nouveau_gpuobj *ramfc;
 251         struct nouveau_gpuobj *cache;
 252         void *fifo_priv;
 253
 254         /* Execution engine contexts */
 255         void *engctx[NVOBJ_ENGINE_NR];
 256
 257         /* NV50 VM */
 258         struct nouveau_vm     *vm;
 259         struct nouveau_gpuobj *vm_pd;
 260
 261         /* Objects */
 262         struct nouveau_gpuobj *ramin; /* Private instmem */
 263         struct drm_mm          ramin_heap; /* Private PRAMIN heap */
 264         struct nouveau_ramht  *ramht; /* Hash table */
 265
 266         /* GPU object info for stuff used in-kernel (mm_enabled) */
 267         uint32_t m2mf_ntfy;
 268         uint32_t vram_handle;
 269         uint32_t gart_handle;
 270         bool accel_done;
 271
 272         /* Push buffer state (only for drm's channel on !mm_enabled) */
 273         struct {
 274                 int max;
 275                 int free;
 276                 int cur;
 277                 int put;
 278                 /* access via pushbuf_bo */
 279
 280                 int ib_base;
 281                 int ib_max;
 282                 int ib_free;
 283                 int ib_put;
 284         } dma;
 285
 286         uint32_t sw_subchannel[8];
 287
 288         struct {
 289                 bool active;
 290                 char name[32];
 291                 struct drm_info_list info;
 292         } debugfs;
 293 };
 294
 295 struct nouveau_exec_engine {
 296         void (*destroy)(struct drm_device *, int engine);
 297         int  (*init)(struct drm_device *, int engine);
 298         int  (*fini)(struct drm_device *, int engine, bool suspend);
 299         int  (*context_new)(struct nouveau_channel *, int engine);
 300         void (*context_del)(struct nouveau_channel *, int engine);
 301         int  (*object_new)(struct nouveau_channel *, int engine,
 302                            u32 handle, u16 class);
 303         void (*set_tile_region)(struct drm_device *dev, int i);
 304         void (*tlb_flush)(struct drm_device *, int engine);
 305 };
 306
 307 struct nouveau_instmem_engine {
 308         void    *priv;
 309
 310         int     (*init)(struct drm_device *dev);
 311         void    (*takedown)(struct drm_device *dev);
 312         int     (*suspend)(struct drm_device *dev);
 313         void    (*resume)(struct drm_device *dev);
 314
 315         int     (*get)(struct nouveau_gpuobj *, struct nouveau_channel *,
 316                        u32 size, u32 align);
 317         void    (*put)(struct nouveau_gpuobj *);
 318         int     (*map)(struct nouveau_gpuobj *);
 319         void    (*unmap)(struct nouveau_gpuobj *);
 320
 321         void    (*flush)(struct drm_device *);
 322 };
 323
 324 struct nouveau_mc_engine {
 325         int  (*init)(struct drm_device *dev);
 326         void (*takedown)(struct drm_device *dev);
 327 };
 328
 329 struct nouveau_timer_engine {
 330         int      (*init)(struct drm_device *dev);
 331         void     (*takedown)(struct drm_device *dev);
 332         uint64_t (*read)(struct drm_device *dev);
 333 };
 334
 335 struct nouveau_fb_engine {
 336         int num_tiles;
 337         struct drm_mm tag_heap;
 338         void *priv;
 339
 340         int  (*init)(struct drm_device *dev);
 341         void (*takedown)(struct drm_device *dev);
 342
 343         void (*init_tile_region)(struct drm_device *dev, int i,
 344                                  uint32_t addr, uint32_t size,
 345                                  uint32_t pitch, uint32_t flags);
 346         void (*set_tile_region)(struct drm_device *dev, int i);
 347         void (*free_tile_region)(struct drm_device *dev, int i);
 348 };
 349
 350 struct nouveau_fifo_engine {
 351         void *priv;
 352         int  channels;
 353
 354         struct nouveau_gpuobj *playlist[2];
 355         int cur_playlist;
 356
 357         int  (*init)(struct drm_device *);
 358         void (*takedown)(struct drm_device *);
 359
 360         int  (*create_context)(struct nouveau_channel *);
 361         void (*destroy_context)(struct nouveau_channel *);
 362         int  (*load_context)(struct nouveau_channel *);
 363         int  (*unload_context)(struct drm_device *);
 364         void (*tlb_flush)(struct drm_device *dev);
 365 };
 366
 367 struct nouveau_display_engine {
 368         void *priv;
 369         int (*early_init)(struct drm_device *);
 370         void (*late_takedown)(struct drm_device *);
 371         int (*create)(struct drm_device *);
 372         void (*destroy)(struct drm_device *);
 373         int (*init)(struct drm_device *);
 374         void (*fini)(struct drm_device *);
 375
 376         struct drm_property *dithering_mode;
 377         struct drm_property *dithering_depth;
 378         struct drm_property *underscan_property;
 379         struct drm_property *underscan_hborder_property;
 380         struct drm_property *underscan_vborder_property;
 381         /* not really hue and saturation: */
 382         struct drm_property *vibrant_hue_property;
 383         struct drm_property *color_vibrance_property;
 384 };
 385
 386 struct nouveau_gpio_engine {
 387         spinlock_t lock;
 388         struct list_head isr;
 389         int (*init)(struct drm_device *);
 390         void (*fini)(struct drm_device *);
 391         int (*drive)(struct drm_device *, int line, int dir, int out);
 392         int (*sense)(struct drm_device *, int line);
 393         void (*irq_enable)(struct drm_device *, int line, bool);
 394 };
 395
 396 struct nouveau_pm_voltage_level {
 397         u32 voltage; /* microvolts */
 398         u8  vid;
 399 };
 400
 401 struct nouveau_pm_voltage {
 402         bool supported;
 403         u8 version;
 404         u8 vid_mask;
 405
 406         struct nouveau_pm_voltage_level *level;
 407         int nr_level;
 408 };
 409
 410 /* Exclusive upper limits */
 411 #define NV_MEM_CL_DDR2_MAX 8
 412 #define NV_MEM_WR_DDR2_MAX 9
 413 #define NV_MEM_CL_DDR3_MAX 17
 414 #define NV_MEM_WR_DDR3_MAX 17
 415 #define NV_MEM_CL_GDDR3_MAX 16
 416 #define NV_MEM_WR_GDDR3_MAX 18
 417 #define NV_MEM_CL_GDDR5_MAX 21
 418 #define NV_MEM_WR_GDDR5_MAX 20
 419
 420 struct nouveau_pm_memtiming {
 421         int id;
 422
 423         u32 reg[9];
 424         u32 mr[4];
 425
 426         u8 tCWL;
 427
 428         u8 odt;
 429         u8 drive_strength;
 430 };
 431
 432 struct nouveau_pm_tbl_header {
 433         u8 version;
 434         u8 header_len;
 435         u8 entry_cnt;
 436         u8 entry_len;
 437 };
 438
 439 struct nouveau_pm_tbl_entry {
 440         u8 tWR;
 441         u8 tWTR;
 442         u8 tCL;
 443         u8 tRC;
 444         u8 empty_4;
 445         u8 tRFC;        /* Byte 5 */
 446         u8 empty_6;
 447         u8 tRAS;        /* Byte 7 */
 448         u8 empty_8;
 449         u8 tRP;         /* Byte 9 */
 450         u8 tRCDRD;
 451         u8 tRCDWR;
 452         u8 tRRD;
 453         u8 tUNK_13;
 454         u8 RAM_FT1;             /* 14, a bitmask of random RAM features */
 455         u8 empty_15;
 456         u8 tUNK_16;
 457         u8 empty_17;
 458         u8 tUNK_18;
 459         u8 tCWL;
 460         u8 tUNK_20, tUNK_21;
 461 };
 462
 463 struct nouveau_pm_profile;
 464 struct nouveau_pm_profile_func {
 465         void (*destroy)(struct nouveau_pm_profile *);
 466         void (*init)(struct nouveau_pm_profile *);
 467         void (*fini)(struct nouveau_pm_profile *);
 468         struct nouveau_pm_level *(*select)(struct nouveau_pm_profile *);
 469 };
 470
 471 struct nouveau_pm_profile {
 472         const struct nouveau_pm_profile_func *func;
 473         struct list_head head;
 474         char name[8];
 475 };
 476
 477 #define NOUVEAU_PM_MAX_LEVEL 8
 478 struct nouveau_pm_level {
 479         struct nouveau_pm_profile profile;
 480         struct device_attribute dev_attr;
 481         char name[32];
 482         int id;
 483
 484         struct nouveau_pm_memtiming timing;
 485         u32 memory;
 486         u16 memscript;
 487
 488         u32 core;
 489         u32 shader;
 490         u32 rop;
 491         u32 copy;
 492         u32 daemon;
 493         u32 vdec;
 494         u32 dom6;
 495         u32 unka0;      /* nva3:nvc0 */
 496         u32 hub01;      /* nvc0- */
 497         u32 hub06;      /* nvc0- */
 498         u32 hub07;      /* nvc0- */
 499
 500         u32 volt_min; /* microvolts */
 501         u32 volt_max;
 502         u8  fanspeed;
 503 };
 504
 505 struct nouveau_pm_temp_sensor_constants {
 506         u16 offset_constant;
 507         s16 offset_mult;
 508         s16 offset_div;
 509         s16 slope_mult;
 510         s16 slope_div;
 511 };
 512
 513 struct nouveau_pm_threshold_temp {
 514         s16 critical;
 515         s16 down_clock;
 516         s16 fan_boost;
 517 };
 518
 519 struct nouveau_pm_fan {
 520         u32 percent;
 521         u32 min_duty;
 522         u32 max_duty;
 523         u32 pwm_freq;
 524         u32 pwm_divisor;
 525 };
 526
 527 struct nouveau_pm_engine {
 528         struct nouveau_pm_voltage voltage;
 529         struct nouveau_pm_level perflvl[NOUVEAU_PM_MAX_LEVEL];
 530         int nr_perflvl;
 531         struct nouveau_pm_temp_sensor_constants sensor_constants;
 532         struct nouveau_pm_threshold_temp threshold_temp;
 533         struct nouveau_pm_fan fan;
 534
 535         struct nouveau_pm_profile *profile_ac;
 536         struct nouveau_pm_profile *profile_dc;
 537         struct nouveau_pm_profile *profile;
 538         struct list_head profiles;
 539
 540         struct nouveau_pm_level boot;
 541         struct nouveau_pm_level *cur;
 542
 543         struct device *hwmon;
 544         struct notifier_block acpi_nb;
 545
 546         int  (*clocks_get)(struct drm_device *, struct nouveau_pm_level *);
 547         void *(*clocks_pre)(struct drm_device *, struct nouveau_pm_level *);
 548         int (*clocks_set)(struct drm_device *, void *);
 549
 550         int (*voltage_get)(struct drm_device *);
 551         int (*voltage_set)(struct drm_device *, int voltage);
 552         int (*pwm_get)(struct drm_device *, int line, u32*, u32*);
 553         int (*pwm_set)(struct drm_device *, int line, u32, u32);
 554         int (*temp_get)(struct drm_device *);
 555 };
 556
 557 struct nouveau_vram_engine {
 558         struct nouveau_mm mm;
 559
 560         int  (*init)(struct drm_device *);
 561         void (*takedown)(struct drm_device *dev);
 562         int  (*get)(struct drm_device *, u64, u32 align, u32 size_nc,
 563                     u32 type, struct nouveau_mem **);
 564         void (*put)(struct drm_device *, struct nouveau_mem **);
 565
 566         bool (*flags_valid)(struct drm_device *, u32 tile_flags);
 567 };
 568
 569 struct nouveau_engine {
 570         struct nouveau_instmem_engine instmem;
 571         struct nouveau_mc_engine      mc;
 572         struct nouveau_timer_engine   timer;
 573         struct nouveau_fb_engine      fb;
 574         struct nouveau_fifo_engine    fifo;
 575         struct nouveau_display_engine display;
 576         struct nouveau_gpio_engine    gpio;
 577         struct nouveau_pm_engine      pm;
 578         struct nouveau_vram_engine    vram;
 579 };
 580
 581 struct nouveau_pll_vals {
 582         union {
 583                 struct {
 584 #ifdef __BIG_ENDIAN
 585                         uint8_t N1, M1, N2, M2;
 586 #else
 587                         uint8_t M1, N1, M2, N2;
 588 #endif
 589                 };
 590                 struct {
 591                         uint16_t NM1, NM2;
 592                 } __attribute__((packed));
 593         };
 594         int log2P;
 595
 596         int refclk;
 597 };
 598
 599 enum nv04_fp_display_regs {
 600         FP_DISPLAY_END,
 601         FP_TOTAL,
 602         FP_CRTC,
 603         FP_SYNC_START,
 604         FP_SYNC_END,
 605         FP_VALID_START,
 606         FP_VALID_END
 607 };
 608
 609 struct nv04_crtc_reg {
 610         unsigned char MiscOutReg;
 611         uint8_t CRTC[0xa0];
 612         uint8_t CR58[0x10];
 613         uint8_t Sequencer[5];
 614         uint8_t Graphics[9];
 615         uint8_t Attribute[21];
 616         unsigned char DAC[768];
 617
 618         /* PCRTC regs */
 619         uint32_t fb_start;
 620         uint32_t crtc_cfg;
 621         uint32_t cursor_cfg;
 622         uint32_t gpio_ext;
 623         uint32_t crtc_830;
 624         uint32_t crtc_834;
 625         uint32_t crtc_850;
 626         uint32_t crtc_eng_ctrl;
 627
 628         /* PRAMDAC regs */
 629         uint32_t nv10_cursync;
 630         struct nouveau_pll_vals pllvals;
 631         uint32_t ramdac_gen_ctrl;
 632         uint32_t ramdac_630;
 633         uint32_t ramdac_634;
 634         uint32_t tv_setup;
 635         uint32_t tv_vtotal;
 636         uint32_t tv_vskew;
 637         uint32_t tv_vsync_delay;
 638         uint32_t tv_htotal;
 639         uint32_t tv_hskew;
 640         uint32_t tv_hsync_delay;
 641         uint32_t tv_hsync_delay2;
 642         uint32_t fp_horiz_regs[7];
 643         uint32_t fp_vert_regs[7];
 644         uint32_t dither;
 645         uint32_t fp_control;
 646         uint32_t dither_regs[6];
 647         uint32_t fp_debug_0;
 648         uint32_t fp_debug_1;
 649         uint32_t fp_debug_2;
 650         uint32_t fp_margin_color;
 651         uint32_t ramdac_8c0;
 652         uint32_t ramdac_a20;
 653         uint32_t ramdac_a24;
 654         uint32_t ramdac_a34;
 655         uint32_t ctv_regs[38];
 656 };
 657
 658 struct nv04_output_reg {
 659         uint32_t output;
 660         int head;
 661 };
 662
 663 struct nv04_mode_state {
 664         struct nv04_crtc_reg crtc_reg[2];
 665         uint32_t pllsel;
 666         uint32_t sel_clk;
 667 };
 668
 669 enum nouveau_card_type {
 670         NV_04      = 0x04,
 671         NV_10      = 0x10,
 672         NV_20      = 0x20,
 673         NV_30      = 0x30,
 674         NV_40      = 0x40,
 675         NV_50      = 0x50,
 676         NV_C0      = 0xc0,
 677         NV_D0      = 0xd0,
 678         NV_E0      = 0xe0,
 679 };
 680
 681 struct drm_nouveau_private {
 682         struct drm_device *dev;
 683         bool noaccel;
 684
 685         /* the card type, takes NV_* as values */
 686         enum nouveau_card_type card_type;
 687         /* exact chipset, derived from NV_PMC_BOOT_0 */
 688         int chipset;
 689         int flags;
 690         u32 crystal;
 691
 692         void __iomem *mmio;
 693
 694         spinlock_t ramin_lock;
 695         void __iomem *ramin;
 696         u32 ramin_size;
 697         u32 ramin_base;
 698         bool ramin_available;
 699         struct drm_mm ramin_heap;
 700         struct nouveau_exec_engine *eng[NVOBJ_ENGINE_NR];
 701         struct list_head gpuobj_list;
 702         struct list_head classes;
 703
 704         struct nouveau_bo *vga_ram;
 705
 706         /* interrupt handling */
 707         void (*irq_handler[32])(struct drm_device *);
 708         bool msi_enabled;
 709
 710         struct list_head vbl_waiting;
 711
 712         struct {
 713                 struct drm_global_reference mem_global_ref;
 714                 struct ttm_bo_global_ref bo_global_ref;
 715                 struct ttm_bo_device bdev;
 716                 atomic_t validate_sequence;
 717         } ttm;
 718
 719         struct {
 720                 spinlock_t lock;
 721                 struct drm_mm heap;
 722                 struct nouveau_bo *bo;
 723         } fence;
 724
 725         struct {
 726                 spinlock_t lock;
 727                 struct nouveau_channel *ptr[NOUVEAU_MAX_CHANNEL_NR];
 728         } channels;
 729
 730         struct nouveau_engine engine;
 731         struct nouveau_channel *channel;
 732
 733         /* For PFIFO and PGRAPH. */
 734         spinlock_t context_switch_lock;
 735
 736         /* VM/PRAMIN flush, legacy PRAMIN aperture */
 737         spinlock_t vm_lock;
 738
 739         /* RAMIN configuration, RAMFC, RAMHT and RAMRO offsets */
 740         struct nouveau_ramht  *ramht;
 741         struct nouveau_gpuobj *ramfc;
 742         struct nouveau_gpuobj *ramro;
 743
 744         uint32_t ramin_rsvd_vram;
 745
 746         struct {
 747                 enum {
 748                         NOUVEAU_GART_NONE = 0,
 749                         NOUVEAU_GART_AGP,       /* AGP */
 750                         NOUVEAU_GART_PDMA,      /* paged dma object */
 751                         NOUVEAU_GART_HW         /* on-chip gart/vm */
 752                 } type;
 753                 uint64_t aper_base;
 754                 uint64_t aper_size;
 755                 uint64_t aper_free;
 756
 757                 struct ttm_backend_func *func;
 758
 759                 struct {
 760                         struct page *page;
 761                         dma_addr_t   addr;
 762                 } dummy;
 763
 764                 struct nouveau_gpuobj *sg_ctxdma;
 765         } gart_info;
 766
 767         /* nv10-nv40 tiling regions */
 768         struct {
 769                 struct nouveau_tile_reg reg[NOUVEAU_MAX_TILE_NR];
 770                 spinlock_t lock;
 771         } tile;
 772
 773         /* VRAM/fb configuration */
 774         enum {
 775                 NV_MEM_TYPE_UNKNOWN = 0,
 776                 NV_MEM_TYPE_STOLEN,
 777                 NV_MEM_TYPE_SGRAM,
 778                 NV_MEM_TYPE_SDRAM,
 779                 NV_MEM_TYPE_DDR1,
 780                 NV_MEM_TYPE_DDR2,
 781                 NV_MEM_TYPE_DDR3,
 782                 NV_MEM_TYPE_GDDR2,
 783                 NV_MEM_TYPE_GDDR3,
 784                 NV_MEM_TYPE_GDDR4,
 785                 NV_MEM_TYPE_GDDR5
 786         } vram_type;
 787         uint64_t vram_size;
 788         uint64_t vram_sys_base;
 789         bool vram_rank_B;
 790
 791         uint64_t fb_available_size;
 792         uint64_t fb_mappable_pages;
 793         uint64_t fb_aper_free;
 794         int fb_mtrr;
 795
 796         /* BAR control (NV50-) */
 797         struct nouveau_vm *bar1_vm;
 798         struct nouveau_vm *bar3_vm;
 799
 800         /* G8x/G9x virtual address space */
 801         struct nouveau_vm *chan_vm;
 802
 803         struct nvbios vbios;
 804         u8 *mxms;
 805         struct list_head i2c_ports;
 806
 807         struct nv04_mode_state mode_reg;
 808         struct nv04_mode_state saved_reg;
 809         uint32_t saved_vga_font[4][16384];
 810         uint32_t crtc_owner;
 811         uint32_t dac_users[4];
 812
 813         struct backlight_device *backlight;
 814
 815         struct {
 816                 struct dentry *channel_root;
 817         } debugfs;
 818
 819         struct nouveau_fbdev *nfbdev;
 820         struct apertures_struct *apertures;
 821 };
 822
 823 static inline struct drm_nouveau_private *
 824 nouveau_private(struct drm_device *dev)
 825 {
 826         return dev->dev_private;
 827 }
 828
 829 static inline struct drm_nouveau_private *
 830 nouveau_bdev(struct ttm_bo_device *bd)
 831 {
 832         return container_of(bd, struct drm_nouveau_private, ttm.bdev);
 833 }
 834
 835 static inline int
 836 nouveau_bo_ref(struct nouveau_bo *ref, struct nouveau_bo **pnvbo)
 837 {
 838         struct nouveau_bo *prev;
 839
 840         if (!pnvbo)
 841                 return -EINVAL;
 842         prev = *pnvbo;
 843
 844         *pnvbo = ref ? nouveau_bo(ttm_bo_reference(&ref->bo)) : NULL;
 845         if (prev) {
 846                 struct ttm_buffer_object *bo = &prev->bo;
 847
 848                 ttm_bo_unref(&bo);
 849         }
 850
 851         return 0;
 852 }
 853
 854 /* nouveau_drv.c */
 855 extern int nouveau_modeset;
 856 extern int nouveau_agpmode;
 857 extern int nouveau_duallink;
 858 extern int nouveau_uscript_lvds;
 859 extern int nouveau_uscript_tmds;
 860 extern int nouveau_vram_pushbuf;
 861 extern int nouveau_vram_notify;
 862 extern char *nouveau_vram_type;
 863 extern int nouveau_fbpercrtc;
 864 extern int nouveau_tv_disable;
 865 extern char *nouveau_tv_norm;
 866 extern int nouveau_reg_debug;
 867 extern char *nouveau_vbios;
 868 extern int nouveau_ignorelid;
 869 extern int nouveau_nofbaccel;
 870 extern int nouveau_noaccel;
 871 extern int nouveau_force_post;
 872 extern int nouveau_override_conntype;
 873 extern char *nouveau_perflvl;
 874 extern int nouveau_perflvl_wr;
 875 extern int nouveau_msi;
 876 extern int nouveau_ctxfw;
 877 extern int nouveau_mxmdcb;
 878
 879 extern int nouveau_pci_suspend(struct pci_dev *pdev, pm_message_t pm_state);
 880 extern int nouveau_pci_resume(struct pci_dev *pdev);
 881
 882 /* nouveau_state.c */
 883 extern int  nouveau_open(struct drm_device *, struct drm_file *);
 884 extern void nouveau_preclose(struct drm_device *dev, struct drm_file *);
 885 extern void nouveau_postclose(struct drm_device *, struct drm_file *);
 886 extern int  nouveau_load(struct drm_device *, unsigned long flags);
 887 extern int  nouveau_firstopen(struct drm_device *);
 888 extern void nouveau_lastclose(struct drm_device *);
 889 extern int  nouveau_unload(struct drm_device *);
 890 extern int  nouveau_ioctl_getparam(struct drm_device *, void *data,
 891                                    struct drm_file *);
 892 extern int  nouveau_ioctl_setparam(struct drm_device *, void *data,
 893                                    struct drm_file *);
 894 extern bool nouveau_wait_eq(struct drm_device *, uint64_t timeout,
 895                             uint32_t reg, uint32_t mask, uint32_t val);
 896 extern bool nouveau_wait_ne(struct drm_device *, uint64_t timeout,
 897                             uint32_t reg, uint32_t mask, uint32_t val);
 898 extern bool nouveau_wait_cb(struct drm_device *, u64 timeout,
 899                             bool (*cond)(void *), void *);
 900 extern bool nouveau_wait_for_idle(struct drm_device *);
 901 extern int  nouveau_card_init(struct drm_device *);
 902
 903 /* nouveau_mem.c */
 904 extern int  nouveau_mem_vram_init(struct drm_device *);
 905 extern void nouveau_mem_vram_fini(struct drm_device *);
 906 extern int  nouveau_mem_gart_init(struct drm_device *);
 907 extern void nouveau_mem_gart_fini(struct drm_device *);
 908 extern int  nouveau_mem_init_agp(struct drm_device *);
 909 extern int  nouveau_mem_reset_agp(struct drm_device *);
 910 extern void nouveau_mem_close(struct drm_device *);
 911 extern bool nouveau_mem_flags_valid(struct drm_device *, u32 tile_flags);
 912 extern int  nouveau_mem_timing_calc(struct drm_device *, u32 freq,
 913                                     struct nouveau_pm_memtiming *);
 914 extern void nouveau_mem_timing_read(struct drm_device *,
 915                                     struct nouveau_pm_memtiming *);
 916 extern int nouveau_mem_vbios_type(struct drm_device *);
 917 extern struct nouveau_tile_reg *nv10_mem_set_tiling(
 918         struct drm_device *dev, uint32_t addr, uint32_t size,
 919         uint32_t pitch, uint32_t flags);
 920 extern void nv10_mem_put_tile_region(struct drm_device *dev,
 921                                      struct nouveau_tile_reg *tile,
 922                                      struct nouveau_fence *fence);
 923 extern const struct ttm_mem_type_manager_func nouveau_vram_manager;
 924 extern const struct ttm_mem_type_manager_func nouveau_gart_manager;
 925
 926 /* nouveau_notifier.c */
 927 extern int  nouveau_notifier_init_channel(struct nouveau_channel *);
 928 extern void nouveau_notifier_takedown_channel(struct nouveau_channel *);
 929 extern int  nouveau_notifier_alloc(struct nouveau_channel *, uint32_t handle,
 930                                    int cout, uint32_t start, uint32_t end,
 931                                    uint32_t *offset);
 932 extern int  nouveau_notifier_offset(struct nouveau_gpuobj *, uint32_t *);
 933 extern int  nouveau_ioctl_notifier_alloc(struct drm_device *, void *data,
 934                                          struct drm_file *);
 935 extern int  nouveau_ioctl_notifier_free(struct drm_device *, void *data,
 936                                         struct drm_file *);
 937
 938 /* nouveau_channel.c */
 939 extern struct drm_ioctl_desc nouveau_ioctls[];
 940 extern int nouveau_max_ioctl;
 941 extern void nouveau_channel_cleanup(struct drm_device *, struct drm_file *);
 942 extern int  nouveau_channel_alloc(struct drm_device *dev,
 943                                   struct nouveau_channel **chan,
 944                                   struct drm_file *file_priv,
 945                                   uint32_t fb_ctxdma, uint32_t tt_ctxdma);
 946 extern struct nouveau_channel *
 947 nouveau_channel_get_unlocked(struct nouveau_channel *);
 948 extern struct nouveau_channel *
 949 nouveau_channel_get(struct drm_file *, int id);
 950 extern void nouveau_channel_put_unlocked(struct nouveau_channel **);
 951 extern void nouveau_channel_put(struct nouveau_channel **);
 952 extern void nouveau_channel_ref(struct nouveau_channel *chan,
 953                                 struct nouveau_channel **pchan);
 954 extern void nouveau_channel_idle(struct nouveau_channel *chan);
 955
 956 /* nouveau_object.c */
 957 #define NVOBJ_ENGINE_ADD(d, e, p) do {                                         \
 958         struct drm_nouveau_private *dev_priv = (d)->dev_private;               \
 959         dev_priv->eng[NVOBJ_ENGINE_##e] = (p);                                 \
 960 } while (0)
 961
 962 #define NVOBJ_ENGINE_DEL(d, e) do {                                            \
 963         struct drm_nouveau_private *dev_priv = (d)->dev_private;               \
 964         dev_priv->eng[NVOBJ_ENGINE_##e] = NULL;                                \
 965 } while (0)
 966
 967 #define NVOBJ_CLASS(d, c, e) do {                                              \
 968         int ret = nouveau_gpuobj_class_new((d), (c), NVOBJ_ENGINE_##e);        \
 969         if (ret)                                                               \
 970                 return ret;                                                    \
 971 } while (0)
 972
 973 #define NVOBJ_MTHD(d, c, m, e) do {                                            \
 974         int ret = nouveau_gpuobj_mthd_new((d), (c), (m), (e));                 \
 975         if (ret)                                                               \
 976                 return ret;                                                    \
 977 } while (0)
 978
 979 extern int  nouveau_gpuobj_early_init(struct drm_device *);
 980 extern int  nouveau_gpuobj_init(struct drm_device *);
 981 extern void nouveau_gpuobj_takedown(struct drm_device *);
 982 extern int  nouveau_gpuobj_suspend(struct drm_device *dev);
 983 extern void nouveau_gpuobj_resume(struct drm_device *dev);
 984 extern int  nouveau_gpuobj_class_new(struct drm_device *, u32 class, u32 eng);
 985 extern int  nouveau_gpuobj_mthd_new(struct drm_device *, u32 class, u32 mthd,
 986                                     int (*exec)(struct nouveau_channel *,
 987                                                 u32 class, u32 mthd, u32 data));
 988 extern int  nouveau_gpuobj_mthd_call(struct nouveau_channel *, u32, u32, u32);
 989 extern int  nouveau_gpuobj_mthd_call2(struct drm_device *, int, u32, u32, u32);
 990 extern int nouveau_gpuobj_channel_init(struct nouveau_channel *,
 991                                        uint32_t vram_h, uint32_t tt_h);
 992 extern void nouveau_gpuobj_channel_takedown(struct nouveau_channel *);
 993 extern int nouveau_gpuobj_new(struct drm_device *, struct nouveau_channel *,
 994                               uint32_t size, int align, uint32_t flags,
 995                               struct nouveau_gpuobj **);
 996 extern void nouveau_gpuobj_ref(struct nouveau_gpuobj *,
 997                                struct nouveau_gpuobj **);
 998 extern int nouveau_gpuobj_new_fake(struct drm_device *, u32 pinst, u64 vinst,
 999                                    u32 size, u32 flags,
1000                                    struct nouveau_gpuobj **);
1001 extern int nouveau_gpuobj_dma_new(struct nouveau_channel *, int class,
1002                                   uint64_t offset, uint64_t size, int access,
1003                                   int target, struct nouveau_gpuobj **);
1004 extern int nouveau_gpuobj_gr_new(struct nouveau_channel *, u32 handle, int class);
1005 extern int nv50_gpuobj_dma_new(struct nouveau_channel *, int class, u64 base,
1006                                u64 size, int target, int access, u32 type,
1007                                u32 comp, struct nouveau_gpuobj **pobj);
1008 extern void nv50_gpuobj_dma_init(struct nouveau_gpuobj *, u32 offset,
1009                                  int class, u64 base, u64 size, int target,
1010                                  int access, u32 type, u32 comp);
1011 extern int nouveau_ioctl_grobj_alloc(struct drm_device *, void *data,
1012                                      struct drm_file *);
1013 extern int nouveau_ioctl_gpuobj_free(struct drm_device *, void *data,
1014                                      struct drm_file *);
1015
1016 /* nouveau_irq.c */
1017 extern int         nouveau_irq_init(struct drm_device *);
1018 extern void        nouveau_irq_fini(struct drm_device *);
1019 extern irqreturn_t nouveau_irq_handler(DRM_IRQ_ARGS);
1020 extern void        nouveau_irq_register(struct drm_device *, int status_bit,
1021                                         void (*)(struct drm_device *));
1022 extern void        nouveau_irq_unregister(struct drm_device *, int status_bit);
1023 extern void        nouveau_irq_preinstall(struct drm_device *);
1024 extern int         nouveau_irq_postinstall(struct drm_device *);
1025 extern void        nouveau_irq_uninstall(struct drm_device *);
1026
1027 /* nouveau_sgdma.c */
1028 extern int nouveau_sgdma_init(struct drm_device *);
1029 extern void nouveau_sgdma_takedown(struct drm_device *);
1030 extern uint32_t nouveau_sgdma_get_physical(struct drm_device *,
1031                                            uint32_t offset);
1032 extern struct ttm_tt *nouveau_sgdma_create_ttm(struct ttm_bo_device *bdev,
1033                                                unsigned long size,
1034                                                uint32_t page_flags,
1035                                                struct page *dummy_read_page);
1036
1037 /* nouveau_debugfs.c */
1038 #if defined(CONFIG_DRM_NOUVEAU_DEBUG)
1039 extern int  nouveau_debugfs_init(struct drm_minor *);
1040 extern void nouveau_debugfs_takedown(struct drm_minor *);
1041 extern int  nouveau_debugfs_channel_init(struct nouveau_channel *);
1042 extern void nouveau_debugfs_channel_fini(struct nouveau_channel *);
1043 #else
1044 static inline int
1045 nouveau_debugfs_init(struct drm_minor *minor)
1046 {
1047         return 0;
1048 }
1049
1050 static inline void nouveau_debugfs_takedown(struct drm_minor *minor)
1051 {
1052 }
1053
1054 static inline int
1055 nouveau_debugfs_channel_init(struct nouveau_channel *chan)
1056 {
1057         return 0;
1058 }
1059
1060 static inline void
1061 nouveau_debugfs_channel_fini(struct nouveau_channel *chan)
1062 {
1063 }
1064 #endif
1065
1066 /* nouveau_dma.c */
1067 extern void nouveau_dma_init(struct nouveau_channel *);
1068 extern int  nouveau_dma_wait(struct nouveau_channel *, int slots, int size);
1069
1070 /* nouveau_acpi.c */
1071 #define ROM_BIOS_PAGE 4096
1072 #if defined(CONFIG_ACPI)
1073 void nouveau_register_dsm_handler(void);
1074 void nouveau_unregister_dsm_handler(void);
1075 void nouveau_switcheroo_optimus_dsm(void);
1076 int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len);
1077 bool nouveau_acpi_rom_supported(struct pci_dev *pdev);
1078 int nouveau_acpi_edid(struct drm_device *, struct drm_connector *);
1079 #else
1080 static inline void nouveau_register_dsm_handler(void) {}
1081 static inline void nouveau_unregister_dsm_handler(void) {}
1082 static inline void nouveau_switcheroo_optimus_dsm(void) {}
1083 static inline bool nouveau_acpi_rom_supported(struct pci_dev *pdev) { return false; }
1084 static inline int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len) { return -EINVAL; }
1085 static inline int nouveau_acpi_edid(struct drm_device *dev, struct drm_connector *connector) { return -EINVAL; }
1086 #endif
1087
1088 /* nouveau_backlight.c */
1089 #ifdef CONFIG_DRM_NOUVEAU_BACKLIGHT
1090 extern int nouveau_backlight_init(struct drm_device *);
1091 extern void nouveau_backlight_exit(struct drm_device *);
1092 #else
1093 static inline int nouveau_backlight_init(struct drm_device *dev)
1094 {
1095         return 0;
1096 }
1097
1098 static inline void nouveau_backlight_exit(struct drm_device *dev) { }
1099 #endif
1100
1101 /* nouveau_bios.c */
1102 extern int nouveau_bios_init(struct drm_device *);
1103 extern void nouveau_bios_takedown(struct drm_device *dev);
1104 extern int nouveau_run_vbios_init(struct drm_device *);
1105 extern void nouveau_bios_run_init_table(struct drm_device *, uint16_t table,
1106                                         struct dcb_entry *, int crtc);
1107 extern void nouveau_bios_init_exec(struct drm_device *, uint16_t table);
1108 extern struct dcb_connector_table_entry *
1109 nouveau_bios_connector_entry(struct drm_device *, int index);
1110 extern u32 get_pll_register(struct drm_device *, enum pll_types);
1111 extern int get_pll_limits(struct drm_device *, uint32_t limit_match,
1112                           struct pll_lims *);
1113 extern int nouveau_bios_run_display_table(struct drm_device *, u16 id, int clk,
1114                                           struct dcb_entry *, int crtc);
1115 extern bool nouveau_bios_fp_mode(struct drm_device *, struct drm_display_mode *);
1116 extern uint8_t *nouveau_bios_embedded_edid(struct drm_device *);
1117 extern int nouveau_bios_parse_lvds_table(struct drm_device *, int pxclk,
1118                                          bool *dl, bool *if_is_24bit);
1119 extern int run_tmds_table(struct drm_device *, struct dcb_entry *,
1120                           int head, int pxclk);
1121 extern int call_lvds_script(struct drm_device *, struct dcb_entry *, int head,
1122                             enum LVDS_script, int pxclk);
1123 bool bios_encoder_match(struct dcb_entry *, u32 hash);
1124
1125 /* nouveau_mxm.c */
1126 int  nouveau_mxm_init(struct drm_device *dev);
1127 void nouveau_mxm_fini(struct drm_device *dev);
1128
1129 /* nouveau_ttm.c */
1130 int nouveau_ttm_global_init(struct drm_nouveau_private *);
1131 void nouveau_ttm_global_release(struct drm_nouveau_private *);
1132 int nouveau_ttm_mmap(struct file *, struct vm_area_struct *);
1133
1134 /* nouveau_hdmi.c */
1135 void nouveau_hdmi_mode_set(struct drm_encoder *, struct drm_display_mode *);
1136
1137 /* nv04_fb.c */
1138 extern int  nv04_fb_vram_init(struct drm_device *);
1139 extern int  nv04_fb_init(struct drm_device *);
1140 extern void nv04_fb_takedown(struct drm_device *);
1141
1142 /* nv10_fb.c */
1143 extern int  nv10_fb_vram_init(struct drm_device *dev);
1144 extern int  nv1a_fb_vram_init(struct drm_device *dev);
1145 extern int  nv10_fb_init(struct drm_device *);
1146 extern void nv10_fb_takedown(struct drm_device *);
1147 extern void nv10_fb_init_tile_region(struct drm_device *dev, int i,
1148                                      uint32_t addr, uint32_t size,
1149                                      uint32_t pitch, uint32_t flags);
1150 extern void nv10_fb_set_tile_region(struct drm_device *dev, int i);
1151 extern void nv10_fb_free_tile_region(struct drm_device *dev, int i);
1152
1153 /* nv20_fb.c */
1154 extern int  nv20_fb_vram_init(struct drm_device *dev);
1155 extern int  nv20_fb_init(struct drm_device *);
1156 extern void nv20_fb_takedown(struct drm_device *);
1157 extern void nv20_fb_init_tile_region(struct drm_device *dev, int i,
1158                                      uint32_t addr, uint32_t size,
1159                                      uint32_t pitch, uint32_t flags);
1160 extern void nv20_fb_set_tile_region(struct drm_device *dev, int i);
1161 extern void nv20_fb_free_tile_region(struct drm_device *dev, int i);
1162
1163 /* nv30_fb.c */
1164 extern int  nv30_fb_init(struct drm_device *);
1165 extern void nv30_fb_takedown(struct drm_device *);
1166 extern void nv30_fb_init_tile_region(struct drm_device *dev, int i,
1167                                      uint32_t addr, uint32_t size,
1168                                      uint32_t pitch, uint32_t flags);
1169 extern void nv30_fb_free_tile_region(struct drm_device *dev, int i);
1170
1171 /* nv40_fb.c */
1172 extern int  nv40_fb_vram_init(struct drm_device *dev);
1173 extern int  nv40_fb_init(struct drm_device *);
1174 extern void nv40_fb_takedown(struct drm_device *);
1175 extern void nv40_fb_set_tile_region(struct drm_device *dev, int i);
1176
1177 /* nv50_fb.c */
1178 extern int  nv50_fb_init(struct drm_device *);
1179 extern void nv50_fb_takedown(struct drm_device *);
1180 extern void nv50_fb_vm_trap(struct drm_device *, int display);
1181
1182 /* nvc0_fb.c */
1183 extern int  nvc0_fb_init(struct drm_device *);
1184 extern void nvc0_fb_takedown(struct drm_device *);
1185
1186 /* nv04_fifo.c */
1187 extern int  nv04_fifo_init(struct drm_device *);
1188 extern void nv04_fifo_fini(struct drm_device *);
1189 extern int  nv04_fifo_create_context(struct nouveau_channel *);
1190 extern void nv04_fifo_destroy_context(struct nouveau_channel *);
1191 extern int  nv04_fifo_load_context(struct nouveau_channel *);
1192 extern int  nv04_fifo_unload_context(struct drm_device *);
1193 extern void nv04_fifo_isr(struct drm_device *);
1194 bool nv04_fifo_cache_pull(struct drm_device *, bool enable);
1195
1196 /* nv10_fifo.c */
1197 extern int  nv10_fifo_init(struct drm_device *);
1198 extern int  nv10_fifo_create_context(struct nouveau_channel *);
1199 extern int  nv10_fifo_load_context(struct nouveau_channel *);
1200 extern int  nv10_fifo_unload_context(struct drm_device *);
1201
1202 /* nv40_fifo.c */
1203 extern int  nv40_fifo_init(struct drm_device *);
1204 extern int  nv40_fifo_create_context(struct nouveau_channel *);
1205 extern int  nv40_fifo_load_context(struct nouveau_channel *);
1206 extern int  nv40_fifo_unload_context(struct drm_device *);
1207
1208 /* nv50_fifo.c */
1209 extern int  nv50_fifo_init(struct drm_device *);
1210 extern void nv50_fifo_takedown(struct drm_device *);
1211 extern int  nv50_fifo_create_context(struct nouveau_channel *);
1212 extern void nv50_fifo_destroy_context(struct nouveau_channel *);
1213 extern int  nv50_fifo_load_context(struct nouveau_channel *);
1214 extern int  nv50_fifo_unload_context(struct drm_device *);
1215 extern void nv50_fifo_tlb_flush(struct drm_device *dev);
1216
1217 /* nvc0_fifo.c */
1218 extern int  nvc0_fifo_init(struct drm_device *);
1219 extern void nvc0_fifo_takedown(struct drm_device *);
1220 extern int  nvc0_fifo_create_context(struct nouveau_channel *);
1221 extern void nvc0_fifo_destroy_context(struct nouveau_channel *);
1222 extern int  nvc0_fifo_load_context(struct nouveau_channel *);
1223 extern int  nvc0_fifo_unload_context(struct drm_device *);
1224
1225 /* nve0_fifo.c */
1226 extern int  nve0_fifo_init(struct drm_device *);
1227 extern void nve0_fifo_takedown(struct drm_device *);
1228 extern int  nve0_fifo_create_context(struct nouveau_channel *);
1229 extern void nve0_fifo_destroy_context(struct nouveau_channel *);
1230 extern int  nve0_fifo_unload_context(struct drm_device *);
1231
1232 /* nv04_graph.c */
1233 extern int  nv04_graph_create(struct drm_device *);
1234 extern int  nv04_graph_object_new(struct nouveau_channel *, int, u32, u16);
1235 extern int  nv04_graph_mthd_page_flip(struct nouveau_channel *chan,
1236                                       u32 class, u32 mthd, u32 data);
1237 extern struct nouveau_bitfield nv04_graph_nsource[];
1238
1239 /* nv10_graph.c */
1240 extern int  nv10_graph_create(struct drm_device *);
1241 extern struct nouveau_channel *nv10_graph_channel(struct drm_device *);
1242 extern struct nouveau_bitfield nv10_graph_intr[];
1243 extern struct nouveau_bitfield nv10_graph_nstatus[];
1244
1245 /* nv20_graph.c */
1246 extern int  nv20_graph_create(struct drm_device *);
1247
1248 /* nv40_graph.c */
1249 extern int  nv40_graph_create(struct drm_device *);
1250 extern void nv40_grctx_init(struct drm_device *, u32 *size);
1251 extern void nv40_grctx_fill(struct drm_device *, struct nouveau_gpuobj *);
1252
1253 /* nv50_graph.c */
1254 extern int  nv50_graph_create(struct drm_device *);
1255 extern struct nouveau_enum nv50_data_error_names[];
1256 extern int  nv50_graph_isr_chid(struct drm_device *dev, u64 inst);
1257 extern int  nv50_grctx_init(struct drm_device *, u32 *, u32, u32 *, u32 *);
1258 extern void nv50_grctx_fill(struct drm_device *, struct nouveau_gpuobj *);
1259
1260 /* nvc0_graph.c */
1261 extern int  nvc0_graph_create(struct drm_device *);
1262 extern int  nvc0_graph_isr_chid(struct drm_device *dev, u64 inst);
1263
1264 /* nve0_graph.c */
1265 extern int  nve0_graph_create(struct drm_device *);
1266
1267 /* nv84_crypt.c */
1268 extern int  nv84_crypt_create(struct drm_device *);
1269
1270 /* nv98_crypt.c */
1271 extern int  nv98_crypt_create(struct drm_device *dev);
1272
1273 /* nva3_copy.c */
1274 extern int  nva3_copy_create(struct drm_device *dev);
1275
1276 /* nvc0_copy.c */
1277 extern int  nvc0_copy_create(struct drm_device *dev, int engine);
1278
1279 /* nv31_mpeg.c */
1280 extern int  nv31_mpeg_create(struct drm_device *dev);
1281
1282 /* nv50_mpeg.c */
1283 extern int  nv50_mpeg_create(struct drm_device *dev);
1284
1285 /* nv84_bsp.c */
1286 /* nv98_bsp.c */
1287 extern int  nv84_bsp_create(struct drm_device *dev);
1288
1289 /* nv84_vp.c */
1290 /* nv98_vp.c */
1291 extern int  nv84_vp_create(struct drm_device *dev);
1292
1293 /* nv98_ppp.c */
1294 extern int  nv98_ppp_create(struct drm_device *dev);
1295
1296 /* nv04_instmem.c */
1297 extern int  nv04_instmem_init(struct drm_device *);
1298 extern void nv04_instmem_takedown(struct drm_device *);
1299 extern int  nv04_instmem_suspend(struct drm_device *);
1300 extern void nv04_instmem_resume(struct drm_device *);
1301 extern int  nv04_instmem_get(struct nouveau_gpuobj *, struct nouveau_channel *,
1302                              u32 size, u32 align);
1303 extern void nv04_instmem_put(struct nouveau_gpuobj *);
1304 extern int  nv04_instmem_map(struct nouveau_gpuobj *);
1305 extern void nv04_instmem_unmap(struct nouveau_gpuobj *);
1306 extern void nv04_instmem_flush(struct drm_device *);
1307
1308 /* nv50_instmem.c */
1309 extern int  nv50_instmem_init(struct drm_device *);
1310 extern void nv50_instmem_takedown(struct drm_device *);
1311 extern int  nv50_instmem_suspend(struct drm_device *);
1312 extern void nv50_instmem_resume(struct drm_device *);
1313 extern int  nv50_instmem_get(struct nouveau_gpuobj *, struct nouveau_channel *,
1314                              u32 size, u32 align);
1315 extern void nv50_instmem_put(struct nouveau_gpuobj *);
1316 extern int  nv50_instmem_map(struct nouveau_gpuobj *);
1317 extern void nv50_instmem_unmap(struct nouveau_gpuobj *);
1318 extern void nv50_instmem_flush(struct drm_device *);
1319 extern void nv84_instmem_flush(struct drm_device *);
1320
1321 /* nvc0_instmem.c */
1322 extern int  nvc0_instmem_init(struct drm_device *);
1323 extern void nvc0_instmem_takedown(struct drm_device *);
1324 extern int  nvc0_instmem_suspend(struct drm_device *);
1325 extern void nvc0_instmem_resume(struct drm_device *);
1326
1327 /* nv04_mc.c */
1328 extern int  nv04_mc_init(struct drm_device *);
1329 extern void nv04_mc_takedown(struct drm_device *);
1330
1331 /* nv40_mc.c */
1332 extern int  nv40_mc_init(struct drm_device *);
1333 extern void nv40_mc_takedown(struct drm_device *);
1334
1335 /* nv50_mc.c */
1336 extern int  nv50_mc_init(struct drm_device *);
1337 extern void nv50_mc_takedown(struct drm_device *);
1338
1339 /* nv04_timer.c */
1340 extern int  nv04_timer_init(struct drm_device *);
1341 extern uint64_t nv04_timer_read(struct drm_device *);
1342 extern void nv04_timer_takedown(struct drm_device *);
1343
1344 extern long nouveau_compat_ioctl(struct file *file, unsigned int cmd,
1345                                  unsigned long arg);
1346
1347 /* nv04_dac.c */
1348 extern int nv04_dac_create(struct drm_connector *, struct dcb_entry *);
1349 extern uint32_t nv17_dac_sample_load(struct drm_encoder *encoder);
1350 extern int nv04_dac_output_offset(struct drm_encoder *encoder);
1351 extern void nv04_dac_update_dacclk(struct drm_encoder *encoder, bool enable);
1352 extern bool nv04_dac_in_use(struct drm_encoder *encoder);
1353
1354 /* nv04_dfp.c */
1355 extern int nv04_dfp_create(struct drm_connector *, struct dcb_entry *);
1356 extern int nv04_dfp_get_bound_head(struct drm_device *dev, struct dcb_entry *dcbent);
1357 extern void nv04_dfp_bind_head(struct drm_device *dev, struct dcb_entry *dcbent,
1358                                int head, bool dl);
1359 extern void nv04_dfp_disable(struct drm_device *dev, int head);
1360 extern void nv04_dfp_update_fp_control(struct drm_encoder *encoder, int mode);
1361
1362 /* nv04_tv.c */
1363 extern int nv04_tv_identify(struct drm_device *dev, int i2c_index);
1364 extern int nv04_tv_create(struct drm_connector *, struct dcb_entry *);
1365
1366 /* nv17_tv.c */
1367 extern int nv17_tv_create(struct drm_connector *, struct dcb_entry *);
1368
1369 /* nv04_display.c */
1370 extern int nv04_display_early_init(struct drm_device *);
1371 extern void nv04_display_late_takedown(struct drm_device *);
1372 extern int nv04_display_create(struct drm_device *);
1373 extern void nv04_display_destroy(struct drm_device *);
1374 extern int nv04_display_init(struct drm_device *);
1375 extern void nv04_display_fini(struct drm_device *);
1376
1377 /* nvd0_display.c */
1378 extern int nvd0_display_create(struct drm_device *);
1379 extern void nvd0_display_destroy(struct drm_device *);
1380 extern int nvd0_display_init(struct drm_device *);
1381 extern void nvd0_display_fini(struct drm_device *);
1382 struct nouveau_bo *nvd0_display_crtc_sema(struct drm_device *, int crtc);
1383 void nvd0_display_flip_stop(struct drm_crtc *);
1384 int nvd0_display_flip_next(struct drm_crtc *, struct drm_framebuffer *,
1385                            struct nouveau_channel *, u32 swap_interval);
1386
1387 /* nv04_crtc.c */
1388 extern int nv04_crtc_create(struct drm_device *, int index);
1389
1390 /* nouveau_bo.c */
1391 extern struct ttm_bo_driver nouveau_bo_driver;
1392 extern int nouveau_bo_new(struct drm_device *, int size, int align,
1393                           uint32_t flags, uint32_t tile_mode,
1394                           uint32_t tile_flags,
1395                           struct sg_table *sg,
1396                           struct nouveau_bo **);
1397 extern int nouveau_bo_pin(struct nouveau_bo *, uint32_t flags);
1398 extern int nouveau_bo_unpin(struct nouveau_bo *);
1399 extern int nouveau_bo_map(struct nouveau_bo *);
1400 extern void nouveau_bo_unmap(struct nouveau_bo *);
1401 extern void nouveau_bo_placement_set(struct nouveau_bo *, uint32_t type,
1402                                      uint32_t busy);
1403 extern u16 nouveau_bo_rd16(struct nouveau_bo *nvbo, unsigned index);
1404 extern void nouveau_bo_wr16(struct nouveau_bo *nvbo, unsigned index, u16 val);
1405 extern u32 nouveau_bo_rd32(struct nouveau_bo *nvbo, unsigned index);
1406 extern void nouveau_bo_wr32(struct nouveau_bo *nvbo, unsigned index, u32 val);
1407 extern void nouveau_bo_fence(struct nouveau_bo *, struct nouveau_fence *);
1408 extern int nouveau_bo_validate(struct nouveau_bo *, bool interruptible,
1409                                bool no_wait_reserve, bool no_wait_gpu);
1410
1411 extern struct nouveau_vma *
1412 nouveau_bo_vma_find(struct nouveau_bo *, struct nouveau_vm *);
1413 extern int  nouveau_bo_vma_add(struct nouveau_bo *, struct nouveau_vm *,
1414                                struct nouveau_vma *);
1415 extern void nouveau_bo_vma_del(struct nouveau_bo *, struct nouveau_vma *);
1416
1417 /* nouveau_gem.c */
1418 extern int nouveau_gem_new(struct drm_device *, int size, int align,
1419                            uint32_t domain, uint32_t tile_mode,
1420                            uint32_t tile_flags, struct nouveau_bo **);
1421 extern int nouveau_gem_object_new(struct drm_gem_object *);
1422 extern void nouveau_gem_object_del(struct drm_gem_object *);
1423 extern int nouveau_gem_object_open(struct drm_gem_object *, struct drm_file *);
1424 extern void nouveau_gem_object_close(struct drm_gem_object *,
1425                                      struct drm_file *);
1426 extern int nouveau_gem_ioctl_new(struct drm_device *, void *,
1427                                  struct drm_file *);
1428 extern int nouveau_gem_ioctl_pushbuf(struct drm_device *, void *,
1429                                      struct drm_file *);
1430 extern int nouveau_gem_ioctl_cpu_prep(struct drm_device *, void *,
1431                                       struct drm_file *);
1432 extern int nouveau_gem_ioctl_cpu_fini(struct drm_device *, void *,
1433                                       struct drm_file *);
1434 extern int nouveau_gem_ioctl_info(struct drm_device *, void *,
1435                                   struct drm_file *);
1436
1437 extern struct dma_buf *nouveau_gem_prime_export(struct drm_device *dev,
1438                                 struct drm_gem_object *obj, int flags);
1439 extern struct drm_gem_object *nouveau_gem_prime_import(struct drm_device *dev,
1440                                 struct dma_buf *dma_buf);
1441
1442 /* nouveau_display.c */
1443 int nouveau_display_create(struct drm_device *dev);
1444 void nouveau_display_destroy(struct drm_device *dev);
1445 int nouveau_display_init(struct drm_device *dev);
1446 void nouveau_display_fini(struct drm_device *dev);
1447 int nouveau_vblank_enable(struct drm_device *dev, int crtc);
1448 void nouveau_vblank_disable(struct drm_device *dev, int crtc);
1449 int nouveau_crtc_page_flip(struct drm_crtc *crtc, struct drm_framebuffer *fb,
1450                            struct drm_pending_vblank_event *event);
1451 int nouveau_finish_page_flip(struct nouveau_channel *,
1452                              struct nouveau_page_flip_state *);
1453 int nouveau_display_dumb_create(struct drm_file *, struct drm_device *,
1454                                 struct drm_mode_create_dumb *args);
1455 int nouveau_display_dumb_map_offset(struct drm_file *, struct drm_device *,
1456                                     uint32_t handle, uint64_t *offset);
1457 int nouveau_display_dumb_destroy(struct drm_file *, struct drm_device *,
1458                                  uint32_t handle);
1459
1460 /* nv10_gpio.c */
1461 int nv10_gpio_init(struct drm_device *dev);
1462 void nv10_gpio_fini(struct drm_device *dev);
1463 int nv10_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1464 int nv10_gpio_sense(struct drm_device *dev, int line);
1465 void nv10_gpio_irq_enable(struct drm_device *, int line, bool on);
1466
1467 /* nv50_gpio.c */
1468 int nv50_gpio_init(struct drm_device *dev);
1469 void nv50_gpio_fini(struct drm_device *dev);
1470 int nv50_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1471 int nv50_gpio_sense(struct drm_device *dev, int line);
1472 void nv50_gpio_irq_enable(struct drm_device *, int line, bool on);
1473 int nvd0_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1474 int nvd0_gpio_sense(struct drm_device *dev, int line);
1475
1476 /* nv50_calc.c */
1477 int nv50_calc_pll(struct drm_device *, struct pll_lims *, int clk,
1478                   int *N1, int *M1, int *N2, int *M2, int *P);
1479 int nva3_calc_pll(struct drm_device *, struct pll_lims *,
1480                   int clk, int *N, int *fN, int *M, int *P);
1481
1482 #ifndef ioread32_native
1483 #ifdef __BIG_ENDIAN
1484 #define ioread16_native ioread16be
1485 #define iowrite16_native iowrite16be
1486 #define ioread32_native  ioread32be
1487 #define iowrite32_native iowrite32be
1488 #else /* def __BIG_ENDIAN */
1489 #define ioread16_native ioread16
1490 #define iowrite16_native iowrite16
1491 #define ioread32_native  ioread32
1492 #define iowrite32_native iowrite32
1493 #endif /* def __BIG_ENDIAN else */
1494 #endif /* !ioread32_native */
1495
1496 /* channel control reg access */
1497 static inline u32 nvchan_rd32(struct nouveau_channel *chan, unsigned reg)
1498 {
1499         return ioread32_native(chan->user + reg);
1500 }
1501
1502 static inline void nvchan_wr32(struct nouveau_channel *chan,
1503                                                         unsigned reg, u32 val)
1504 {
1505         iowrite32_native(val, chan->user + reg);
1506 }
1507
1508 /* register access */
1509 static inline u32 nv_rd32(struct drm_device *dev, unsigned reg)
1510 {
1511         struct drm_nouveau_private *dev_priv = dev->dev_private;
1512         return ioread32_native(dev_priv->mmio + reg);
1513 }
1514
1515 static inline void nv_wr32(struct drm_device *dev, unsigned reg, u32 val)
1516 {
1517         struct drm_nouveau_private *dev_priv = dev->dev_private;
1518         iowrite32_native(val, dev_priv->mmio + reg);
1519 }
1520
1521 static inline u32 nv_mask(struct drm_device *dev, u32 reg, u32 mask, u32 val)
1522 {
1523         u32 tmp = nv_rd32(dev, reg);
1524         nv_wr32(dev, reg, (tmp & ~mask) | val);
1525         return tmp;
1526 }
1527
1528 static inline u8 nv_rd08(struct drm_device *dev, unsigned reg)
1529 {
1530         struct drm_nouveau_private *dev_priv = dev->dev_private;
1531         return ioread8(dev_priv->mmio + reg);
1532 }
1533
1534 static inline void nv_wr08(struct drm_device *dev, unsigned reg, u8 val)
1535 {
1536         struct drm_nouveau_private *dev_priv = dev->dev_private;
1537         iowrite8(val, dev_priv->mmio + reg);
1538 }
1539
1540 #define nv_wait(dev, reg, mask, val) \
1541         nouveau_wait_eq(dev, 2000000000ULL, (reg), (mask), (val))
1542 #define nv_wait_ne(dev, reg, mask, val) \
1543         nouveau_wait_ne(dev, 2000000000ULL, (reg), (mask), (val))
1544 #define nv_wait_cb(dev, func, data) \
1545         nouveau_wait_cb(dev, 2000000000ULL, (func), (data))
1546
1547 /* PRAMIN access */
1548 static inline u32 nv_ri32(struct drm_device *dev, unsigned offset)
1549 {
1550         struct drm_nouveau_private *dev_priv = dev->dev_private;
1551         return ioread32_native(dev_priv->ramin + offset);
1552 }
1553
1554 static inline void nv_wi32(struct drm_device *dev, unsigned offset, u32 val)
1555 {
1556         struct drm_nouveau_private *dev_priv = dev->dev_private;
1557         iowrite32_native(val, dev_priv->ramin + offset);
1558 }
1559
1560 /* object access */
1561 extern u32 nv_ro32(struct nouveau_gpuobj *, u32 offset);
1562 extern void nv_wo32(struct nouveau_gpuobj *, u32 offset, u32 val);
1563
1564 /*
1565  * Logging
1566  * Argument d is (struct drm_device *).
1567  */
1568 #define NV_PRINTK(level, d, fmt, arg...) \
1569         printk(level "[" DRM_NAME "] " DRIVER_NAME " %s: " fmt, \
1570                                         pci_name(d->pdev), ##arg)
1571 #ifndef NV_DEBUG_NOTRACE
1572 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1573         if (drm_debug & DRM_UT_DRIVER) {                                       \
1574                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1575                           __LINE__, ##arg);                                    \
1576         }                                                                      \
1577 } while (0)
1578 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1579         if (drm_debug & DRM_UT_KMS) {                                          \
1580                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1581                           __LINE__, ##arg);                                    \
1582         }                                                                      \
1583 } while (0)
1584 #else
1585 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1586         if (drm_debug & DRM_UT_DRIVER)                                         \
1587                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1588 } while (0)
1589 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1590         if (drm_debug & DRM_UT_KMS)                                            \
1591                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1592 } while (0)
1593 #endif
1594 #define NV_ERROR(d, fmt, arg...) NV_PRINTK(KERN_ERR, d, fmt, ##arg)
1595 #define NV_INFO(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1596 #define NV_TRACEWARN(d, fmt, arg...) NV_PRINTK(KERN_NOTICE, d, fmt, ##arg)
1597 #define NV_TRACE(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1598 #define NV_WARN(d, fmt, arg...) NV_PRINTK(KERN_WARNING, d, fmt, ##arg)
1599 #define NV_WARNONCE(d, fmt, arg...) do {                                       \
1600         static int _warned = 0;                                                \
1601         if (!_warned) {                                                        \
1602                 NV_WARN(d, fmt, ##arg);                                        \
1603                 _warned = 1;                                                   \
1604         }                                                                      \
1605 } while(0)
1606
1607 /* nouveau_reg_debug bitmask */
1608 enum {
1609         NOUVEAU_REG_DEBUG_MC             = 0x1,
1610         NOUVEAU_REG_DEBUG_VIDEO          = 0x2,
1611         NOUVEAU_REG_DEBUG_FB             = 0x4,
1612         NOUVEAU_REG_DEBUG_EXTDEV         = 0x8,
1613         NOUVEAU_REG_DEBUG_CRTC           = 0x10,
1614         NOUVEAU_REG_DEBUG_RAMDAC         = 0x20,
1615         NOUVEAU_REG_DEBUG_VGACRTC        = 0x40,
1616         NOUVEAU_REG_DEBUG_RMVIO          = 0x80,
1617         NOUVEAU_REG_DEBUG_VGAATTR        = 0x100,
1618         NOUVEAU_REG_DEBUG_EVO            = 0x200,
1619         NOUVEAU_REG_DEBUG_AUXCH          = 0x400
1620 };
1621
1622 #define NV_REG_DEBUG(type, dev, fmt, arg...) do { \
1623         if (nouveau_reg_debug & NOUVEAU_REG_DEBUG_##type) \
1624                 NV_PRINTK(KERN_DEBUG, dev, "%s: " fmt, __func__, ##arg); \
1625 } while (0)
1626
1627 static inline bool
1628 nv_two_heads(struct drm_device *dev)
1629 {
1630         struct drm_nouveau_private *dev_priv = dev->dev_private;
1631         const int impl = dev->pci_device & 0x0ff0;
1632
1633         if (dev_priv->card_type >= NV_10 && impl != 0x0100 &&
1634             impl != 0x0150 && impl != 0x01a0 && impl != 0x0200)
1635                 return true;
1636
1637         return false;
1638 }
1639
1640 static inline bool
1641 nv_gf4_disp_arch(struct drm_device *dev)
1642 {
1643         return nv_two_heads(dev) && (dev->pci_device & 0x0ff0) != 0x0110;
1644 }
1645
1646 static inline bool
1647 nv_two_reg_pll(struct drm_device *dev)
1648 {
1649         struct drm_nouveau_private *dev_priv = dev->dev_private;
1650         const int impl = dev->pci_device & 0x0ff0;
1651
1652         if (impl == 0x0310 || impl == 0x0340 || dev_priv->card_type >= NV_40)
1653                 return true;
1654         return false;
1655 }
1656
1657 static inline bool
1658 nv_match_device(struct drm_device *dev, unsigned device,
1659                 unsigned sub_vendor, unsigned sub_device)
1660 {
1661         return dev->pdev->device == device &&
1662                 dev->pdev->subsystem_vendor == sub_vendor &&
1663                 dev->pdev->subsystem_device == sub_device;
1664 }
1665
1666 static inline void *
1667 nv_engine(struct drm_device *dev, int engine)
1668 {
1669         struct drm_nouveau_private *dev_priv = dev->dev_private;
1670         return (void *)dev_priv->eng[engine];
1671 }
1672
1673 /* returns 1 if device is one of the nv4x using the 0x4497 object class,
1674  * helpful to determine a number of other hardware features
1675  */
1676 static inline int
1677 nv44_graph_class(struct drm_device *dev)
1678 {
1679         struct drm_nouveau_private *dev_priv = dev->dev_private;
1680
1681         if ((dev_priv->chipset & 0xf0) == 0x60)
1682                 return 1;
1683
1684         return !(0x0baf & (1 << (dev_priv->chipset & 0x0f)));
1685 }
1686
1687 /* memory type/access flags, do not match hardware values */
1688 #define NV_MEM_ACCESS_RO  1
1689 #define NV_MEM_ACCESS_WO  2
1690 #define NV_MEM_ACCESS_RW (NV_MEM_ACCESS_RO | NV_MEM_ACCESS_WO)
1691 #define NV_MEM_ACCESS_SYS 4
1692 #define NV_MEM_ACCESS_VM  8
1693 #define NV_MEM_ACCESS_NOSNOOP 16
1694
1695 #define NV_MEM_TARGET_VRAM        0
1696 #define NV_MEM_TARGET_PCI         1
1697 #define NV_MEM_TARGET_PCI_NOSNOOP 2
1698 #define NV_MEM_TARGET_VM          3
1699 #define NV_MEM_TARGET_GART        4
1700
1701 #define NV_MEM_TYPE_VM 0x7f
1702 #define NV_MEM_COMP_VM 0x03
1703
1704 /* FIFO methods */
1705 #define NV01_SUBCHAN_OBJECT                                          0x00000000
1706 #define NV84_SUBCHAN_SEMAPHORE_ADDRESS_HIGH                          0x00000010
1707 #define NV84_SUBCHAN_SEMAPHORE_ADDRESS_LOW                           0x00000014
1708 #define NV84_SUBCHAN_SEMAPHORE_SEQUENCE                              0x00000018
1709 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER                               0x0000001c
1710 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER_ACQUIRE_EQUAL                 0x00000001
1711 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER_WRITE_LONG                    0x00000002
1712 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER_ACQUIRE_GEQUAL                0x00000004
1713 #define NVC0_SUBCHAN_SEMAPHORE_TRIGGER_YIELD                         0x00001000
1714 #define NV84_SUBCHAN_NOTIFY_INTR                                     0x00000020
1715 #define NV84_SUBCHAN_WRCACHE_FLUSH                                   0x00000024
1716 #define NV10_SUBCHAN_REF_CNT                                         0x00000050
1717 #define NVSW_SUBCHAN_PAGE_FLIP                                       0x00000054
1718 #define NV11_SUBCHAN_DMA_SEMAPHORE                                   0x00000060
1719 #define NV11_SUBCHAN_SEMAPHORE_OFFSET                                0x00000064
1720 #define NV11_SUBCHAN_SEMAPHORE_ACQUIRE                               0x00000068
1721 #define NV11_SUBCHAN_SEMAPHORE_RELEASE                               0x0000006c
1722 #define NV40_SUBCHAN_YIELD                                           0x00000080
1723
1724 /* NV_SW object class */
1725 #define NV_SW                                                        0x0000506e
1726 #define NV_SW_DMA_VBLSEM                                             0x0000018c
1727 #define NV_SW_VBLSEM_OFFSET                                          0x00000400
1728 #define NV_SW_VBLSEM_RELEASE_VALUE                                   0x00000404
1729 #define NV_SW_VBLSEM_RELEASE                                         0x00000408
1730 #define NV_SW_PAGE_FLIP                                              0x00000500
1731
1732 #endif /* __NOUVEAU_DRV_H__ */