drivers/gpu/drm/nouveau/nouveau_drv.h

   1 /*
   2  * Copyright 2005 Stephane Marchesin.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice (including the next
  13  * paragraph) shall be included in all copies or substantial portions of the
  14  * Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  */
  24
  25 #ifndef __NOUVEAU_DRV_H__
  26 #define __NOUVEAU_DRV_H__
  27
  28 #define DRIVER_AUTHOR           "Stephane Marchesin"
  29 #define DRIVER_EMAIL            "nouveau@lists.freedesktop.org"
  30
  31 #define DRIVER_NAME             "nouveau"
  32 #define DRIVER_DESC             "nVidia Riva/TNT/GeForce"
  33 #define DRIVER_DATE             "20120316"
  34
  35 #define DRIVER_MAJOR            1
  36 #define DRIVER_MINOR            0
  37 #define DRIVER_PATCHLEVEL       0
  38
  39 #define NOUVEAU_FAMILY   0x0000FFFF
  40 #define NOUVEAU_FLAGS    0xFFFF0000
  41
  42 #include "ttm/ttm_bo_api.h"
  43 #include "ttm/ttm_bo_driver.h"
  44 #include "ttm/ttm_placement.h"
  45 #include "ttm/ttm_memory.h"
  46 #include "ttm/ttm_module.h"
  47
  48 struct nouveau_fpriv {
  49         spinlock_t lock;
  50         struct list_head channels;
  51         struct nouveau_vm *vm;
  52 };
  53
  54 static inline struct nouveau_fpriv *
  55 nouveau_fpriv(struct drm_file *file_priv)
  56 {
  57         return file_priv ? file_priv->driver_priv : NULL;
  58 }
  59
  60 #define DRM_FILE_PAGE_OFFSET (0x100000000ULL >> PAGE_SHIFT)
  61
  62 #include "nouveau_drm.h"
  63 #include "nouveau_reg.h"
  64 #include "nouveau_bios.h"
  65 #include "nouveau_util.h"
  66
  67 struct nouveau_grctx;
  68 struct nouveau_mem;
  69 #include "nouveau_vm.h"
  70
  71 #define MAX_NUM_DCB_ENTRIES 16
  72
  73 #define NOUVEAU_MAX_CHANNEL_NR 4096
  74 #define NOUVEAU_MAX_TILE_NR 15
  75
  76 struct nouveau_mem {
  77         struct drm_device *dev;
  78
  79         struct nouveau_vma bar_vma;
  80         struct nouveau_vma vma[2];
  81         u8  page_shift;
  82
  83         struct drm_mm_node *tag;
  84         struct list_head regions;
  85         dma_addr_t *pages;
  86         u32 memtype;
  87         u64 offset;
  88         u64 size;
  89         struct sg_table *sg;
  90 };
  91
  92 struct nouveau_tile_reg {
  93         bool used;
  94         uint32_t addr;
  95         uint32_t limit;
  96         uint32_t pitch;
  97         uint32_t zcomp;
  98         struct drm_mm_node *tag_mem;
  99         struct nouveau_fence *fence;
 100 };
 101
 102 struct nouveau_bo {
 103         struct ttm_buffer_object bo;
 104         struct ttm_placement placement;
 105         u32 valid_domains;
 106         u32 placements[3];
 107         u32 busy_placements[3];
 108         struct ttm_bo_kmap_obj kmap;
 109         struct list_head head;
 110
 111         /* protected by ttm_bo_reserve() */
 112         struct drm_file *reserved_by;
 113         struct list_head entry;
 114         int pbbo_index;
 115         bool validate_mapped;
 116
 117         struct list_head vma_list;
 118         unsigned page_shift;
 119
 120         uint32_t tile_mode;
 121         uint32_t tile_flags;
 122         struct nouveau_tile_reg *tile;
 123
 124         struct drm_gem_object *gem;
 125         int pin_refcnt;
 126 };
 127
 128 #define nouveau_bo_tile_layout(nvbo)                            \
 129         ((nvbo)->tile_flags & NOUVEAU_GEM_TILE_LAYOUT_MASK)
 130
 131 static inline struct nouveau_bo *
 132 nouveau_bo(struct ttm_buffer_object *bo)
 133 {
 134         return container_of(bo, struct nouveau_bo, bo);
 135 }
 136
 137 static inline struct nouveau_bo *
 138 nouveau_gem_object(struct drm_gem_object *gem)
 139 {
 140         return gem ? gem->driver_private : NULL;
 141 }
 142
 143 /* TODO: submit equivalent to TTM generic API upstream? */
 144 static inline void __iomem *
 145 nvbo_kmap_obj_iovirtual(struct nouveau_bo *nvbo)
 146 {
 147         bool is_iomem;
 148         void __iomem *ioptr = (void __force __iomem *)ttm_kmap_obj_virtual(
 149                                                 &nvbo->kmap, &is_iomem);
 150         WARN_ON_ONCE(ioptr && !is_iomem);
 151         return ioptr;
 152 }
 153
 154 enum nouveau_flags {
 155         NV_NFORCE   = 0x10000000,
 156         NV_NFORCE2  = 0x20000000
 157 };
 158
 159 #define NVOBJ_ENGINE_SW         0
 160 #define NVOBJ_ENGINE_GR         1
 161 #define NVOBJ_ENGINE_CRYPT      2
 162 #define NVOBJ_ENGINE_COPY0      3
 163 #define NVOBJ_ENGINE_COPY1      4
 164 #define NVOBJ_ENGINE_MPEG       5
 165 #define NVOBJ_ENGINE_PPP        NVOBJ_ENGINE_MPEG
 166 #define NVOBJ_ENGINE_BSP        6
 167 #define NVOBJ_ENGINE_VP         7
 168 #define NVOBJ_ENGINE_DISPLAY    15
 169 #define NVOBJ_ENGINE_NR         16
 170
 171 #define NVOBJ_FLAG_DONT_MAP             (1 << 0)
 172 #define NVOBJ_FLAG_ZERO_ALLOC           (1 << 1)
 173 #define NVOBJ_FLAG_ZERO_FREE            (1 << 2)
 174 #define NVOBJ_FLAG_VM                   (1 << 3)
 175 #define NVOBJ_FLAG_VM_USER              (1 << 4)
 176
 177 #define NVOBJ_CINST_GLOBAL      0xdeadbeef
 178
 179 struct nouveau_gpuobj {
 180         struct drm_device *dev;
 181         struct kref refcount;
 182         struct list_head list;
 183
 184         void *node;
 185         u32 *suspend;
 186
 187         uint32_t flags;
 188
 189         u32 size;
 190         u32 pinst;      /* PRAMIN BAR offset */
 191         u32 cinst;      /* Channel offset */
 192         u64 vinst;      /* VRAM address */
 193         u64 linst;      /* VM address */
 194
 195         uint32_t engine;
 196         uint32_t class;
 197
 198         void (*dtor)(struct drm_device *, struct nouveau_gpuobj *);
 199         void *priv;
 200 };
 201
 202 struct nouveau_page_flip_state {
 203         struct list_head head;
 204         struct drm_pending_vblank_event *event;
 205         int crtc, bpp, pitch, x, y;
 206         uint64_t offset;
 207 };
 208
 209 enum nouveau_channel_mutex_class {
 210         NOUVEAU_UCHANNEL_MUTEX,
 211         NOUVEAU_KCHANNEL_MUTEX
 212 };
 213
 214 struct nouveau_channel {
 215         struct drm_device *dev;
 216         struct list_head list;
 217         int id;
 218
 219         /* references to the channel data structure */
 220         struct kref ref;
 221         /* users of the hardware channel resources, the hardware
 222          * context will be kicked off when it reaches zero. */
 223         atomic_t users;
 224         struct mutex mutex;
 225
 226         /* owner of this fifo */
 227         struct drm_file *file_priv;
 228         /* mapping of the fifo itself */
 229         struct drm_local_map *map;
 230
 231         /* mapping of the regs controlling the fifo */
 232         void __iomem *user;
 233         uint32_t user_get;
 234         uint32_t user_get_hi;
 235         uint32_t user_put;
 236
 237         /* Fencing */
 238         struct {
 239                 /* lock protects the pending list only */
 240                 spinlock_t lock;
 241                 struct list_head pending;
 242                 uint32_t sequence;
 243                 uint32_t sequence_ack;
 244                 atomic_t last_sequence_irq;
 245                 struct nouveau_vma vma;
 246         } fence;
 247
 248         /* DMA push buffer */
 249         struct nouveau_gpuobj *pushbuf;
 250         struct nouveau_bo     *pushbuf_bo;
 251         struct nouveau_vma     pushbuf_vma;
 252         uint64_t               pushbuf_base;
 253
 254         /* Notifier memory */
 255         struct nouveau_bo *notifier_bo;
 256         struct nouveau_vma notifier_vma;
 257         struct drm_mm notifier_heap;
 258
 259         /* PFIFO context */
 260         struct nouveau_gpuobj *ramfc;
 261         struct nouveau_gpuobj *cache;
 262         void *fifo_priv;
 263
 264         /* Execution engine contexts */
 265         void *engctx[NVOBJ_ENGINE_NR];
 266
 267         /* NV50 VM */
 268         struct nouveau_vm     *vm;
 269         struct nouveau_gpuobj *vm_pd;
 270
 271         /* Objects */
 272         struct nouveau_gpuobj *ramin; /* Private instmem */
 273         struct drm_mm          ramin_heap; /* Private PRAMIN heap */
 274         struct nouveau_ramht  *ramht; /* Hash table */
 275
 276         /* GPU object info for stuff used in-kernel (mm_enabled) */
 277         uint32_t m2mf_ntfy;
 278         uint32_t vram_handle;
 279         uint32_t gart_handle;
 280         bool accel_done;
 281
 282         /* Push buffer state (only for drm's channel on !mm_enabled) */
 283         struct {
 284                 int max;
 285                 int free;
 286                 int cur;
 287                 int put;
 288                 /* access via pushbuf_bo */
 289
 290                 int ib_base;
 291                 int ib_max;
 292                 int ib_free;
 293                 int ib_put;
 294         } dma;
 295
 296         uint32_t sw_subchannel[8];
 297
 298         struct nouveau_vma dispc_vma[4];
 299         struct {
 300                 struct nouveau_gpuobj *vblsem;
 301                 uint32_t vblsem_head;
 302                 uint32_t vblsem_offset;
 303                 uint32_t vblsem_rval;
 304                 struct list_head vbl_wait;
 305                 struct list_head flip;
 306         } nvsw;
 307
 308         struct {
 309                 bool active;
 310                 char name[32];
 311                 struct drm_info_list info;
 312         } debugfs;
 313 };
 314
 315 struct nouveau_exec_engine {
 316         void (*destroy)(struct drm_device *, int engine);
 317         int  (*init)(struct drm_device *, int engine);
 318         int  (*fini)(struct drm_device *, int engine, bool suspend);
 319         int  (*context_new)(struct nouveau_channel *, int engine);
 320         void (*context_del)(struct nouveau_channel *, int engine);
 321         int  (*object_new)(struct nouveau_channel *, int engine,
 322                            u32 handle, u16 class);
 323         void (*set_tile_region)(struct drm_device *dev, int i);
 324         void (*tlb_flush)(struct drm_device *, int engine);
 325 };
 326
 327 struct nouveau_instmem_engine {
 328         void    *priv;
 329
 330         int     (*init)(struct drm_device *dev);
 331         void    (*takedown)(struct drm_device *dev);
 332         int     (*suspend)(struct drm_device *dev);
 333         void    (*resume)(struct drm_device *dev);
 334
 335         int     (*get)(struct nouveau_gpuobj *, struct nouveau_channel *,
 336                        u32 size, u32 align);
 337         void    (*put)(struct nouveau_gpuobj *);
 338         int     (*map)(struct nouveau_gpuobj *);
 339         void    (*unmap)(struct nouveau_gpuobj *);
 340
 341         void    (*flush)(struct drm_device *);
 342 };
 343
 344 struct nouveau_mc_engine {
 345         int  (*init)(struct drm_device *dev);
 346         void (*takedown)(struct drm_device *dev);
 347 };
 348
 349 struct nouveau_timer_engine {
 350         int      (*init)(struct drm_device *dev);
 351         void     (*takedown)(struct drm_device *dev);
 352         uint64_t (*read)(struct drm_device *dev);
 353 };
 354
 355 struct nouveau_fb_engine {
 356         int num_tiles;
 357         struct drm_mm tag_heap;
 358         void *priv;
 359
 360         int  (*init)(struct drm_device *dev);
 361         void (*takedown)(struct drm_device *dev);
 362
 363         void (*init_tile_region)(struct drm_device *dev, int i,
 364                                  uint32_t addr, uint32_t size,
 365                                  uint32_t pitch, uint32_t flags);
 366         void (*set_tile_region)(struct drm_device *dev, int i);
 367         void (*free_tile_region)(struct drm_device *dev, int i);
 368 };
 369
 370 struct nouveau_fifo_engine {
 371         void *priv;
 372         int  channels;
 373
 374         struct nouveau_gpuobj *playlist[2];
 375         int cur_playlist;
 376
 377         int  (*init)(struct drm_device *);
 378         void (*takedown)(struct drm_device *);
 379
 380         void (*disable)(struct drm_device *);
 381         void (*enable)(struct drm_device *);
 382         bool (*reassign)(struct drm_device *, bool enable);
 383         bool (*cache_pull)(struct drm_device *dev, bool enable);
 384
 385         int  (*channel_id)(struct drm_device *);
 386
 387         int  (*create_context)(struct nouveau_channel *);
 388         void (*destroy_context)(struct nouveau_channel *);
 389         int  (*load_context)(struct nouveau_channel *);
 390         int  (*unload_context)(struct drm_device *);
 391         void (*tlb_flush)(struct drm_device *dev);
 392 };
 393
 394 struct nouveau_display_engine {
 395         void *priv;
 396         int (*early_init)(struct drm_device *);
 397         void (*late_takedown)(struct drm_device *);
 398         int (*create)(struct drm_device *);
 399         void (*destroy)(struct drm_device *);
 400         int (*init)(struct drm_device *);
 401         void (*fini)(struct drm_device *);
 402
 403         struct drm_property *dithering_mode;
 404         struct drm_property *dithering_depth;
 405         struct drm_property *underscan_property;
 406         struct drm_property *underscan_hborder_property;
 407         struct drm_property *underscan_vborder_property;
 408         /* not really hue and saturation: */
 409         struct drm_property *vibrant_hue_property;
 410         struct drm_property *color_vibrance_property;
 411 };
 412
 413 struct nouveau_gpio_engine {
 414         spinlock_t lock;
 415         struct list_head isr;
 416         int (*init)(struct drm_device *);
 417         void (*fini)(struct drm_device *);
 418         int (*drive)(struct drm_device *, int line, int dir, int out);
 419         int (*sense)(struct drm_device *, int line);
 420         void (*irq_enable)(struct drm_device *, int line, bool);
 421 };
 422
 423 struct nouveau_pm_voltage_level {
 424         u32 voltage; /* microvolts */
 425         u8  vid;
 426 };
 427
 428 struct nouveau_pm_voltage {
 429         bool supported;
 430         u8 version;
 431         u8 vid_mask;
 432
 433         struct nouveau_pm_voltage_level *level;
 434         int nr_level;
 435 };
 436
 437 /* Exclusive upper limits */
 438 #define NV_MEM_CL_DDR2_MAX 8
 439 #define NV_MEM_WR_DDR2_MAX 9
 440 #define NV_MEM_CL_DDR3_MAX 17
 441 #define NV_MEM_WR_DDR3_MAX 17
 442 #define NV_MEM_CL_GDDR3_MAX 16
 443 #define NV_MEM_WR_GDDR3_MAX 18
 444 #define NV_MEM_CL_GDDR5_MAX 21
 445 #define NV_MEM_WR_GDDR5_MAX 20
 446
 447 struct nouveau_pm_memtiming {
 448         int id;
 449
 450         u32 reg[9];
 451         u32 mr[4];
 452
 453         u8 tCWL;
 454
 455         u8 odt;
 456         u8 drive_strength;
 457 };
 458
 459 struct nouveau_pm_tbl_header {
 460         u8 version;
 461         u8 header_len;
 462         u8 entry_cnt;
 463         u8 entry_len;
 464 };
 465
 466 struct nouveau_pm_tbl_entry {
 467         u8 tWR;
 468         u8 tWTR;
 469         u8 tCL;
 470         u8 tRC;
 471         u8 empty_4;
 472         u8 tRFC;        /* Byte 5 */
 473         u8 empty_6;
 474         u8 tRAS;        /* Byte 7 */
 475         u8 empty_8;
 476         u8 tRP;         /* Byte 9 */
 477         u8 tRCDRD;
 478         u8 tRCDWR;
 479         u8 tRRD;
 480         u8 tUNK_13;
 481         u8 RAM_FT1;             /* 14, a bitmask of random RAM features */
 482         u8 empty_15;
 483         u8 tUNK_16;
 484         u8 empty_17;
 485         u8 tUNK_18;
 486         u8 tCWL;
 487         u8 tUNK_20, tUNK_21;
 488 };
 489
 490 struct nouveau_pm_profile;
 491 struct nouveau_pm_profile_func {
 492         void (*destroy)(struct nouveau_pm_profile *);
 493         void (*init)(struct nouveau_pm_profile *);
 494         void (*fini)(struct nouveau_pm_profile *);
 495         struct nouveau_pm_level *(*select)(struct nouveau_pm_profile *);
 496 };
 497
 498 struct nouveau_pm_profile {
 499         const struct nouveau_pm_profile_func *func;
 500         struct list_head head;
 501         char name[8];
 502 };
 503
 504 #define NOUVEAU_PM_MAX_LEVEL 8
 505 struct nouveau_pm_level {
 506         struct nouveau_pm_profile profile;
 507         struct device_attribute dev_attr;
 508         char name[32];
 509         int id;
 510
 511         struct nouveau_pm_memtiming timing;
 512         u32 memory;
 513         u16 memscript;
 514
 515         u32 core;
 516         u32 shader;
 517         u32 rop;
 518         u32 copy;
 519         u32 daemon;
 520         u32 vdec;
 521         u32 dom6;
 522         u32 unka0;      /* nva3:nvc0 */
 523         u32 hub01;      /* nvc0- */
 524         u32 hub06;      /* nvc0- */
 525         u32 hub07;      /* nvc0- */
 526
 527         u32 volt_min; /* microvolts */
 528         u32 volt_max;
 529         u8  fanspeed;
 530 };
 531
 532 struct nouveau_pm_temp_sensor_constants {
 533         u16 offset_constant;
 534         s16 offset_mult;
 535         s16 offset_div;
 536         s16 slope_mult;
 537         s16 slope_div;
 538 };
 539
 540 struct nouveau_pm_threshold_temp {
 541         s16 critical;
 542         s16 down_clock;
 543         s16 fan_boost;
 544 };
 545
 546 struct nouveau_pm_fan {
 547         u32 percent;
 548         u32 min_duty;
 549         u32 max_duty;
 550         u32 pwm_freq;
 551         u32 pwm_divisor;
 552 };
 553
 554 struct nouveau_pm_engine {
 555         struct nouveau_pm_voltage voltage;
 556         struct nouveau_pm_level perflvl[NOUVEAU_PM_MAX_LEVEL];
 557         int nr_perflvl;
 558         struct nouveau_pm_temp_sensor_constants sensor_constants;
 559         struct nouveau_pm_threshold_temp threshold_temp;
 560         struct nouveau_pm_fan fan;
 561
 562         struct nouveau_pm_profile *profile_ac;
 563         struct nouveau_pm_profile *profile_dc;
 564         struct nouveau_pm_profile *profile;
 565         struct list_head profiles;
 566
 567         struct nouveau_pm_level boot;
 568         struct nouveau_pm_level *cur;
 569
 570         struct device *hwmon;
 571         struct notifier_block acpi_nb;
 572
 573         int  (*clocks_get)(struct drm_device *, struct nouveau_pm_level *);
 574         void *(*clocks_pre)(struct drm_device *, struct nouveau_pm_level *);
 575         int (*clocks_set)(struct drm_device *, void *);
 576
 577         int (*voltage_get)(struct drm_device *);
 578         int (*voltage_set)(struct drm_device *, int voltage);
 579         int (*pwm_get)(struct drm_device *, int line, u32*, u32*);
 580         int (*pwm_set)(struct drm_device *, int line, u32, u32);
 581         int (*temp_get)(struct drm_device *);
 582 };
 583
 584 struct nouveau_vram_engine {
 585         struct nouveau_mm mm;
 586
 587         int  (*init)(struct drm_device *);
 588         void (*takedown)(struct drm_device *dev);
 589         int  (*get)(struct drm_device *, u64, u32 align, u32 size_nc,
 590                     u32 type, struct nouveau_mem **);
 591         void (*put)(struct drm_device *, struct nouveau_mem **);
 592
 593         bool (*flags_valid)(struct drm_device *, u32 tile_flags);
 594 };
 595
 596 struct nouveau_engine {
 597         struct nouveau_instmem_engine instmem;
 598         struct nouveau_mc_engine      mc;
 599         struct nouveau_timer_engine   timer;
 600         struct nouveau_fb_engine      fb;
 601         struct nouveau_fifo_engine    fifo;
 602         struct nouveau_display_engine display;
 603         struct nouveau_gpio_engine    gpio;
 604         struct nouveau_pm_engine      pm;
 605         struct nouveau_vram_engine    vram;
 606 };
 607
 608 struct nouveau_pll_vals {
 609         union {
 610                 struct {
 611 #ifdef __BIG_ENDIAN
 612                         uint8_t N1, M1, N2, M2;
 613 #else
 614                         uint8_t M1, N1, M2, N2;
 615 #endif
 616                 };
 617                 struct {
 618                         uint16_t NM1, NM2;
 619                 } __attribute__((packed));
 620         };
 621         int log2P;
 622
 623         int refclk;
 624 };
 625
 626 enum nv04_fp_display_regs {
 627         FP_DISPLAY_END,
 628         FP_TOTAL,
 629         FP_CRTC,
 630         FP_SYNC_START,
 631         FP_SYNC_END,
 632         FP_VALID_START,
 633         FP_VALID_END
 634 };
 635
 636 struct nv04_crtc_reg {
 637         unsigned char MiscOutReg;
 638         uint8_t CRTC[0xa0];
 639         uint8_t CR58[0x10];
 640         uint8_t Sequencer[5];
 641         uint8_t Graphics[9];
 642         uint8_t Attribute[21];
 643         unsigned char DAC[768];
 644
 645         /* PCRTC regs */
 646         uint32_t fb_start;
 647         uint32_t crtc_cfg;
 648         uint32_t cursor_cfg;
 649         uint32_t gpio_ext;
 650         uint32_t crtc_830;
 651         uint32_t crtc_834;
 652         uint32_t crtc_850;
 653         uint32_t crtc_eng_ctrl;
 654
 655         /* PRAMDAC regs */
 656         uint32_t nv10_cursync;
 657         struct nouveau_pll_vals pllvals;
 658         uint32_t ramdac_gen_ctrl;
 659         uint32_t ramdac_630;
 660         uint32_t ramdac_634;
 661         uint32_t tv_setup;
 662         uint32_t tv_vtotal;
 663         uint32_t tv_vskew;
 664         uint32_t tv_vsync_delay;
 665         uint32_t tv_htotal;
 666         uint32_t tv_hskew;
 667         uint32_t tv_hsync_delay;
 668         uint32_t tv_hsync_delay2;
 669         uint32_t fp_horiz_regs[7];
 670         uint32_t fp_vert_regs[7];
 671         uint32_t dither;
 672         uint32_t fp_control;
 673         uint32_t dither_regs[6];
 674         uint32_t fp_debug_0;
 675         uint32_t fp_debug_1;
 676         uint32_t fp_debug_2;
 677         uint32_t fp_margin_color;
 678         uint32_t ramdac_8c0;
 679         uint32_t ramdac_a20;
 680         uint32_t ramdac_a24;
 681         uint32_t ramdac_a34;
 682         uint32_t ctv_regs[38];
 683 };
 684
 685 struct nv04_output_reg {
 686         uint32_t output;
 687         int head;
 688 };
 689
 690 struct nv04_mode_state {
 691         struct nv04_crtc_reg crtc_reg[2];
 692         uint32_t pllsel;
 693         uint32_t sel_clk;
 694 };
 695
 696 enum nouveau_card_type {
 697         NV_04      = 0x04,
 698         NV_10      = 0x10,
 699         NV_20      = 0x20,
 700         NV_30      = 0x30,
 701         NV_40      = 0x40,
 702         NV_50      = 0x50,
 703         NV_C0      = 0xc0,
 704         NV_D0      = 0xd0,
 705         NV_E0      = 0xe0,
 706 };
 707
 708 struct drm_nouveau_private {
 709         struct drm_device *dev;
 710         bool noaccel;
 711
 712         /* the card type, takes NV_* as values */
 713         enum nouveau_card_type card_type;
 714         /* exact chipset, derived from NV_PMC_BOOT_0 */
 715         int chipset;
 716         int flags;
 717         u32 crystal;
 718
 719         void __iomem *mmio;
 720
 721         spinlock_t ramin_lock;
 722         void __iomem *ramin;
 723         u32 ramin_size;
 724         u32 ramin_base;
 725         bool ramin_available;
 726         struct drm_mm ramin_heap;
 727         struct nouveau_exec_engine *eng[NVOBJ_ENGINE_NR];
 728         struct list_head gpuobj_list;
 729         struct list_head classes;
 730
 731         struct nouveau_bo *vga_ram;
 732
 733         /* interrupt handling */
 734         void (*irq_handler[32])(struct drm_device *);
 735         bool msi_enabled;
 736
 737         struct list_head vbl_waiting;
 738
 739         struct {
 740                 struct drm_global_reference mem_global_ref;
 741                 struct ttm_bo_global_ref bo_global_ref;
 742                 struct ttm_bo_device bdev;
 743                 atomic_t validate_sequence;
 744         } ttm;
 745
 746         struct {
 747                 spinlock_t lock;
 748                 struct drm_mm heap;
 749                 struct nouveau_bo *bo;
 750         } fence;
 751
 752         struct {
 753                 spinlock_t lock;
 754                 struct nouveau_channel *ptr[NOUVEAU_MAX_CHANNEL_NR];
 755         } channels;
 756
 757         struct nouveau_engine engine;
 758         struct nouveau_channel *channel;
 759
 760         /* For PFIFO and PGRAPH. */
 761         spinlock_t context_switch_lock;
 762
 763         /* VM/PRAMIN flush, legacy PRAMIN aperture */
 764         spinlock_t vm_lock;
 765
 766         /* RAMIN configuration, RAMFC, RAMHT and RAMRO offsets */
 767         struct nouveau_ramht  *ramht;
 768         struct nouveau_gpuobj *ramfc;
 769         struct nouveau_gpuobj *ramro;
 770
 771         uint32_t ramin_rsvd_vram;
 772
 773         struct {
 774                 enum {
 775                         NOUVEAU_GART_NONE = 0,
 776                         NOUVEAU_GART_AGP,       /* AGP */
 777                         NOUVEAU_GART_PDMA,      /* paged dma object */
 778                         NOUVEAU_GART_HW         /* on-chip gart/vm */
 779                 } type;
 780                 uint64_t aper_base;
 781                 uint64_t aper_size;
 782                 uint64_t aper_free;
 783
 784                 struct ttm_backend_func *func;
 785
 786                 struct {
 787                         struct page *page;
 788                         dma_addr_t   addr;
 789                 } dummy;
 790
 791                 struct nouveau_gpuobj *sg_ctxdma;
 792         } gart_info;
 793
 794         /* nv10-nv40 tiling regions */
 795         struct {
 796                 struct nouveau_tile_reg reg[NOUVEAU_MAX_TILE_NR];
 797                 spinlock_t lock;
 798         } tile;
 799
 800         /* VRAM/fb configuration */
 801         enum {
 802                 NV_MEM_TYPE_UNKNOWN = 0,
 803                 NV_MEM_TYPE_STOLEN,
 804                 NV_MEM_TYPE_SGRAM,
 805                 NV_MEM_TYPE_SDRAM,
 806                 NV_MEM_TYPE_DDR1,
 807                 NV_MEM_TYPE_DDR2,
 808                 NV_MEM_TYPE_DDR3,
 809                 NV_MEM_TYPE_GDDR2,
 810                 NV_MEM_TYPE_GDDR3,
 811                 NV_MEM_TYPE_GDDR4,
 812                 NV_MEM_TYPE_GDDR5
 813         } vram_type;
 814         uint64_t vram_size;
 815         uint64_t vram_sys_base;
 816         bool vram_rank_B;
 817
 818         uint64_t fb_available_size;
 819         uint64_t fb_mappable_pages;
 820         uint64_t fb_aper_free;
 821         int fb_mtrr;
 822
 823         /* BAR control (NV50-) */
 824         struct nouveau_vm *bar1_vm;
 825         struct nouveau_vm *bar3_vm;
 826
 827         /* G8x/G9x virtual address space */
 828         struct nouveau_vm *chan_vm;
 829
 830         struct nvbios vbios;
 831         u8 *mxms;
 832         struct list_head i2c_ports;
 833
 834         struct nv04_mode_state mode_reg;
 835         struct nv04_mode_state saved_reg;
 836         uint32_t saved_vga_font[4][16384];
 837         uint32_t crtc_owner;
 838         uint32_t dac_users[4];
 839
 840         struct backlight_device *backlight;
 841
 842         struct {
 843                 struct dentry *channel_root;
 844         } debugfs;
 845
 846         struct nouveau_fbdev *nfbdev;
 847         struct apertures_struct *apertures;
 848 };
 849
 850 static inline struct drm_nouveau_private *
 851 nouveau_private(struct drm_device *dev)
 852 {
 853         return dev->dev_private;
 854 }
 855
 856 static inline struct drm_nouveau_private *
 857 nouveau_bdev(struct ttm_bo_device *bd)
 858 {
 859         return container_of(bd, struct drm_nouveau_private, ttm.bdev);
 860 }
 861
 862 static inline int
 863 nouveau_bo_ref(struct nouveau_bo *ref, struct nouveau_bo **pnvbo)
 864 {
 865         struct nouveau_bo *prev;
 866
 867         if (!pnvbo)
 868                 return -EINVAL;
 869         prev = *pnvbo;
 870
 871         *pnvbo = ref ? nouveau_bo(ttm_bo_reference(&ref->bo)) : NULL;
 872         if (prev) {
 873                 struct ttm_buffer_object *bo = &prev->bo;
 874
 875                 ttm_bo_unref(&bo);
 876         }
 877
 878         return 0;
 879 }
 880
 881 /* nouveau_drv.c */
 882 extern int nouveau_modeset;
 883 extern int nouveau_agpmode;
 884 extern int nouveau_duallink;
 885 extern int nouveau_uscript_lvds;
 886 extern int nouveau_uscript_tmds;
 887 extern int nouveau_vram_pushbuf;
 888 extern int nouveau_vram_notify;
 889 extern char *nouveau_vram_type;
 890 extern int nouveau_fbpercrtc;
 891 extern int nouveau_tv_disable;
 892 extern char *nouveau_tv_norm;
 893 extern int nouveau_reg_debug;
 894 extern char *nouveau_vbios;
 895 extern int nouveau_ignorelid;
 896 extern int nouveau_nofbaccel;
 897 extern int nouveau_noaccel;
 898 extern int nouveau_force_post;
 899 extern int nouveau_override_conntype;
 900 extern char *nouveau_perflvl;
 901 extern int nouveau_perflvl_wr;
 902 extern int nouveau_msi;
 903 extern int nouveau_ctxfw;
 904 extern int nouveau_mxmdcb;
 905
 906 extern int nouveau_pci_suspend(struct pci_dev *pdev, pm_message_t pm_state);
 907 extern int nouveau_pci_resume(struct pci_dev *pdev);
 908
 909 /* nouveau_state.c */
 910 extern int  nouveau_open(struct drm_device *, struct drm_file *);
 911 extern void nouveau_preclose(struct drm_device *dev, struct drm_file *);
 912 extern void nouveau_postclose(struct drm_device *, struct drm_file *);
 913 extern int  nouveau_load(struct drm_device *, unsigned long flags);
 914 extern int  nouveau_firstopen(struct drm_device *);
 915 extern void nouveau_lastclose(struct drm_device *);
 916 extern int  nouveau_unload(struct drm_device *);
 917 extern int  nouveau_ioctl_getparam(struct drm_device *, void *data,
 918                                    struct drm_file *);
 919 extern int  nouveau_ioctl_setparam(struct drm_device *, void *data,
 920                                    struct drm_file *);
 921 extern bool nouveau_wait_eq(struct drm_device *, uint64_t timeout,
 922                             uint32_t reg, uint32_t mask, uint32_t val);
 923 extern bool nouveau_wait_ne(struct drm_device *, uint64_t timeout,
 924                             uint32_t reg, uint32_t mask, uint32_t val);
 925 extern bool nouveau_wait_cb(struct drm_device *, u64 timeout,
 926                             bool (*cond)(void *), void *);
 927 extern bool nouveau_wait_for_idle(struct drm_device *);
 928 extern int  nouveau_card_init(struct drm_device *);
 929
 930 /* nouveau_mem.c */
 931 extern int  nouveau_mem_vram_init(struct drm_device *);
 932 extern void nouveau_mem_vram_fini(struct drm_device *);
 933 extern int  nouveau_mem_gart_init(struct drm_device *);
 934 extern void nouveau_mem_gart_fini(struct drm_device *);
 935 extern int  nouveau_mem_init_agp(struct drm_device *);
 936 extern int  nouveau_mem_reset_agp(struct drm_device *);
 937 extern void nouveau_mem_close(struct drm_device *);
 938 extern bool nouveau_mem_flags_valid(struct drm_device *, u32 tile_flags);
 939 extern int  nouveau_mem_timing_calc(struct drm_device *, u32 freq,
 940                                     struct nouveau_pm_memtiming *);
 941 extern void nouveau_mem_timing_read(struct drm_device *,
 942                                     struct nouveau_pm_memtiming *);
 943 extern int nouveau_mem_vbios_type(struct drm_device *);
 944 extern struct nouveau_tile_reg *nv10_mem_set_tiling(
 945         struct drm_device *dev, uint32_t addr, uint32_t size,
 946         uint32_t pitch, uint32_t flags);
 947 extern void nv10_mem_put_tile_region(struct drm_device *dev,
 948                                      struct nouveau_tile_reg *tile,
 949                                      struct nouveau_fence *fence);
 950 extern const struct ttm_mem_type_manager_func nouveau_vram_manager;
 951 extern const struct ttm_mem_type_manager_func nouveau_gart_manager;
 952
 953 /* nouveau_notifier.c */
 954 extern int  nouveau_notifier_init_channel(struct nouveau_channel *);
 955 extern void nouveau_notifier_takedown_channel(struct nouveau_channel *);
 956 extern int  nouveau_notifier_alloc(struct nouveau_channel *, uint32_t handle,
 957                                    int cout, uint32_t start, uint32_t end,
 958                                    uint32_t *offset);
 959 extern int  nouveau_notifier_offset(struct nouveau_gpuobj *, uint32_t *);
 960 extern int  nouveau_ioctl_notifier_alloc(struct drm_device *, void *data,
 961                                          struct drm_file *);
 962 extern int  nouveau_ioctl_notifier_free(struct drm_device *, void *data,
 963                                         struct drm_file *);
 964
 965 /* nouveau_channel.c */
 966 extern struct drm_ioctl_desc nouveau_ioctls[];
 967 extern int nouveau_max_ioctl;
 968 extern void nouveau_channel_cleanup(struct drm_device *, struct drm_file *);
 969 extern int  nouveau_channel_alloc(struct drm_device *dev,
 970                                   struct nouveau_channel **chan,
 971                                   struct drm_file *file_priv,
 972                                   uint32_t fb_ctxdma, uint32_t tt_ctxdma);
 973 extern struct nouveau_channel *
 974 nouveau_channel_get_unlocked(struct nouveau_channel *);
 975 extern struct nouveau_channel *
 976 nouveau_channel_get(struct drm_file *, int id);
 977 extern void nouveau_channel_put_unlocked(struct nouveau_channel **);
 978 extern void nouveau_channel_put(struct nouveau_channel **);
 979 extern void nouveau_channel_ref(struct nouveau_channel *chan,
 980                                 struct nouveau_channel **pchan);
 981 extern void nouveau_channel_idle(struct nouveau_channel *chan);
 982
 983 /* nouveau_object.c */
 984 #define NVOBJ_ENGINE_ADD(d, e, p) do {                                         \
 985         struct drm_nouveau_private *dev_priv = (d)->dev_private;               \
 986         dev_priv->eng[NVOBJ_ENGINE_##e] = (p);                                 \
 987 } while (0)
 988
 989 #define NVOBJ_ENGINE_DEL(d, e) do {                                            \
 990         struct drm_nouveau_private *dev_priv = (d)->dev_private;               \
 991         dev_priv->eng[NVOBJ_ENGINE_##e] = NULL;                                \
 992 } while (0)
 993
 994 #define NVOBJ_CLASS(d, c, e) do {                                              \
 995         int ret = nouveau_gpuobj_class_new((d), (c), NVOBJ_ENGINE_##e);        \
 996         if (ret)                                                               \
 997                 return ret;                                                    \
 998 } while (0)
 999
1000 #define NVOBJ_MTHD(d, c, m, e) do {                                            \
1001         int ret = nouveau_gpuobj_mthd_new((d), (c), (m), (e));                 \
1002         if (ret)                                                               \
1003                 return ret;                                                    \
1004 } while (0)
1005
1006 extern int  nouveau_gpuobj_early_init(struct drm_device *);
1007 extern int  nouveau_gpuobj_init(struct drm_device *);
1008 extern void nouveau_gpuobj_takedown(struct drm_device *);
1009 extern int  nouveau_gpuobj_suspend(struct drm_device *dev);
1010 extern void nouveau_gpuobj_resume(struct drm_device *dev);
1011 extern int  nouveau_gpuobj_class_new(struct drm_device *, u32 class, u32 eng);
1012 extern int  nouveau_gpuobj_mthd_new(struct drm_device *, u32 class, u32 mthd,
1013                                     int (*exec)(struct nouveau_channel *,
1014                                                 u32 class, u32 mthd, u32 data));
1015 extern int  nouveau_gpuobj_mthd_call(struct nouveau_channel *, u32, u32, u32);
1016 extern int  nouveau_gpuobj_mthd_call2(struct drm_device *, int, u32, u32, u32);
1017 extern int nouveau_gpuobj_channel_init(struct nouveau_channel *,
1018                                        uint32_t vram_h, uint32_t tt_h);
1019 extern void nouveau_gpuobj_channel_takedown(struct nouveau_channel *);
1020 extern int nouveau_gpuobj_new(struct drm_device *, struct nouveau_channel *,
1021                               uint32_t size, int align, uint32_t flags,
1022                               struct nouveau_gpuobj **);
1023 extern void nouveau_gpuobj_ref(struct nouveau_gpuobj *,
1024                                struct nouveau_gpuobj **);
1025 extern int nouveau_gpuobj_new_fake(struct drm_device *, u32 pinst, u64 vinst,
1026                                    u32 size, u32 flags,
1027                                    struct nouveau_gpuobj **);
1028 extern int nouveau_gpuobj_dma_new(struct nouveau_channel *, int class,
1029                                   uint64_t offset, uint64_t size, int access,
1030                                   int target, struct nouveau_gpuobj **);
1031 extern int nouveau_gpuobj_gr_new(struct nouveau_channel *, u32 handle, int class);
1032 extern int nv50_gpuobj_dma_new(struct nouveau_channel *, int class, u64 base,
1033                                u64 size, int target, int access, u32 type,
1034                                u32 comp, struct nouveau_gpuobj **pobj);
1035 extern void nv50_gpuobj_dma_init(struct nouveau_gpuobj *, u32 offset,
1036                                  int class, u64 base, u64 size, int target,
1037                                  int access, u32 type, u32 comp);
1038 extern int nouveau_ioctl_grobj_alloc(struct drm_device *, void *data,
1039                                      struct drm_file *);
1040 extern int nouveau_ioctl_gpuobj_free(struct drm_device *, void *data,
1041                                      struct drm_file *);
1042
1043 /* nouveau_irq.c */
1044 extern int         nouveau_irq_init(struct drm_device *);
1045 extern void        nouveau_irq_fini(struct drm_device *);
1046 extern irqreturn_t nouveau_irq_handler(DRM_IRQ_ARGS);
1047 extern void        nouveau_irq_register(struct drm_device *, int status_bit,
1048                                         void (*)(struct drm_device *));
1049 extern void        nouveau_irq_unregister(struct drm_device *, int status_bit);
1050 extern void        nouveau_irq_preinstall(struct drm_device *);
1051 extern int         nouveau_irq_postinstall(struct drm_device *);
1052 extern void        nouveau_irq_uninstall(struct drm_device *);
1053
1054 /* nouveau_sgdma.c */
1055 extern int nouveau_sgdma_init(struct drm_device *);
1056 extern void nouveau_sgdma_takedown(struct drm_device *);
1057 extern uint32_t nouveau_sgdma_get_physical(struct drm_device *,
1058                                            uint32_t offset);
1059 extern struct ttm_tt *nouveau_sgdma_create_ttm(struct ttm_bo_device *bdev,
1060                                                unsigned long size,
1061                                                uint32_t page_flags,
1062                                                struct page *dummy_read_page);
1063
1064 /* nouveau_debugfs.c */
1065 #if defined(CONFIG_DRM_NOUVEAU_DEBUG)
1066 extern int  nouveau_debugfs_init(struct drm_minor *);
1067 extern void nouveau_debugfs_takedown(struct drm_minor *);
1068 extern int  nouveau_debugfs_channel_init(struct nouveau_channel *);
1069 extern void nouveau_debugfs_channel_fini(struct nouveau_channel *);
1070 #else
1071 static inline int
1072 nouveau_debugfs_init(struct drm_minor *minor)
1073 {
1074         return 0;
1075 }
1076
1077 static inline void nouveau_debugfs_takedown(struct drm_minor *minor)
1078 {
1079 }
1080
1081 static inline int
1082 nouveau_debugfs_channel_init(struct nouveau_channel *chan)
1083 {
1084         return 0;
1085 }
1086
1087 static inline void
1088 nouveau_debugfs_channel_fini(struct nouveau_channel *chan)
1089 {
1090 }
1091 #endif
1092
1093 /* nouveau_dma.c */
1094 extern void nouveau_dma_init(struct nouveau_channel *);
1095 extern int  nouveau_dma_wait(struct nouveau_channel *, int slots, int size);
1096
1097 /* nouveau_acpi.c */
1098 #define ROM_BIOS_PAGE 4096
1099 #if defined(CONFIG_ACPI)
1100 void nouveau_register_dsm_handler(void);
1101 void nouveau_unregister_dsm_handler(void);
1102 void nouveau_switcheroo_optimus_dsm(void);
1103 int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len);
1104 bool nouveau_acpi_rom_supported(struct pci_dev *pdev);
1105 int nouveau_acpi_edid(struct drm_device *, struct drm_connector *);
1106 #else
1107 static inline void nouveau_register_dsm_handler(void) {}
1108 static inline void nouveau_unregister_dsm_handler(void) {}
1109 static inline void nouveau_switcheroo_optimus_dsm(void) {}
1110 static inline bool nouveau_acpi_rom_supported(struct pci_dev *pdev) { return false; }
1111 static inline int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len) { return -EINVAL; }
1112 static inline int nouveau_acpi_edid(struct drm_device *dev, struct drm_connector *connector) { return -EINVAL; }
1113 #endif
1114
1115 /* nouveau_backlight.c */
1116 #ifdef CONFIG_DRM_NOUVEAU_BACKLIGHT
1117 extern int nouveau_backlight_init(struct drm_device *);
1118 extern void nouveau_backlight_exit(struct drm_device *);
1119 #else
1120 static inline int nouveau_backlight_init(struct drm_device *dev)
1121 {
1122         return 0;
1123 }
1124
1125 static inline void nouveau_backlight_exit(struct drm_device *dev) { }
1126 #endif
1127
1128 /* nouveau_bios.c */
1129 extern int nouveau_bios_init(struct drm_device *);
1130 extern void nouveau_bios_takedown(struct drm_device *dev);
1131 extern int nouveau_run_vbios_init(struct drm_device *);
1132 extern void nouveau_bios_run_init_table(struct drm_device *, uint16_t table,
1133                                         struct dcb_entry *, int crtc);
1134 extern void nouveau_bios_init_exec(struct drm_device *, uint16_t table);
1135 extern struct dcb_connector_table_entry *
1136 nouveau_bios_connector_entry(struct drm_device *, int index);
1137 extern u32 get_pll_register(struct drm_device *, enum pll_types);
1138 extern int get_pll_limits(struct drm_device *, uint32_t limit_match,
1139                           struct pll_lims *);
1140 extern int nouveau_bios_run_display_table(struct drm_device *, u16 id, int clk,
1141                                           struct dcb_entry *, int crtc);
1142 extern bool nouveau_bios_fp_mode(struct drm_device *, struct drm_display_mode *);
1143 extern uint8_t *nouveau_bios_embedded_edid(struct drm_device *);
1144 extern int nouveau_bios_parse_lvds_table(struct drm_device *, int pxclk,
1145                                          bool *dl, bool *if_is_24bit);
1146 extern int run_tmds_table(struct drm_device *, struct dcb_entry *,
1147                           int head, int pxclk);
1148 extern int call_lvds_script(struct drm_device *, struct dcb_entry *, int head,
1149                             enum LVDS_script, int pxclk);
1150 bool bios_encoder_match(struct dcb_entry *, u32 hash);
1151
1152 /* nouveau_mxm.c */
1153 int  nouveau_mxm_init(struct drm_device *dev);
1154 void nouveau_mxm_fini(struct drm_device *dev);
1155
1156 /* nouveau_ttm.c */
1157 int nouveau_ttm_global_init(struct drm_nouveau_private *);
1158 void nouveau_ttm_global_release(struct drm_nouveau_private *);
1159 int nouveau_ttm_mmap(struct file *, struct vm_area_struct *);
1160
1161 /* nouveau_hdmi.c */
1162 void nouveau_hdmi_mode_set(struct drm_encoder *, struct drm_display_mode *);
1163
1164 /* nv04_fb.c */
1165 extern int  nv04_fb_vram_init(struct drm_device *);
1166 extern int  nv04_fb_init(struct drm_device *);
1167 extern void nv04_fb_takedown(struct drm_device *);
1168
1169 /* nv10_fb.c */
1170 extern int  nv10_fb_vram_init(struct drm_device *dev);
1171 extern int  nv1a_fb_vram_init(struct drm_device *dev);
1172 extern int  nv10_fb_init(struct drm_device *);
1173 extern void nv10_fb_takedown(struct drm_device *);
1174 extern void nv10_fb_init_tile_region(struct drm_device *dev, int i,
1175                                      uint32_t addr, uint32_t size,
1176                                      uint32_t pitch, uint32_t flags);
1177 extern void nv10_fb_set_tile_region(struct drm_device *dev, int i);
1178 extern void nv10_fb_free_tile_region(struct drm_device *dev, int i);
1179
1180 /* nv20_fb.c */
1181 extern int  nv20_fb_vram_init(struct drm_device *dev);
1182 extern int  nv20_fb_init(struct drm_device *);
1183 extern void nv20_fb_takedown(struct drm_device *);
1184 extern void nv20_fb_init_tile_region(struct drm_device *dev, int i,
1185                                      uint32_t addr, uint32_t size,
1186                                      uint32_t pitch, uint32_t flags);
1187 extern void nv20_fb_set_tile_region(struct drm_device *dev, int i);
1188 extern void nv20_fb_free_tile_region(struct drm_device *dev, int i);
1189
1190 /* nv30_fb.c */
1191 extern int  nv30_fb_init(struct drm_device *);
1192 extern void nv30_fb_takedown(struct drm_device *);
1193 extern void nv30_fb_init_tile_region(struct drm_device *dev, int i,
1194                                      uint32_t addr, uint32_t size,
1195                                      uint32_t pitch, uint32_t flags);
1196 extern void nv30_fb_free_tile_region(struct drm_device *dev, int i);
1197
1198 /* nv40_fb.c */
1199 extern int  nv40_fb_vram_init(struct drm_device *dev);
1200 extern int  nv40_fb_init(struct drm_device *);
1201 extern void nv40_fb_takedown(struct drm_device *);
1202 extern void nv40_fb_set_tile_region(struct drm_device *dev, int i);
1203
1204 /* nv50_fb.c */
1205 extern int  nv50_fb_init(struct drm_device *);
1206 extern void nv50_fb_takedown(struct drm_device *);
1207 extern void nv50_fb_vm_trap(struct drm_device *, int display);
1208
1209 /* nvc0_fb.c */
1210 extern int  nvc0_fb_init(struct drm_device *);
1211 extern void nvc0_fb_takedown(struct drm_device *);
1212
1213 /* nv04_fifo.c */
1214 extern int  nv04_fifo_init(struct drm_device *);
1215 extern void nv04_fifo_fini(struct drm_device *);
1216 extern void nv04_fifo_disable(struct drm_device *);
1217 extern void nv04_fifo_enable(struct drm_device *);
1218 extern bool nv04_fifo_reassign(struct drm_device *, bool);
1219 extern bool nv04_fifo_cache_pull(struct drm_device *, bool);
1220 extern int  nv04_fifo_channel_id(struct drm_device *);
1221 extern int  nv04_fifo_create_context(struct nouveau_channel *);
1222 extern void nv04_fifo_destroy_context(struct nouveau_channel *);
1223 extern int  nv04_fifo_load_context(struct nouveau_channel *);
1224 extern int  nv04_fifo_unload_context(struct drm_device *);
1225 extern void nv04_fifo_isr(struct drm_device *);
1226
1227 /* nv10_fifo.c */
1228 extern int  nv10_fifo_init(struct drm_device *);
1229 extern int  nv10_fifo_channel_id(struct drm_device *);
1230 extern int  nv10_fifo_create_context(struct nouveau_channel *);
1231 extern int  nv10_fifo_load_context(struct nouveau_channel *);
1232 extern int  nv10_fifo_unload_context(struct drm_device *);
1233
1234 /* nv40_fifo.c */
1235 extern int  nv40_fifo_init(struct drm_device *);
1236 extern int  nv40_fifo_create_context(struct nouveau_channel *);
1237 extern int  nv40_fifo_load_context(struct nouveau_channel *);
1238 extern int  nv40_fifo_unload_context(struct drm_device *);
1239
1240 /* nv50_fifo.c */
1241 extern int  nv50_fifo_init(struct drm_device *);
1242 extern void nv50_fifo_takedown(struct drm_device *);
1243 extern int  nv50_fifo_channel_id(struct drm_device *);
1244 extern int  nv50_fifo_create_context(struct nouveau_channel *);
1245 extern void nv50_fifo_destroy_context(struct nouveau_channel *);
1246 extern int  nv50_fifo_load_context(struct nouveau_channel *);
1247 extern int  nv50_fifo_unload_context(struct drm_device *);
1248 extern void nv50_fifo_tlb_flush(struct drm_device *dev);
1249
1250 /* nvc0_fifo.c */
1251 extern int  nvc0_fifo_init(struct drm_device *);
1252 extern void nvc0_fifo_takedown(struct drm_device *);
1253 extern void nvc0_fifo_disable(struct drm_device *);
1254 extern void nvc0_fifo_enable(struct drm_device *);
1255 extern bool nvc0_fifo_reassign(struct drm_device *, bool);
1256 extern bool nvc0_fifo_cache_pull(struct drm_device *, bool);
1257 extern int  nvc0_fifo_channel_id(struct drm_device *);
1258 extern int  nvc0_fifo_create_context(struct nouveau_channel *);
1259 extern void nvc0_fifo_destroy_context(struct nouveau_channel *);
1260 extern int  nvc0_fifo_load_context(struct nouveau_channel *);
1261 extern int  nvc0_fifo_unload_context(struct drm_device *);
1262
1263 /* nve0_fifo.c */
1264 extern int  nve0_fifo_init(struct drm_device *);
1265 extern void nve0_fifo_takedown(struct drm_device *);
1266 extern int  nve0_fifo_channel_id(struct drm_device *);
1267 extern int  nve0_fifo_create_context(struct nouveau_channel *);
1268 extern void nve0_fifo_destroy_context(struct nouveau_channel *);
1269 extern int  nve0_fifo_unload_context(struct drm_device *);
1270
1271 /* nv04_graph.c */
1272 extern int  nv04_graph_create(struct drm_device *);
1273 extern int  nv04_graph_object_new(struct nouveau_channel *, int, u32, u16);
1274 extern int  nv04_graph_mthd_page_flip(struct nouveau_channel *chan,
1275                                       u32 class, u32 mthd, u32 data);
1276 extern struct nouveau_bitfield nv04_graph_nsource[];
1277
1278 /* nv10_graph.c */
1279 extern int  nv10_graph_create(struct drm_device *);
1280 extern struct nouveau_channel *nv10_graph_channel(struct drm_device *);
1281 extern struct nouveau_bitfield nv10_graph_intr[];
1282 extern struct nouveau_bitfield nv10_graph_nstatus[];
1283
1284 /* nv20_graph.c */
1285 extern int  nv20_graph_create(struct drm_device *);
1286
1287 /* nv40_graph.c */
1288 extern int  nv40_graph_create(struct drm_device *);
1289 extern void nv40_grctx_init(struct drm_device *, u32 *size);
1290 extern void nv40_grctx_fill(struct drm_device *, struct nouveau_gpuobj *);
1291
1292 /* nv50_graph.c */
1293 extern int  nv50_graph_create(struct drm_device *);
1294 extern struct nouveau_enum nv50_data_error_names[];
1295 extern int  nv50_graph_isr_chid(struct drm_device *dev, u64 inst);
1296 extern int  nv50_grctx_init(struct drm_device *, u32 *, u32, u32 *, u32 *);
1297 extern void nv50_grctx_fill(struct drm_device *, struct nouveau_gpuobj *);
1298
1299 /* nvc0_graph.c */
1300 extern int  nvc0_graph_create(struct drm_device *);
1301 extern int  nvc0_graph_isr_chid(struct drm_device *dev, u64 inst);
1302
1303 /* nve0_graph.c */
1304 extern int  nve0_graph_create(struct drm_device *);
1305
1306 /* nv84_crypt.c */
1307 extern int  nv84_crypt_create(struct drm_device *);
1308
1309 /* nv98_crypt.c */
1310 extern int  nv98_crypt_create(struct drm_device *dev);
1311
1312 /* nva3_copy.c */
1313 extern int  nva3_copy_create(struct drm_device *dev);
1314
1315 /* nvc0_copy.c */
1316 extern int  nvc0_copy_create(struct drm_device *dev, int engine);
1317
1318 /* nv31_mpeg.c */
1319 extern int  nv31_mpeg_create(struct drm_device *dev);
1320
1321 /* nv50_mpeg.c */
1322 extern int  nv50_mpeg_create(struct drm_device *dev);
1323
1324 /* nv84_bsp.c */
1325 /* nv98_bsp.c */
1326 extern int  nv84_bsp_create(struct drm_device *dev);
1327
1328 /* nv84_vp.c */
1329 /* nv98_vp.c */
1330 extern int  nv84_vp_create(struct drm_device *dev);
1331
1332 /* nv98_ppp.c */
1333 extern int  nv98_ppp_create(struct drm_device *dev);
1334
1335 /* nv04_instmem.c */
1336 extern int  nv04_instmem_init(struct drm_device *);
1337 extern void nv04_instmem_takedown(struct drm_device *);
1338 extern int  nv04_instmem_suspend(struct drm_device *);
1339 extern void nv04_instmem_resume(struct drm_device *);
1340 extern int  nv04_instmem_get(struct nouveau_gpuobj *, struct nouveau_channel *,
1341                              u32 size, u32 align);
1342 extern void nv04_instmem_put(struct nouveau_gpuobj *);
1343 extern int  nv04_instmem_map(struct nouveau_gpuobj *);
1344 extern void nv04_instmem_unmap(struct nouveau_gpuobj *);
1345 extern void nv04_instmem_flush(struct drm_device *);
1346
1347 /* nv50_instmem.c */
1348 extern int  nv50_instmem_init(struct drm_device *);
1349 extern void nv50_instmem_takedown(struct drm_device *);
1350 extern int  nv50_instmem_suspend(struct drm_device *);
1351 extern void nv50_instmem_resume(struct drm_device *);
1352 extern int  nv50_instmem_get(struct nouveau_gpuobj *, struct nouveau_channel *,
1353                              u32 size, u32 align);
1354 extern void nv50_instmem_put(struct nouveau_gpuobj *);
1355 extern int  nv50_instmem_map(struct nouveau_gpuobj *);
1356 extern void nv50_instmem_unmap(struct nouveau_gpuobj *);
1357 extern void nv50_instmem_flush(struct drm_device *);
1358 extern void nv84_instmem_flush(struct drm_device *);
1359
1360 /* nvc0_instmem.c */
1361 extern int  nvc0_instmem_init(struct drm_device *);
1362 extern void nvc0_instmem_takedown(struct drm_device *);
1363 extern int  nvc0_instmem_suspend(struct drm_device *);
1364 extern void nvc0_instmem_resume(struct drm_device *);
1365
1366 /* nv04_mc.c */
1367 extern int  nv04_mc_init(struct drm_device *);
1368 extern void nv04_mc_takedown(struct drm_device *);
1369
1370 /* nv40_mc.c */
1371 extern int  nv40_mc_init(struct drm_device *);
1372 extern void nv40_mc_takedown(struct drm_device *);
1373
1374 /* nv50_mc.c */
1375 extern int  nv50_mc_init(struct drm_device *);
1376 extern void nv50_mc_takedown(struct drm_device *);
1377
1378 /* nv04_timer.c */
1379 extern int  nv04_timer_init(struct drm_device *);
1380 extern uint64_t nv04_timer_read(struct drm_device *);
1381 extern void nv04_timer_takedown(struct drm_device *);
1382
1383 extern long nouveau_compat_ioctl(struct file *file, unsigned int cmd,
1384                                  unsigned long arg);
1385
1386 /* nv04_dac.c */
1387 extern int nv04_dac_create(struct drm_connector *, struct dcb_entry *);
1388 extern uint32_t nv17_dac_sample_load(struct drm_encoder *encoder);
1389 extern int nv04_dac_output_offset(struct drm_encoder *encoder);
1390 extern void nv04_dac_update_dacclk(struct drm_encoder *encoder, bool enable);
1391 extern bool nv04_dac_in_use(struct drm_encoder *encoder);
1392
1393 /* nv04_dfp.c */
1394 extern int nv04_dfp_create(struct drm_connector *, struct dcb_entry *);
1395 extern int nv04_dfp_get_bound_head(struct drm_device *dev, struct dcb_entry *dcbent);
1396 extern void nv04_dfp_bind_head(struct drm_device *dev, struct dcb_entry *dcbent,
1397                                int head, bool dl);
1398 extern void nv04_dfp_disable(struct drm_device *dev, int head);
1399 extern void nv04_dfp_update_fp_control(struct drm_encoder *encoder, int mode);
1400
1401 /* nv04_tv.c */
1402 extern int nv04_tv_identify(struct drm_device *dev, int i2c_index);
1403 extern int nv04_tv_create(struct drm_connector *, struct dcb_entry *);
1404
1405 /* nv17_tv.c */
1406 extern int nv17_tv_create(struct drm_connector *, struct dcb_entry *);
1407
1408 /* nv04_display.c */
1409 extern int nv04_display_early_init(struct drm_device *);
1410 extern void nv04_display_late_takedown(struct drm_device *);
1411 extern int nv04_display_create(struct drm_device *);
1412 extern void nv04_display_destroy(struct drm_device *);
1413 extern int nv04_display_init(struct drm_device *);
1414 extern void nv04_display_fini(struct drm_device *);
1415
1416 /* nvd0_display.c */
1417 extern int nvd0_display_create(struct drm_device *);
1418 extern void nvd0_display_destroy(struct drm_device *);
1419 extern int nvd0_display_init(struct drm_device *);
1420 extern void nvd0_display_fini(struct drm_device *);
1421 struct nouveau_bo *nvd0_display_crtc_sema(struct drm_device *, int crtc);
1422 void nvd0_display_flip_stop(struct drm_crtc *);
1423 int nvd0_display_flip_next(struct drm_crtc *, struct drm_framebuffer *,
1424                            struct nouveau_channel *, u32 swap_interval);
1425
1426 /* nv04_crtc.c */
1427 extern int nv04_crtc_create(struct drm_device *, int index);
1428
1429 /* nouveau_bo.c */
1430 extern struct ttm_bo_driver nouveau_bo_driver;
1431 extern int nouveau_bo_new(struct drm_device *, int size, int align,
1432                           uint32_t flags, uint32_t tile_mode,
1433                           uint32_t tile_flags,
1434                           struct sg_table *sg,
1435                           struct nouveau_bo **);
1436 extern int nouveau_bo_pin(struct nouveau_bo *, uint32_t flags);
1437 extern int nouveau_bo_unpin(struct nouveau_bo *);
1438 extern int nouveau_bo_map(struct nouveau_bo *);
1439 extern void nouveau_bo_unmap(struct nouveau_bo *);
1440 extern void nouveau_bo_placement_set(struct nouveau_bo *, uint32_t type,
1441                                      uint32_t busy);
1442 extern u16 nouveau_bo_rd16(struct nouveau_bo *nvbo, unsigned index);
1443 extern void nouveau_bo_wr16(struct nouveau_bo *nvbo, unsigned index, u16 val);
1444 extern u32 nouveau_bo_rd32(struct nouveau_bo *nvbo, unsigned index);
1445 extern void nouveau_bo_wr32(struct nouveau_bo *nvbo, unsigned index, u32 val);
1446 extern void nouveau_bo_fence(struct nouveau_bo *, struct nouveau_fence *);
1447 extern int nouveau_bo_validate(struct nouveau_bo *, bool interruptible,
1448                                bool no_wait_reserve, bool no_wait_gpu);
1449
1450 extern struct nouveau_vma *
1451 nouveau_bo_vma_find(struct nouveau_bo *, struct nouveau_vm *);
1452 extern int  nouveau_bo_vma_add(struct nouveau_bo *, struct nouveau_vm *,
1453                                struct nouveau_vma *);
1454 extern void nouveau_bo_vma_del(struct nouveau_bo *, struct nouveau_vma *);
1455
1456 /* nouveau_fence.c */
1457 struct nouveau_fence;
1458 extern int nouveau_fence_init(struct drm_device *);
1459 extern void nouveau_fence_fini(struct drm_device *);
1460 extern int nouveau_fence_channel_init(struct nouveau_channel *);
1461 extern void nouveau_fence_channel_fini(struct nouveau_channel *);
1462 extern void nouveau_fence_update(struct nouveau_channel *);
1463 extern int nouveau_fence_new(struct nouveau_channel *, struct nouveau_fence **,
1464                              bool emit);
1465 extern int nouveau_fence_emit(struct nouveau_fence *);
1466 extern void nouveau_fence_work(struct nouveau_fence *fence,
1467                                void (*work)(void *priv, bool signalled),
1468                                void *priv);
1469 struct nouveau_channel *nouveau_fence_channel(struct nouveau_fence *);
1470
1471 extern bool __nouveau_fence_signalled(void *obj, void *arg);
1472 extern int __nouveau_fence_wait(void *obj, void *arg, bool lazy, bool intr);
1473 extern int __nouveau_fence_flush(void *obj, void *arg);
1474 extern void __nouveau_fence_unref(void **obj);
1475 extern void *__nouveau_fence_ref(void *obj);
1476
1477 static inline bool nouveau_fence_signalled(struct nouveau_fence *obj)
1478 {
1479         return __nouveau_fence_signalled(obj, NULL);
1480 }
1481 static inline int
1482 nouveau_fence_wait(struct nouveau_fence *obj, bool lazy, bool intr)
1483 {
1484         return __nouveau_fence_wait(obj, NULL, lazy, intr);
1485 }
1486 extern int nouveau_fence_sync(struct nouveau_fence *, struct nouveau_channel *);
1487 static inline int nouveau_fence_flush(struct nouveau_fence *obj)
1488 {
1489         return __nouveau_fence_flush(obj, NULL);
1490 }
1491 static inline void nouveau_fence_unref(struct nouveau_fence **obj)
1492 {
1493         __nouveau_fence_unref((void **)obj);
1494 }
1495 static inline struct nouveau_fence *nouveau_fence_ref(struct nouveau_fence *obj)
1496 {
1497         return __nouveau_fence_ref(obj);
1498 }
1499
1500 /* nouveau_gem.c */
1501 extern int nouveau_gem_new(struct drm_device *, int size, int align,
1502                            uint32_t domain, uint32_t tile_mode,
1503                            uint32_t tile_flags, struct nouveau_bo **);
1504 extern int nouveau_gem_object_new(struct drm_gem_object *);
1505 extern void nouveau_gem_object_del(struct drm_gem_object *);
1506 extern int nouveau_gem_object_open(struct drm_gem_object *, struct drm_file *);
1507 extern void nouveau_gem_object_close(struct drm_gem_object *,
1508                                      struct drm_file *);
1509 extern int nouveau_gem_ioctl_new(struct drm_device *, void *,
1510                                  struct drm_file *);
1511 extern int nouveau_gem_ioctl_pushbuf(struct drm_device *, void *,
1512                                      struct drm_file *);
1513 extern int nouveau_gem_ioctl_cpu_prep(struct drm_device *, void *,
1514                                       struct drm_file *);
1515 extern int nouveau_gem_ioctl_cpu_fini(struct drm_device *, void *,
1516                                       struct drm_file *);
1517 extern int nouveau_gem_ioctl_info(struct drm_device *, void *,
1518                                   struct drm_file *);
1519
1520 extern struct dma_buf *nouveau_gem_prime_export(struct drm_device *dev,
1521                                 struct drm_gem_object *obj, int flags);
1522 extern struct drm_gem_object *nouveau_gem_prime_import(struct drm_device *dev,
1523                                 struct dma_buf *dma_buf);
1524
1525 /* nouveau_display.c */
1526 int nouveau_display_create(struct drm_device *dev);
1527 void nouveau_display_destroy(struct drm_device *dev);
1528 int nouveau_display_init(struct drm_device *dev);
1529 void nouveau_display_fini(struct drm_device *dev);
1530 int nouveau_vblank_enable(struct drm_device *dev, int crtc);
1531 void nouveau_vblank_disable(struct drm_device *dev, int crtc);
1532 int nouveau_crtc_page_flip(struct drm_crtc *crtc, struct drm_framebuffer *fb,
1533                            struct drm_pending_vblank_event *event);
1534 int nouveau_finish_page_flip(struct nouveau_channel *,
1535                              struct nouveau_page_flip_state *);
1536 int nouveau_display_dumb_create(struct drm_file *, struct drm_device *,
1537                                 struct drm_mode_create_dumb *args);
1538 int nouveau_display_dumb_map_offset(struct drm_file *, struct drm_device *,
1539                                     uint32_t handle, uint64_t *offset);
1540 int nouveau_display_dumb_destroy(struct drm_file *, struct drm_device *,
1541                                  uint32_t handle);
1542
1543 /* nv10_gpio.c */
1544 int nv10_gpio_init(struct drm_device *dev);
1545 void nv10_gpio_fini(struct drm_device *dev);
1546 int nv10_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1547 int nv10_gpio_sense(struct drm_device *dev, int line);
1548 void nv10_gpio_irq_enable(struct drm_device *, int line, bool on);
1549
1550 /* nv50_gpio.c */
1551 int nv50_gpio_init(struct drm_device *dev);
1552 void nv50_gpio_fini(struct drm_device *dev);
1553 int nv50_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1554 int nv50_gpio_sense(struct drm_device *dev, int line);
1555 void nv50_gpio_irq_enable(struct drm_device *, int line, bool on);
1556 int nvd0_gpio_drive(struct drm_device *dev, int line, int dir, int out);
1557 int nvd0_gpio_sense(struct drm_device *dev, int line);
1558
1559 /* nv50_calc.c */
1560 int nv50_calc_pll(struct drm_device *, struct pll_lims *, int clk,
1561                   int *N1, int *M1, int *N2, int *M2, int *P);
1562 int nva3_calc_pll(struct drm_device *, struct pll_lims *,
1563                   int clk, int *N, int *fN, int *M, int *P);
1564
1565 #ifndef ioread32_native
1566 #ifdef __BIG_ENDIAN
1567 #define ioread16_native ioread16be
1568 #define iowrite16_native iowrite16be
1569 #define ioread32_native  ioread32be
1570 #define iowrite32_native iowrite32be
1571 #else /* def __BIG_ENDIAN */
1572 #define ioread16_native ioread16
1573 #define iowrite16_native iowrite16
1574 #define ioread32_native  ioread32
1575 #define iowrite32_native iowrite32
1576 #endif /* def __BIG_ENDIAN else */
1577 #endif /* !ioread32_native */
1578
1579 /* channel control reg access */
1580 static inline u32 nvchan_rd32(struct nouveau_channel *chan, unsigned reg)
1581 {
1582         return ioread32_native(chan->user + reg);
1583 }
1584
1585 static inline void nvchan_wr32(struct nouveau_channel *chan,
1586                                                         unsigned reg, u32 val)
1587 {
1588         iowrite32_native(val, chan->user + reg);
1589 }
1590
1591 /* register access */
1592 static inline u32 nv_rd32(struct drm_device *dev, unsigned reg)
1593 {
1594         struct drm_nouveau_private *dev_priv = dev->dev_private;
1595         return ioread32_native(dev_priv->mmio + reg);
1596 }
1597
1598 static inline void nv_wr32(struct drm_device *dev, unsigned reg, u32 val)
1599 {
1600         struct drm_nouveau_private *dev_priv = dev->dev_private;
1601         iowrite32_native(val, dev_priv->mmio + reg);
1602 }
1603
1604 static inline u32 nv_mask(struct drm_device *dev, u32 reg, u32 mask, u32 val)
1605 {
1606         u32 tmp = nv_rd32(dev, reg);
1607         nv_wr32(dev, reg, (tmp & ~mask) | val);
1608         return tmp;
1609 }
1610
1611 static inline u8 nv_rd08(struct drm_device *dev, unsigned reg)
1612 {
1613         struct drm_nouveau_private *dev_priv = dev->dev_private;
1614         return ioread8(dev_priv->mmio + reg);
1615 }
1616
1617 static inline void nv_wr08(struct drm_device *dev, unsigned reg, u8 val)
1618 {
1619         struct drm_nouveau_private *dev_priv = dev->dev_private;
1620         iowrite8(val, dev_priv->mmio + reg);
1621 }
1622
1623 #define nv_wait(dev, reg, mask, val) \
1624         nouveau_wait_eq(dev, 2000000000ULL, (reg), (mask), (val))
1625 #define nv_wait_ne(dev, reg, mask, val) \
1626         nouveau_wait_ne(dev, 2000000000ULL, (reg), (mask), (val))
1627 #define nv_wait_cb(dev, func, data) \
1628         nouveau_wait_cb(dev, 2000000000ULL, (func), (data))
1629
1630 /* PRAMIN access */
1631 static inline u32 nv_ri32(struct drm_device *dev, unsigned offset)
1632 {
1633         struct drm_nouveau_private *dev_priv = dev->dev_private;
1634         return ioread32_native(dev_priv->ramin + offset);
1635 }
1636
1637 static inline void nv_wi32(struct drm_device *dev, unsigned offset, u32 val)
1638 {
1639         struct drm_nouveau_private *dev_priv = dev->dev_private;
1640         iowrite32_native(val, dev_priv->ramin + offset);
1641 }
1642
1643 /* object access */
1644 extern u32 nv_ro32(struct nouveau_gpuobj *, u32 offset);
1645 extern void nv_wo32(struct nouveau_gpuobj *, u32 offset, u32 val);
1646
1647 /*
1648  * Logging
1649  * Argument d is (struct drm_device *).
1650  */
1651 #define NV_PRINTK(level, d, fmt, arg...) \
1652         printk(level "[" DRM_NAME "] " DRIVER_NAME " %s: " fmt, \
1653                                         pci_name(d->pdev), ##arg)
1654 #ifndef NV_DEBUG_NOTRACE
1655 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1656         if (drm_debug & DRM_UT_DRIVER) {                                       \
1657                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1658                           __LINE__, ##arg);                                    \
1659         }                                                                      \
1660 } while (0)
1661 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1662         if (drm_debug & DRM_UT_KMS) {                                          \
1663                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1664                           __LINE__, ##arg);                                    \
1665         }                                                                      \
1666 } while (0)
1667 #else
1668 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1669         if (drm_debug & DRM_UT_DRIVER)                                         \
1670                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1671 } while (0)
1672 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1673         if (drm_debug & DRM_UT_KMS)                                            \
1674                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1675 } while (0)
1676 #endif
1677 #define NV_ERROR(d, fmt, arg...) NV_PRINTK(KERN_ERR, d, fmt, ##arg)
1678 #define NV_INFO(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1679 #define NV_TRACEWARN(d, fmt, arg...) NV_PRINTK(KERN_NOTICE, d, fmt, ##arg)
1680 #define NV_TRACE(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1681 #define NV_WARN(d, fmt, arg...) NV_PRINTK(KERN_WARNING, d, fmt, ##arg)
1682 #define NV_WARNONCE(d, fmt, arg...) do {                                       \
1683         static int _warned = 0;                                                \
1684         if (!_warned) {                                                        \
1685                 NV_WARN(d, fmt, ##arg);                                        \
1686                 _warned = 1;                                                   \
1687         }                                                                      \
1688 } while(0)
1689
1690 /* nouveau_reg_debug bitmask */
1691 enum {
1692         NOUVEAU_REG_DEBUG_MC             = 0x1,
1693         NOUVEAU_REG_DEBUG_VIDEO          = 0x2,
1694         NOUVEAU_REG_DEBUG_FB             = 0x4,
1695         NOUVEAU_REG_DEBUG_EXTDEV         = 0x8,
1696         NOUVEAU_REG_DEBUG_CRTC           = 0x10,
1697         NOUVEAU_REG_DEBUG_RAMDAC         = 0x20,
1698         NOUVEAU_REG_DEBUG_VGACRTC        = 0x40,
1699         NOUVEAU_REG_DEBUG_RMVIO          = 0x80,
1700         NOUVEAU_REG_DEBUG_VGAATTR        = 0x100,
1701         NOUVEAU_REG_DEBUG_EVO            = 0x200,
1702         NOUVEAU_REG_DEBUG_AUXCH          = 0x400
1703 };
1704
1705 #define NV_REG_DEBUG(type, dev, fmt, arg...) do { \
1706         if (nouveau_reg_debug & NOUVEAU_REG_DEBUG_##type) \
1707                 NV_PRINTK(KERN_DEBUG, dev, "%s: " fmt, __func__, ##arg); \
1708 } while (0)
1709
1710 static inline bool
1711 nv_two_heads(struct drm_device *dev)
1712 {
1713         struct drm_nouveau_private *dev_priv = dev->dev_private;
1714         const int impl = dev->pci_device & 0x0ff0;
1715
1716         if (dev_priv->card_type >= NV_10 && impl != 0x0100 &&
1717             impl != 0x0150 && impl != 0x01a0 && impl != 0x0200)
1718                 return true;
1719
1720         return false;
1721 }
1722
1723 static inline bool
1724 nv_gf4_disp_arch(struct drm_device *dev)
1725 {
1726         return nv_two_heads(dev) && (dev->pci_device & 0x0ff0) != 0x0110;
1727 }
1728
1729 static inline bool
1730 nv_two_reg_pll(struct drm_device *dev)
1731 {
1732         struct drm_nouveau_private *dev_priv = dev->dev_private;
1733         const int impl = dev->pci_device & 0x0ff0;
1734
1735         if (impl == 0x0310 || impl == 0x0340 || dev_priv->card_type >= NV_40)
1736                 return true;
1737         return false;
1738 }
1739
1740 static inline bool
1741 nv_match_device(struct drm_device *dev, unsigned device,
1742                 unsigned sub_vendor, unsigned sub_device)
1743 {
1744         return dev->pdev->device == device &&
1745                 dev->pdev->subsystem_vendor == sub_vendor &&
1746                 dev->pdev->subsystem_device == sub_device;
1747 }
1748
1749 static inline void *
1750 nv_engine(struct drm_device *dev, int engine)
1751 {
1752         struct drm_nouveau_private *dev_priv = dev->dev_private;
1753         return (void *)dev_priv->eng[engine];
1754 }
1755
1756 /* returns 1 if device is one of the nv4x using the 0x4497 object class,
1757  * helpful to determine a number of other hardware features
1758  */
1759 static inline int
1760 nv44_graph_class(struct drm_device *dev)
1761 {
1762         struct drm_nouveau_private *dev_priv = dev->dev_private;
1763
1764         if ((dev_priv->chipset & 0xf0) == 0x60)
1765                 return 1;
1766
1767         return !(0x0baf & (1 << (dev_priv->chipset & 0x0f)));
1768 }
1769
1770 /* memory type/access flags, do not match hardware values */
1771 #define NV_MEM_ACCESS_RO  1
1772 #define NV_MEM_ACCESS_WO  2
1773 #define NV_MEM_ACCESS_RW (NV_MEM_ACCESS_RO | NV_MEM_ACCESS_WO)
1774 #define NV_MEM_ACCESS_SYS 4
1775 #define NV_MEM_ACCESS_VM  8
1776 #define NV_MEM_ACCESS_NOSNOOP 16
1777
1778 #define NV_MEM_TARGET_VRAM        0
1779 #define NV_MEM_TARGET_PCI         1
1780 #define NV_MEM_TARGET_PCI_NOSNOOP 2
1781 #define NV_MEM_TARGET_VM          3
1782 #define NV_MEM_TARGET_GART        4
1783
1784 #define NV_MEM_TYPE_VM 0x7f
1785 #define NV_MEM_COMP_VM 0x03
1786
1787 /* FIFO methods */
1788 #define NV01_SUBCHAN_OBJECT                                          0x00000000
1789 #define NV84_SUBCHAN_SEMAPHORE_ADDRESS_HIGH                          0x00000010
1790 #define NV84_SUBCHAN_SEMAPHORE_ADDRESS_LOW                           0x00000014
1791 #define NV84_SUBCHAN_SEMAPHORE_SEQUENCE                              0x00000018
1792 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER                               0x0000001c
1793 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER_ACQUIRE_EQUAL                 0x00000001
1794 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER_WRITE_LONG                    0x00000002
1795 #define NV84_SUBCHAN_SEMAPHORE_TRIGGER_ACQUIRE_GEQUAL                0x00000004
1796 #define NV84_SUBCHAN_NOTIFY_INTR                                     0x00000020
1797 #define NV84_SUBCHAN_WRCACHE_FLUSH                                   0x00000024
1798 #define NV10_SUBCHAN_REF_CNT                                         0x00000050
1799 #define NVSW_SUBCHAN_PAGE_FLIP                                       0x00000054
1800 #define NV11_SUBCHAN_DMA_SEMAPHORE                                   0x00000060
1801 #define NV11_SUBCHAN_SEMAPHORE_OFFSET                                0x00000064
1802 #define NV11_SUBCHAN_SEMAPHORE_ACQUIRE                               0x00000068
1803 #define NV11_SUBCHAN_SEMAPHORE_RELEASE                               0x0000006c
1804 #define NV40_SUBCHAN_YIELD                                           0x00000080
1805
1806 /* NV_SW object class */
1807 #define NV_SW                                                        0x0000506e
1808 #define NV_SW_DMA_VBLSEM                                             0x0000018c
1809 #define NV_SW_VBLSEM_OFFSET                                          0x00000400
1810 #define NV_SW_VBLSEM_RELEASE_VALUE                                   0x00000404
1811 #define NV_SW_VBLSEM_RELEASE                                         0x00000408
1812 #define NV_SW_PAGE_FLIP                                              0x00000500
1813
1814 #endif /* __NOUVEAU_DRV_H__ */