drivers/gpu/drm/i915/intel_drv.h

   1 /*
   2  * Copyright (c) 2006 Dave Airlie <airlied@linux.ie>
   3  * Copyright (c) 2007-2008 Intel Corporation
   4  *   Jesse Barnes <jesse.barnes@intel.com>
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice (including the next
  14  * paragraph) shall be included in all copies or substantial portions of the
  15  * Software.
  16  *
  17  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  18  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  19  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  20  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  21  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  22  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS
  23  * IN THE SOFTWARE.
  24  */
  25 #ifndef __INTEL_DRV_H__
  26 #define __INTEL_DRV_H__
  27
  28 #include <linux/i2c.h>
  29 #include <linux/hdmi.h>
  30 #include <drm/i915_drm.h>
  31 #include "i915_drv.h"
  32 #include <drm/drm_crtc.h>
  33 #include <drm/drm_crtc_helper.h>
  34 #include <drm/drm_fb_helper.h>
  35 #include <drm/drm_dp_helper.h>
  36
  37 /**
  38  * _wait_for - magic (register) wait macro
  39  *
  40  * Does the right thing for modeset paths when run under kdgb or similar atomic
  41  * contexts. Note that it's important that we check the condition again after
  42  * having timed out, since the timeout could be due to preemption or similar and
  43  * we've never had a chance to check the condition before the timeout.
  44  */
  45 #define _wait_for(COND, MS, W) ({ \
  46         unsigned long timeout__ = jiffies + msecs_to_jiffies(MS) + 1;   \
  47         int ret__ = 0;                                                  \
  48         while (!(COND)) {                                               \
  49                 if (time_after(jiffies, timeout__)) {                   \
  50                         if (!(COND))                                    \
  51                                 ret__ = -ETIMEDOUT;                     \
  52                         break;                                          \
  53                 }                                                       \
  54                 if (W && drm_can_sleep())  {                            \
  55                         msleep(W);                                      \
  56                 } else {                                                \
  57                         cpu_relax();                                    \
  58                 }                                                       \
  59         }                                                               \
  60         ret__;                                                          \
  61 })
  62
  63 #define wait_for(COND, MS) _wait_for(COND, MS, 1)
  64 #define wait_for_atomic(COND, MS) _wait_for(COND, MS, 0)
  65 #define wait_for_atomic_us(COND, US) _wait_for((COND), \
  66                                                DIV_ROUND_UP((US), 1000), 0)
  67
  68 #define KHz(x) (1000*x)
  69 #define MHz(x) KHz(1000*x)
  70
  71 /*
  72  * Display related stuff
  73  */
  74
  75 /* store information about an Ixxx DVO */
  76 /* The i830->i865 use multiple DVOs with multiple i2cs */
  77 /* the i915, i945 have a single sDVO i2c bus - which is different */
  78 #define MAX_OUTPUTS 6
  79 /* maximum connectors per crtcs in the mode set */
  80 #define INTELFB_CONN_LIMIT 4
  81
  82 #define INTEL_I2C_BUS_DVO 1
  83 #define INTEL_I2C_BUS_SDVO 2
  84
  85 /* these are outputs from the chip - integrated only
  86    external chips are via DVO or SDVO output */
  87 #define INTEL_OUTPUT_UNUSED 0
  88 #define INTEL_OUTPUT_ANALOG 1
  89 #define INTEL_OUTPUT_DVO 2
  90 #define INTEL_OUTPUT_SDVO 3
  91 #define INTEL_OUTPUT_LVDS 4
  92 #define INTEL_OUTPUT_TVOUT 5
  93 #define INTEL_OUTPUT_HDMI 6
  94 #define INTEL_OUTPUT_DISPLAYPORT 7
  95 #define INTEL_OUTPUT_EDP 8
  96 #define INTEL_OUTPUT_DSI 9
  97 #define INTEL_OUTPUT_UNKNOWN 10
  98
  99 #define INTEL_DVO_CHIP_NONE 0
 100 #define INTEL_DVO_CHIP_LVDS 1
 101 #define INTEL_DVO_CHIP_TMDS 2
 102 #define INTEL_DVO_CHIP_TVOUT 4
 103
 104 #define INTEL_DSI_COMMAND_MODE  0
 105 #define INTEL_DSI_VIDEO_MODE    1
 106
 107 struct intel_framebuffer {
 108         struct drm_framebuffer base;
 109         struct drm_i915_gem_object *obj;
 110 };
 111
 112 struct intel_fbdev {
 113         struct drm_fb_helper helper;
 114         struct intel_framebuffer ifb;
 115         struct list_head fbdev_list;
 116         struct drm_display_mode *our_mode;
 117 };
 118
 119 struct intel_encoder {
 120         struct drm_encoder base;
 121         /*
 122          * The new crtc this encoder will be driven from. Only differs from
 123          * base->crtc while a modeset is in progress.
 124          */
 125         struct intel_crtc *new_crtc;
 126
 127         int type;
 128         /*
 129          * Intel hw has only one MUX where encoders could be clone, hence a
 130          * simple flag is enough to compute the possible_clones mask.
 131          */
 132         bool cloneable;
 133         bool connectors_active;
 134         void (*hot_plug)(struct intel_encoder *);
 135         bool (*compute_config)(struct intel_encoder *,
 136                                struct intel_crtc_config *);
 137         void (*pre_pll_enable)(struct intel_encoder *);
 138         void (*pre_enable)(struct intel_encoder *);
 139         void (*enable)(struct intel_encoder *);
 140         void (*mode_set)(struct intel_encoder *intel_encoder);
 141         void (*disable)(struct intel_encoder *);
 142         void (*post_disable)(struct intel_encoder *);
 143         /* Read out the current hw state of this connector, returning true if
 144          * the encoder is active. If the encoder is enabled it also set the pipe
 145          * it is connected to in the pipe parameter. */
 146         bool (*get_hw_state)(struct intel_encoder *, enum pipe *pipe);
 147         /* Reconstructs the equivalent mode flags for the current hardware
 148          * state. This must be called _after_ display->get_pipe_config has
 149          * pre-filled the pipe config. Note that intel_encoder->base.crtc must
 150          * be set correctly before calling this function. */
 151         void (*get_config)(struct intel_encoder *,
 152                            struct intel_crtc_config *pipe_config);
 153         int crtc_mask;
 154         enum hpd_pin hpd_pin;
 155 };
 156
 157 struct intel_panel {
 158         struct drm_display_mode *fixed_mode;
 159         int fitting_mode;
 160 };
 161
 162 struct intel_connector {
 163         struct drm_connector base;
 164         /*
 165          * The fixed encoder this connector is connected to.
 166          */
 167         struct intel_encoder *encoder;
 168
 169         /*
 170          * The new encoder this connector will be driven. Only differs from
 171          * encoder while a modeset is in progress.
 172          */
 173         struct intel_encoder *new_encoder;
 174
 175         /* Reads out the current hw, returning true if the connector is enabled
 176          * and active (i.e. dpms ON state). */
 177         bool (*get_hw_state)(struct intel_connector *);
 178
 179         /* Panel info for eDP and LVDS */
 180         struct intel_panel panel;
 181
 182         /* Cached EDID for eDP and LVDS. May hold ERR_PTR for invalid EDID. */
 183         struct edid *edid;
 184
 185         /* since POLL and HPD connectors may use the same HPD line keep the native
 186            state of connector->polled in case hotplug storm detection changes it */
 187         u8 polled;
 188 };
 189
 190 typedef struct dpll {
 191         /* given values */
 192         int n;
 193         int m1, m2;
 194         int p1, p2;
 195         /* derived values */
 196         int     dot;
 197         int     vco;
 198         int     m;
 199         int     p;
 200 } intel_clock_t;
 201
 202 struct intel_crtc_config {
 203         /**
 204          * quirks - bitfield with hw state readout quirks
 205          *
 206          * For various reasons the hw state readout code might not be able to
 207          * completely faithfully read out the current state. These cases are
 208          * tracked with quirk flags so that fastboot and state checker can act
 209          * accordingly.
 210          */
 211 #define PIPE_CONFIG_QUIRK_MODE_SYNC_FLAGS (1<<0) /* unreliable sync mode.flags */
 212         unsigned long quirks;
 213
 214         struct drm_display_mode requested_mode;
 215         struct drm_display_mode adjusted_mode;
 216         /* Whether to set up the PCH/FDI. Note that we never allow sharing
 217          * between pch encoders and cpu encoders. */
 218         bool has_pch_encoder;
 219
 220         /* CPU Transcoder for the pipe. Currently this can only differ from the
 221          * pipe on Haswell (where we have a special eDP transcoder). */
 222         enum transcoder cpu_transcoder;
 223
 224         /*
 225          * Use reduced/limited/broadcast rbg range, compressing from the full
 226          * range fed into the crtcs.
 227          */
 228         bool limited_color_range;
 229
 230         /* DP has a bunch of special case unfortunately, so mark the pipe
 231          * accordingly. */
 232         bool has_dp_encoder;
 233
 234         /*
 235          * Enable dithering, used when the selected pipe bpp doesn't match the
 236          * plane bpp.
 237          */
 238         bool dither;
 239
 240         /* Controls for the clock computation, to override various stages. */
 241         bool clock_set;
 242
 243         /* SDVO TV has a bunch of special case. To make multifunction encoders
 244          * work correctly, we need to track this at runtime.*/
 245         bool sdvo_tv_clock;
 246
 247         /*
 248          * crtc bandwidth limit, don't increase pipe bpp or clock if not really
 249          * required. This is set in the 2nd loop of calling encoder's
 250          * ->compute_config if the first pick doesn't work out.
 251          */
 252         bool bw_constrained;
 253
 254         /* Settings for the intel dpll used on pretty much everything but
 255          * haswell. */
 256         struct dpll dpll;
 257
 258         /* Selected dpll when shared or DPLL_ID_PRIVATE. */
 259         enum intel_dpll_id shared_dpll;
 260
 261         /* Actual register state of the dpll, for shared dpll cross-checking. */
 262         struct intel_dpll_hw_state dpll_hw_state;
 263
 264         int pipe_bpp;
 265         struct intel_link_m_n dp_m_n;
 266
 267         /*
 268          * Frequence the dpll for the port should run at. Differs from the
 269          * adjusted dotclock e.g. for DP or 12bpc hdmi mode.
 270          */
 271         int port_clock;
 272
 273         /* Used by SDVO (and if we ever fix it, HDMI). */
 274         unsigned pixel_multiplier;
 275
 276         /* Panel fitter controls for gen2-gen4 + VLV */
 277         struct {
 278                 u32 control;
 279                 u32 pgm_ratios;
 280                 u32 lvds_border_bits;
 281         } gmch_pfit;
 282
 283         /* Panel fitter placement and size for Ironlake+ */
 284         struct {
 285                 u32 pos;
 286                 u32 size;
 287         } pch_pfit;
 288
 289         /* FDI configuration, only valid if has_pch_encoder is set. */
 290         int fdi_lanes;
 291         struct intel_link_m_n fdi_m_n;
 292
 293         bool ips_enabled;
 294 };
 295
 296 struct intel_crtc {
 297         struct drm_crtc base;
 298         enum pipe pipe;
 299         enum plane plane;
 300         u8 lut_r[256], lut_g[256], lut_b[256];
 301         /*
 302          * Whether the crtc and the connected output pipeline is active. Implies
 303          * that crtc->enabled is set, i.e. the current mode configuration has
 304          * some outputs connected to this crtc.
 305          */
 306         bool active;
 307         bool eld_vld;
 308         bool primary_disabled; /* is the crtc obscured by a plane? */
 309         bool lowfreq_avail;
 310         struct intel_overlay *overlay;
 311         struct intel_unpin_work *unpin_work;
 312
 313         atomic_t unpin_work_count;
 314
 315         /* Display surface base address adjustement for pageflips. Note that on
 316          * gen4+ this only adjusts up to a tile, offsets within a tile are
 317          * handled in the hw itself (with the TILEOFF register). */
 318         unsigned long dspaddr_offset;
 319
 320         struct drm_i915_gem_object *cursor_bo;
 321         uint32_t cursor_addr;
 322         int16_t cursor_x, cursor_y;
 323         int16_t cursor_width, cursor_height;
 324         bool cursor_visible;
 325
 326         struct intel_crtc_config config;
 327
 328         uint32_t ddi_pll_sel;
 329
 330         /* reset counter value when the last flip was submitted */
 331         unsigned int reset_counter;
 332
 333         /* Access to these should be protected by dev_priv->irq_lock. */
 334         bool cpu_fifo_underrun_disabled;
 335         bool pch_fifo_underrun_disabled;
 336 };
 337
 338 struct intel_plane_wm_parameters {
 339         uint32_t horiz_pixels;
 340         uint8_t bytes_per_pixel;
 341         bool enabled;
 342         bool scaled;
 343 };
 344
 345 struct intel_plane {
 346         struct drm_plane base;
 347         int plane;
 348         enum pipe pipe;
 349         struct drm_i915_gem_object *obj;
 350         bool can_scale;
 351         int max_downscale;
 352         u32 lut_r[1024], lut_g[1024], lut_b[1024];
 353         int crtc_x, crtc_y;
 354         unsigned int crtc_w, crtc_h;
 355         uint32_t src_x, src_y;
 356         uint32_t src_w, src_h;
 357
 358         /* Since we need to change the watermarks before/after
 359          * enabling/disabling the planes, we need to store the parameters here
 360          * as the other pieces of the struct may not reflect the values we want
 361          * for the watermark calculations. Currently only Haswell uses this.
 362          */
 363         struct intel_plane_wm_parameters wm;
 364
 365         void (*update_plane)(struct drm_plane *plane,
 366                              struct drm_crtc *crtc,
 367                              struct drm_framebuffer *fb,
 368                              struct drm_i915_gem_object *obj,
 369                              int crtc_x, int crtc_y,
 370                              unsigned int crtc_w, unsigned int crtc_h,
 371                              uint32_t x, uint32_t y,
 372                              uint32_t src_w, uint32_t src_h);
 373         void (*disable_plane)(struct drm_plane *plane,
 374                               struct drm_crtc *crtc);
 375         int (*update_colorkey)(struct drm_plane *plane,
 376                                struct drm_intel_sprite_colorkey *key);
 377         void (*get_colorkey)(struct drm_plane *plane,
 378                              struct drm_intel_sprite_colorkey *key);
 379 };
 380
 381 struct intel_watermark_params {
 382         unsigned long fifo_size;
 383         unsigned long max_wm;
 384         unsigned long default_wm;
 385         unsigned long guard_size;
 386         unsigned long cacheline_size;
 387 };
 388
 389 struct cxsr_latency {
 390         int is_desktop;
 391         int is_ddr3;
 392         unsigned long fsb_freq;
 393         unsigned long mem_freq;
 394         unsigned long display_sr;
 395         unsigned long display_hpll_disable;
 396         unsigned long cursor_sr;
 397         unsigned long cursor_hpll_disable;
 398 };
 399
 400 #define to_intel_crtc(x) container_of(x, struct intel_crtc, base)
 401 #define to_intel_connector(x) container_of(x, struct intel_connector, base)
 402 #define to_intel_encoder(x) container_of(x, struct intel_encoder, base)
 403 #define to_intel_framebuffer(x) container_of(x, struct intel_framebuffer, base)
 404 #define to_intel_plane(x) container_of(x, struct intel_plane, base)
 405
 406 struct intel_hdmi {
 407         u32 hdmi_reg;
 408         int ddc_bus;
 409         uint32_t color_range;
 410         bool color_range_auto;
 411         bool has_hdmi_sink;
 412         bool has_audio;
 413         enum hdmi_force_audio force_audio;
 414         bool rgb_quant_range_selectable;
 415         void (*write_infoframe)(struct drm_encoder *encoder,
 416                                 enum hdmi_infoframe_type type,
 417                                 const uint8_t *frame, ssize_t len);
 418         void (*set_infoframes)(struct drm_encoder *encoder,
 419                                struct drm_display_mode *adjusted_mode);
 420 };
 421
 422 #define DP_MAX_DOWNSTREAM_PORTS         0x10
 423 #define DP_LINK_CONFIGURATION_SIZE      9
 424
 425 struct intel_dp {
 426         uint32_t output_reg;
 427         uint32_t aux_ch_ctl_reg;
 428         uint32_t DP;
 429         uint8_t  link_configuration[DP_LINK_CONFIGURATION_SIZE];
 430         bool has_audio;
 431         enum hdmi_force_audio force_audio;
 432         uint32_t color_range;
 433         bool color_range_auto;
 434         uint8_t link_bw;
 435         uint8_t lane_count;
 436         uint8_t dpcd[DP_RECEIVER_CAP_SIZE];
 437         uint8_t psr_dpcd[EDP_PSR_RECEIVER_CAP_SIZE];
 438         uint8_t downstream_ports[DP_MAX_DOWNSTREAM_PORTS];
 439         struct i2c_adapter adapter;
 440         struct i2c_algo_dp_aux_data algo;
 441         uint8_t train_set[4];
 442         int panel_power_up_delay;
 443         int panel_power_down_delay;
 444         int panel_power_cycle_delay;
 445         int backlight_on_delay;
 446         int backlight_off_delay;
 447         struct delayed_work panel_vdd_work;
 448         bool want_panel_vdd;
 449         bool psr_setup_done;
 450         struct intel_connector *attached_connector;
 451 };
 452
 453 struct intel_digital_port {
 454         struct intel_encoder base;
 455         enum port port;
 456         u32 saved_port_bits;
 457         struct intel_dp dp;
 458         struct intel_hdmi hdmi;
 459 };
 460
 461 static inline int
 462 vlv_dport_to_channel(struct intel_digital_port *dport)
 463 {
 464         switch (dport->port) {
 465         case PORT_B:
 466                 return 0;
 467         case PORT_C:
 468                 return 1;
 469         default:
 470                 BUG();
 471         }
 472 }
 473
 474 static inline struct drm_crtc *
 475 intel_get_crtc_for_pipe(struct drm_device *dev, int pipe)
 476 {
 477         struct drm_i915_private *dev_priv = dev->dev_private;
 478         return dev_priv->pipe_to_crtc_mapping[pipe];
 479 }
 480
 481 static inline struct drm_crtc *
 482 intel_get_crtc_for_plane(struct drm_device *dev, int plane)
 483 {
 484         struct drm_i915_private *dev_priv = dev->dev_private;
 485         return dev_priv->plane_to_crtc_mapping[plane];
 486 }
 487
 488 struct intel_unpin_work {
 489         struct work_struct work;
 490         struct drm_crtc *crtc;
 491         struct drm_i915_gem_object *old_fb_obj;
 492         struct drm_i915_gem_object *pending_flip_obj;
 493         struct drm_pending_vblank_event *event;
 494         atomic_t pending;
 495 #define INTEL_FLIP_INACTIVE     0
 496 #define INTEL_FLIP_PENDING      1
 497 #define INTEL_FLIP_COMPLETE     2
 498         bool enable_stall_check;
 499 };
 500
 501 int intel_pch_rawclk(struct drm_device *dev);
 502
 503 int intel_connector_update_modes(struct drm_connector *connector,
 504                                 struct edid *edid);
 505 int intel_ddc_get_modes(struct drm_connector *c, struct i2c_adapter *adapter);
 506
 507 extern void intel_attach_force_audio_property(struct drm_connector *connector);
 508 extern void intel_attach_broadcast_rgb_property(struct drm_connector *connector);
 509
 510 extern bool intel_pipe_has_type(struct drm_crtc *crtc, int type);
 511 extern void intel_crt_init(struct drm_device *dev);
 512 extern void intel_hdmi_init(struct drm_device *dev,
 513                             int hdmi_reg, enum port port);
 514 extern void intel_hdmi_init_connector(struct intel_digital_port *intel_dig_port,
 515                                       struct intel_connector *intel_connector);
 516 extern struct intel_hdmi *enc_to_intel_hdmi(struct drm_encoder *encoder);
 517 extern bool intel_hdmi_compute_config(struct intel_encoder *encoder,
 518                                       struct intel_crtc_config *pipe_config);
 519 extern bool intel_sdvo_init(struct drm_device *dev, uint32_t sdvo_reg,
 520                             bool is_sdvob);
 521 extern void intel_dvo_init(struct drm_device *dev);
 522 extern void intel_tv_init(struct drm_device *dev);
 523 extern void intel_mark_busy(struct drm_device *dev);
 524 extern void intel_mark_fb_busy(struct drm_i915_gem_object *obj,
 525                                struct intel_ring_buffer *ring);
 526 extern void intel_mark_idle(struct drm_device *dev);
 527 extern void intel_lvds_init(struct drm_device *dev);
 528 extern bool intel_is_dual_link_lvds(struct drm_device *dev);
 529 extern void intel_dp_init(struct drm_device *dev, int output_reg,
 530                           enum port port);
 531 extern bool intel_dp_init_connector(struct intel_digital_port *intel_dig_port,
 532                                     struct intel_connector *intel_connector);
 533 extern void intel_dp_init_link_config(struct intel_dp *intel_dp);
 534 extern void intel_dp_start_link_train(struct intel_dp *intel_dp);
 535 extern void intel_dp_complete_link_train(struct intel_dp *intel_dp);
 536 extern void intel_dp_stop_link_train(struct intel_dp *intel_dp);
 537 extern void intel_dp_sink_dpms(struct intel_dp *intel_dp, int mode);
 538 extern void intel_dp_encoder_destroy(struct drm_encoder *encoder);
 539 extern void intel_dp_check_link_status(struct intel_dp *intel_dp);
 540 extern bool intel_dp_compute_config(struct intel_encoder *encoder,
 541                                     struct intel_crtc_config *pipe_config);
 542 extern bool intel_dpd_is_edp(struct drm_device *dev);
 543 extern void ironlake_edp_backlight_on(struct intel_dp *intel_dp);
 544 extern void ironlake_edp_backlight_off(struct intel_dp *intel_dp);
 545 extern void ironlake_edp_panel_on(struct intel_dp *intel_dp);
 546 extern void ironlake_edp_panel_off(struct intel_dp *intel_dp);
 547 extern void ironlake_edp_panel_vdd_on(struct intel_dp *intel_dp);
 548 extern void ironlake_edp_panel_vdd_off(struct intel_dp *intel_dp, bool sync);
 549 extern int intel_plane_init(struct drm_device *dev, enum pipe pipe, int plane);
 550 extern void intel_flush_display_plane(struct drm_i915_private *dev_priv,
 551                                       enum plane plane);
 552
 553 /* intel_panel.c */
 554 extern int intel_panel_init(struct intel_panel *panel,
 555                             struct drm_display_mode *fixed_mode);
 556 extern void intel_panel_fini(struct intel_panel *panel);
 557
 558 extern void intel_fixed_panel_mode(const struct drm_display_mode *fixed_mode,
 559                                    struct drm_display_mode *adjusted_mode);
 560 extern void intel_pch_panel_fitting(struct intel_crtc *crtc,
 561                                     struct intel_crtc_config *pipe_config,
 562                                     int fitting_mode);
 563 extern void intel_gmch_panel_fitting(struct intel_crtc *crtc,
 564                                      struct intel_crtc_config *pipe_config,
 565                                      int fitting_mode);
 566 extern void intel_panel_set_backlight(struct drm_device *dev,
 567                                       u32 level, u32 max);
 568 extern int intel_panel_setup_backlight(struct drm_connector *connector);
 569 extern void intel_panel_enable_backlight(struct drm_device *dev,
 570                                          enum pipe pipe);
 571 extern void intel_panel_disable_backlight(struct drm_device *dev);
 572 extern void intel_panel_destroy_backlight(struct drm_device *dev);
 573 extern enum drm_connector_status intel_panel_detect(struct drm_device *dev);
 574
 575 struct intel_set_config {
 576         struct drm_encoder **save_connector_encoders;
 577         struct drm_crtc **save_encoder_crtcs;
 578
 579         bool fb_changed;
 580         bool mode_changed;
 581 };
 582
 583 extern void intel_crtc_restore_mode(struct drm_crtc *crtc);
 584 extern void intel_crtc_load_lut(struct drm_crtc *crtc);
 585 extern void intel_crtc_update_dpms(struct drm_crtc *crtc);
 586 extern void intel_encoder_destroy(struct drm_encoder *encoder);
 587 extern void intel_connector_dpms(struct drm_connector *, int mode);
 588 extern bool intel_connector_get_hw_state(struct intel_connector *connector);
 589 extern void intel_modeset_check_state(struct drm_device *dev);
 590 extern void intel_plane_restore(struct drm_plane *plane);
 591 extern void intel_plane_disable(struct drm_plane *plane);
 592
 593
 594 static inline struct intel_encoder *intel_attached_encoder(struct drm_connector *connector)
 595 {
 596         return to_intel_connector(connector)->encoder;
 597 }
 598
 599 static inline struct intel_digital_port *
 600 enc_to_dig_port(struct drm_encoder *encoder)
 601 {
 602         return container_of(encoder, struct intel_digital_port, base.base);
 603 }
 604
 605 static inline struct intel_dp *enc_to_intel_dp(struct drm_encoder *encoder)
 606 {
 607         return &enc_to_dig_port(encoder)->dp;
 608 }
 609
 610 static inline struct intel_digital_port *
 611 dp_to_dig_port(struct intel_dp *intel_dp)
 612 {
 613         return container_of(intel_dp, struct intel_digital_port, dp);
 614 }
 615
 616 static inline struct intel_digital_port *
 617 hdmi_to_dig_port(struct intel_hdmi *intel_hdmi)
 618 {
 619         return container_of(intel_hdmi, struct intel_digital_port, hdmi);
 620 }
 621
 622 bool ibx_digital_port_connected(struct drm_i915_private *dev_priv,
 623                                 struct intel_digital_port *port);
 624
 625 extern void intel_connector_attach_encoder(struct intel_connector *connector,
 626                                            struct intel_encoder *encoder);
 627 extern struct drm_encoder *intel_best_encoder(struct drm_connector *connector);
 628
 629 extern struct drm_display_mode *intel_crtc_mode_get(struct drm_device *dev,
 630                                                     struct drm_crtc *crtc);
 631 int intel_get_pipe_from_crtc_id(struct drm_device *dev, void *data,
 632                                 struct drm_file *file_priv);
 633 extern enum transcoder
 634 intel_pipe_to_cpu_transcoder(struct drm_i915_private *dev_priv,
 635                              enum pipe pipe);
 636 extern void intel_wait_for_vblank(struct drm_device *dev, int pipe);
 637 extern void intel_wait_for_pipe_off(struct drm_device *dev, int pipe);
 638 extern int ironlake_get_lanes_required(int target_clock, int link_bw, int bpp);
 639 extern void vlv_wait_port_ready(struct drm_i915_private *dev_priv, int port);
 640
 641 struct intel_load_detect_pipe {
 642         struct drm_framebuffer *release_fb;
 643         bool load_detect_temp;
 644         int dpms_mode;
 645 };
 646 extern bool intel_get_load_detect_pipe(struct drm_connector *connector,
 647                                        struct drm_display_mode *mode,
 648                                        struct intel_load_detect_pipe *old);
 649 extern void intel_release_load_detect_pipe(struct drm_connector *connector,
 650                                            struct intel_load_detect_pipe *old);
 651
 652 extern void intel_crtc_fb_gamma_set(struct drm_crtc *crtc, u16 red, u16 green,
 653                                     u16 blue, int regno);
 654 extern void intel_crtc_fb_gamma_get(struct drm_crtc *crtc, u16 *red, u16 *green,
 655                                     u16 *blue, int regno);
 656
 657 extern int intel_pin_and_fence_fb_obj(struct drm_device *dev,
 658                                       struct drm_i915_gem_object *obj,
 659                                       struct intel_ring_buffer *pipelined);
 660 extern void intel_unpin_fb_obj(struct drm_i915_gem_object *obj);
 661
 662 extern int intel_framebuffer_init(struct drm_device *dev,
 663                                   struct intel_framebuffer *ifb,
 664                                   struct drm_mode_fb_cmd2 *mode_cmd,
 665                                   struct drm_i915_gem_object *obj);
 666 extern void intel_framebuffer_fini(struct intel_framebuffer *fb);
 667 extern int intel_fbdev_init(struct drm_device *dev);
 668 extern void intel_fbdev_initial_config(struct drm_device *dev);
 669 extern void intel_fbdev_fini(struct drm_device *dev);
 670 extern void intel_fbdev_set_suspend(struct drm_device *dev, int state);
 671 extern void intel_prepare_page_flip(struct drm_device *dev, int plane);
 672 extern void intel_finish_page_flip(struct drm_device *dev, int pipe);
 673 extern void intel_finish_page_flip_plane(struct drm_device *dev, int plane);
 674
 675 extern void intel_setup_overlay(struct drm_device *dev);
 676 extern void intel_cleanup_overlay(struct drm_device *dev);
 677 extern int intel_overlay_switch_off(struct intel_overlay *overlay);
 678 extern int intel_overlay_put_image(struct drm_device *dev, void *data,
 679                                    struct drm_file *file_priv);
 680 extern int intel_overlay_attrs(struct drm_device *dev, void *data,
 681                                struct drm_file *file_priv);
 682
 683 extern void intel_fb_output_poll_changed(struct drm_device *dev);
 684 extern void intel_fb_restore_mode(struct drm_device *dev);
 685
 686 struct intel_shared_dpll *
 687 intel_crtc_to_shared_dpll(struct intel_crtc *crtc);
 688
 689 void assert_shared_dpll(struct drm_i915_private *dev_priv,
 690                         struct intel_shared_dpll *pll,
 691                         bool state);
 692 #define assert_shared_dpll_enabled(d, p) assert_shared_dpll(d, p, true)
 693 #define assert_shared_dpll_disabled(d, p) assert_shared_dpll(d, p, false)
 694 void assert_pll(struct drm_i915_private *dev_priv,
 695                 enum pipe pipe, bool state);
 696 #define assert_pll_enabled(d, p) assert_pll(d, p, true)
 697 #define assert_pll_disabled(d, p) assert_pll(d, p, false)
 698 void assert_fdi_rx_pll(struct drm_i915_private *dev_priv,
 699                        enum pipe pipe, bool state);
 700 #define assert_fdi_rx_pll_enabled(d, p) assert_fdi_rx_pll(d, p, true)
 701 #define assert_fdi_rx_pll_disabled(d, p) assert_fdi_rx_pll(d, p, false)
 702 extern void assert_pipe(struct drm_i915_private *dev_priv, enum pipe pipe,
 703                         bool state);
 704 #define assert_pipe_enabled(d, p) assert_pipe(d, p, true)
 705 #define assert_pipe_disabled(d, p) assert_pipe(d, p, false)
 706
 707 extern void intel_init_clock_gating(struct drm_device *dev);
 708 extern void intel_suspend_hw(struct drm_device *dev);
 709 extern void intel_write_eld(struct drm_encoder *encoder,
 710                             struct drm_display_mode *mode);
 711 extern void intel_prepare_ddi(struct drm_device *dev);
 712 extern void hsw_fdi_link_train(struct drm_crtc *crtc);
 713 extern void intel_ddi_init(struct drm_device *dev, enum port port);
 714
 715 /* For use by IVB LP watermark workaround in intel_sprite.c */
 716 extern void intel_update_watermarks(struct drm_device *dev);
 717 extern void intel_update_sprite_watermarks(struct drm_plane *plane,
 718                                            struct drm_crtc *crtc,
 719                                            uint32_t sprite_width, int pixel_size,
 720                                            bool enabled, bool scaled);
 721
 722 extern unsigned long intel_gen4_compute_page_offset(int *x, int *y,
 723                                                     unsigned int tiling_mode,
 724                                                     unsigned int bpp,
 725                                                     unsigned int pitch);
 726
 727 extern int intel_sprite_set_colorkey(struct drm_device *dev, void *data,
 728                                      struct drm_file *file_priv);
 729 extern int intel_sprite_get_colorkey(struct drm_device *dev, void *data,
 730                                      struct drm_file *file_priv);
 731
 732 /* Power-related functions, located in intel_pm.c */
 733 extern void intel_init_pm(struct drm_device *dev);
 734 /* FBC */
 735 extern bool intel_fbc_enabled(struct drm_device *dev);
 736 extern void intel_update_fbc(struct drm_device *dev);
 737 /* IPS */
 738 extern void intel_gpu_ips_init(struct drm_i915_private *dev_priv);
 739 extern void intel_gpu_ips_teardown(void);
 740
 741 /* Power well */
 742 extern int i915_init_power_well(struct drm_device *dev);
 743 extern void i915_remove_power_well(struct drm_device *dev);
 744
 745 extern bool intel_display_power_enabled(struct drm_device *dev,
 746                                         enum intel_display_power_domain domain);
 747 extern void intel_init_power_well(struct drm_device *dev);
 748 extern void intel_set_power_well(struct drm_device *dev, bool enable);
 749 extern void intel_enable_gt_powersave(struct drm_device *dev);
 750 extern void intel_disable_gt_powersave(struct drm_device *dev);
 751 extern void ironlake_teardown_rc6(struct drm_device *dev);
 752 void gen6_update_ring_freq(struct drm_device *dev);
 753
 754 extern bool intel_ddi_get_hw_state(struct intel_encoder *encoder,
 755                                    enum pipe *pipe);
 756 extern int intel_ddi_get_cdclk_freq(struct drm_i915_private *dev_priv);
 757 extern void intel_ddi_pll_init(struct drm_device *dev);
 758 extern void intel_ddi_enable_transcoder_func(struct drm_crtc *crtc);
 759 extern void intel_ddi_disable_transcoder_func(struct drm_i915_private *dev_priv,
 760                                               enum transcoder cpu_transcoder);
 761 extern void intel_ddi_enable_pipe_clock(struct intel_crtc *intel_crtc);
 762 extern void intel_ddi_disable_pipe_clock(struct intel_crtc *intel_crtc);
 763 extern void intel_ddi_setup_hw_pll_state(struct drm_device *dev);
 764 extern bool intel_ddi_pll_mode_set(struct drm_crtc *crtc);
 765 extern void intel_ddi_put_crtc_pll(struct drm_crtc *crtc);
 766 extern void intel_ddi_set_pipe_settings(struct drm_crtc *crtc);
 767 extern void intel_ddi_prepare_link_retrain(struct drm_encoder *encoder);
 768 extern bool
 769 intel_ddi_connector_get_hw_state(struct intel_connector *intel_connector);
 770 extern void intel_ddi_fdi_disable(struct drm_crtc *crtc);
 771
 772 extern void intel_display_handle_reset(struct drm_device *dev);
 773 extern bool intel_set_cpu_fifo_underrun_reporting(struct drm_device *dev,
 774                                                   enum pipe pipe,
 775                                                   bool enable);
 776 extern bool intel_set_pch_fifo_underrun_reporting(struct drm_device *dev,
 777                                                  enum transcoder pch_transcoder,
 778                                                  bool enable);
 779
 780 extern void intel_edp_psr_enable(struct intel_dp *intel_dp);
 781 extern void intel_edp_psr_disable(struct intel_dp *intel_dp);
 782 extern void intel_edp_psr_update(struct drm_device *dev);
 783 extern void hsw_disable_lcpll(struct drm_i915_private *dev_priv,
 784                               bool switch_to_fclk, bool allow_power_down);
 785 extern void hsw_restore_lcpll(struct drm_i915_private *dev_priv);
 786 extern void ilk_enable_gt_irq(struct drm_i915_private *dev_priv, uint32_t mask);
 787 extern void ilk_disable_gt_irq(struct drm_i915_private *dev_priv,
 788                                uint32_t mask);
 789 extern void snb_enable_pm_irq(struct drm_i915_private *dev_priv, uint32_t mask);
 790 extern void snb_disable_pm_irq(struct drm_i915_private *dev_priv,
 791                                uint32_t mask);
 792 extern void hsw_enable_pc8_work(struct work_struct *__work);
 793 extern void hsw_enable_package_c8(struct drm_i915_private *dev_priv);
 794 extern void hsw_disable_package_c8(struct drm_i915_private *dev_priv);
 795 extern void hsw_pc8_disable_interrupts(struct drm_device *dev);
 796 extern void hsw_pc8_restore_interrupts(struct drm_device *dev);
 797 extern void intel_aux_display_runtime_get(struct drm_i915_private *dev_priv);
 798 extern void intel_aux_display_runtime_put(struct drm_i915_private *dev_priv);
 799
 800 #endif /* __INTEL_DRV_H__ */