drivers/gpu/drm/amd/display/amdgpu_dm/amdgpu_dm_mst_types.h

   1 /*
   2  * Copyright 2012-15 Advanced Micro Devices, Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * Authors: AMD
  23  *
  24  */
  25
  26 #ifndef __DAL_AMDGPU_DM_MST_TYPES_H__
  27 #define __DAL_AMDGPU_DM_MST_TYPES_H__
  28
  29 #define DP_BRANCH_DEVICE_ID_90CC24 0x90CC24
  30
  31 #define SYNAPTICS_RC_COMMAND       0x4B2
  32 #define SYNAPTICS_RC_RESULT        0x4B3
  33 #define SYNAPTICS_RC_LENGTH        0x4B8
  34 #define SYNAPTICS_RC_OFFSET        0x4BC
  35 #define SYNAPTICS_RC_DATA          0x4C0
  36
  37 #define DP_BRANCH_VENDOR_SPECIFIC_START 0x50C
  38
  39 /**
  40  * Panamera MST Hub detection
  41  * Offset DPCD 050Eh == 0x5A indicates cascaded MST hub case
  42  * Check from beginning of branch device vendor specific field (050Ch)
  43  */
  44 #define IS_SYNAPTICS_PANAMERA(branchDevName) (((int)branchDevName[4] & 0xF0) == 0x50 ? 1 : 0)
  45 #define BRANCH_HW_REVISION_PANAMERA_A2 0x10
  46 #define SYNAPTICS_CASCADED_HUB_ID  0x5A
  47 #define IS_SYNAPTICS_CASCADED_PANAMERA(devName, data) ((IS_SYNAPTICS_PANAMERA(devName) && ((int)data[2] == SYNAPTICS_CASCADED_HUB_ID)) ? 1 : 0)
  48
  49 struct amdgpu_display_manager;
  50 struct amdgpu_dm_connector;
  51
  52 int dm_mst_get_pbn_divider(struct dc_link *link);
  53
  54 void amdgpu_dm_initialize_dp_connector(struct amdgpu_display_manager *dm,
  55                                        struct amdgpu_dm_connector *aconnector,
  56                                        int link_index);
  57
  58 void
  59 dm_dp_create_fake_mst_encoders(struct amdgpu_device *adev);
  60
  61 struct dsc_mst_fairness_vars {
  62         int pbn;
  63         bool dsc_enabled;
  64         int bpp_x16;
  65         struct amdgpu_dm_connector *aconnector;
  66 };
  67
  68 int compute_mst_dsc_configs_for_state(struct drm_atomic_state *state,
  69                                       struct dc_state *dc_state,
  70                                       struct dsc_mst_fairness_vars *vars);
  71
  72 bool needs_dsc_aux_workaround(struct dc_link *link);
  73
  74 int pre_validate_dsc(struct drm_atomic_state *state,
  75                      struct dm_atomic_state **dm_state_ptr,
  76                      struct dsc_mst_fairness_vars *vars);
  77
  78 enum dc_status dm_dp_mst_is_port_support_mode(
  79         struct amdgpu_dm_connector *aconnector,
  80         struct dc_stream_state *stream);
  81
  82 #endif