Merge tag 'tty-5.10-rc2' of git://git.kernel.org/pub/scm/linux/kernel/git/gregkh/tty
[platform/kernel/linux-rpi.git] / drivers / gpu / drm / amd / amdgpu / amdgpu_gem.c
1 /*
2  * Copyright 2008 Advanced Micro Devices, Inc.
3  * Copyright 2008 Red Hat Inc.
4  * Copyright 2009 Jerome Glisse.
5  *
6  * Permission is hereby granted, free of charge, to any person obtaining a
7  * copy of this software and associated documentation files (the "Software"),
8  * to deal in the Software without restriction, including without limitation
9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
10  * and/or sell copies of the Software, and to permit persons to whom the
11  * Software is furnished to do so, subject to the following conditions:
12  *
13  * The above copyright notice and this permission notice shall be included in
14  * all copies or substantial portions of the Software.
15  *
16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
22  * OTHER DEALINGS IN THE SOFTWARE.
23  *
24  * Authors: Dave Airlie
25  *          Alex Deucher
26  *          Jerome Glisse
27  */
28 #include <linux/ktime.h>
29 #include <linux/module.h>
30 #include <linux/pagemap.h>
31 #include <linux/pci.h>
32 #include <linux/dma-buf.h>
33
34 #include <drm/amdgpu_drm.h>
35 #include <drm/drm_debugfs.h>
36
37 #include "amdgpu.h"
38 #include "amdgpu_display.h"
39 #include "amdgpu_xgmi.h"
40
41 void amdgpu_gem_object_free(struct drm_gem_object *gobj)
42 {
43         struct amdgpu_bo *robj = gem_to_amdgpu_bo(gobj);
44
45         if (robj) {
46                 amdgpu_mn_unregister(robj);
47                 amdgpu_bo_unref(&robj);
48         }
49 }
50
51 int amdgpu_gem_object_create(struct amdgpu_device *adev, unsigned long size,
52                              int alignment, u32 initial_domain,
53                              u64 flags, enum ttm_bo_type type,
54                              struct dma_resv *resv,
55                              struct drm_gem_object **obj)
56 {
57         struct amdgpu_bo *bo;
58         struct amdgpu_bo_param bp;
59         int r;
60
61         memset(&bp, 0, sizeof(bp));
62         *obj = NULL;
63
64         bp.size = size;
65         bp.byte_align = alignment;
66         bp.type = type;
67         bp.resv = resv;
68         bp.preferred_domain = initial_domain;
69 retry:
70         bp.flags = flags;
71         bp.domain = initial_domain;
72         r = amdgpu_bo_create(adev, &bp, &bo);
73         if (r) {
74                 if (r != -ERESTARTSYS) {
75                         if (flags & AMDGPU_GEM_CREATE_CPU_ACCESS_REQUIRED) {
76                                 flags &= ~AMDGPU_GEM_CREATE_CPU_ACCESS_REQUIRED;
77                                 goto retry;
78                         }
79
80                         if (initial_domain == AMDGPU_GEM_DOMAIN_VRAM) {
81                                 initial_domain |= AMDGPU_GEM_DOMAIN_GTT;
82                                 goto retry;
83                         }
84                         DRM_DEBUG("Failed to allocate GEM object (%ld, %d, %u, %d)\n",
85                                   size, initial_domain, alignment, r);
86                 }
87                 return r;
88         }
89         *obj = &bo->tbo.base;
90
91         return 0;
92 }
93
94 void amdgpu_gem_force_release(struct amdgpu_device *adev)
95 {
96         struct drm_device *ddev = adev_to_drm(adev);
97         struct drm_file *file;
98
99         mutex_lock(&ddev->filelist_mutex);
100
101         list_for_each_entry(file, &ddev->filelist, lhead) {
102                 struct drm_gem_object *gobj;
103                 int handle;
104
105                 WARN_ONCE(1, "Still active user space clients!\n");
106                 spin_lock(&file->table_lock);
107                 idr_for_each_entry(&file->object_idr, gobj, handle) {
108                         WARN_ONCE(1, "And also active allocations!\n");
109                         drm_gem_object_put(gobj);
110                 }
111                 idr_destroy(&file->object_idr);
112                 spin_unlock(&file->table_lock);
113         }
114
115         mutex_unlock(&ddev->filelist_mutex);
116 }
117
118 /*
119  * Call from drm_gem_handle_create which appear in both new and open ioctl
120  * case.
121  */
122 int amdgpu_gem_object_open(struct drm_gem_object *obj,
123                            struct drm_file *file_priv)
124 {
125         struct amdgpu_bo *abo = gem_to_amdgpu_bo(obj);
126         struct amdgpu_device *adev = amdgpu_ttm_adev(abo->tbo.bdev);
127         struct amdgpu_fpriv *fpriv = file_priv->driver_priv;
128         struct amdgpu_vm *vm = &fpriv->vm;
129         struct amdgpu_bo_va *bo_va;
130         struct mm_struct *mm;
131         int r;
132
133         mm = amdgpu_ttm_tt_get_usermm(abo->tbo.ttm);
134         if (mm && mm != current->mm)
135                 return -EPERM;
136
137         if (abo->flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID &&
138             abo->tbo.base.resv != vm->root.base.bo->tbo.base.resv)
139                 return -EPERM;
140
141         r = amdgpu_bo_reserve(abo, false);
142         if (r)
143                 return r;
144
145         bo_va = amdgpu_vm_bo_find(vm, abo);
146         if (!bo_va) {
147                 bo_va = amdgpu_vm_bo_add(adev, vm, abo);
148         } else {
149                 ++bo_va->ref_count;
150         }
151         amdgpu_bo_unreserve(abo);
152         return 0;
153 }
154
155 void amdgpu_gem_object_close(struct drm_gem_object *obj,
156                              struct drm_file *file_priv)
157 {
158         struct amdgpu_bo *bo = gem_to_amdgpu_bo(obj);
159         struct amdgpu_device *adev = amdgpu_ttm_adev(bo->tbo.bdev);
160         struct amdgpu_fpriv *fpriv = file_priv->driver_priv;
161         struct amdgpu_vm *vm = &fpriv->vm;
162
163         struct amdgpu_bo_list_entry vm_pd;
164         struct list_head list, duplicates;
165         struct dma_fence *fence = NULL;
166         struct ttm_validate_buffer tv;
167         struct ww_acquire_ctx ticket;
168         struct amdgpu_bo_va *bo_va;
169         long r;
170
171         INIT_LIST_HEAD(&list);
172         INIT_LIST_HEAD(&duplicates);
173
174         tv.bo = &bo->tbo;
175         tv.num_shared = 2;
176         list_add(&tv.head, &list);
177
178         amdgpu_vm_get_pd_bo(vm, &list, &vm_pd);
179
180         r = ttm_eu_reserve_buffers(&ticket, &list, false, &duplicates);
181         if (r) {
182                 dev_err(adev->dev, "leaking bo va because "
183                         "we fail to reserve bo (%ld)\n", r);
184                 return;
185         }
186         bo_va = amdgpu_vm_bo_find(vm, bo);
187         if (!bo_va || --bo_va->ref_count)
188                 goto out_unlock;
189
190         amdgpu_vm_bo_rmv(adev, bo_va);
191         if (!amdgpu_vm_ready(vm))
192                 goto out_unlock;
193
194         fence = dma_resv_get_excl(bo->tbo.base.resv);
195         if (fence) {
196                 amdgpu_bo_fence(bo, fence, true);
197                 fence = NULL;
198         }
199
200         r = amdgpu_vm_clear_freed(adev, vm, &fence);
201         if (r || !fence)
202                 goto out_unlock;
203
204         amdgpu_bo_fence(bo, fence, true);
205         dma_fence_put(fence);
206
207 out_unlock:
208         if (unlikely(r < 0))
209                 dev_err(adev->dev, "failed to clear page "
210                         "tables on GEM object close (%ld)\n", r);
211         ttm_eu_backoff_reservation(&ticket, &list);
212 }
213
214 /*
215  * GEM ioctls.
216  */
217 int amdgpu_gem_create_ioctl(struct drm_device *dev, void *data,
218                             struct drm_file *filp)
219 {
220         struct amdgpu_device *adev = drm_to_adev(dev);
221         struct amdgpu_fpriv *fpriv = filp->driver_priv;
222         struct amdgpu_vm *vm = &fpriv->vm;
223         union drm_amdgpu_gem_create *args = data;
224         uint64_t flags = args->in.domain_flags;
225         uint64_t size = args->in.bo_size;
226         struct dma_resv *resv = NULL;
227         struct drm_gem_object *gobj;
228         uint32_t handle;
229         int r;
230
231         /* reject invalid gem flags */
232         if (flags & ~(AMDGPU_GEM_CREATE_CPU_ACCESS_REQUIRED |
233                       AMDGPU_GEM_CREATE_NO_CPU_ACCESS |
234                       AMDGPU_GEM_CREATE_CPU_GTT_USWC |
235                       AMDGPU_GEM_CREATE_VRAM_CLEARED |
236                       AMDGPU_GEM_CREATE_VM_ALWAYS_VALID |
237                       AMDGPU_GEM_CREATE_EXPLICIT_SYNC |
238                       AMDGPU_GEM_CREATE_ENCRYPTED))
239
240                 return -EINVAL;
241
242         /* reject invalid gem domains */
243         if (args->in.domains & ~AMDGPU_GEM_DOMAIN_MASK)
244                 return -EINVAL;
245
246         if (!amdgpu_is_tmz(adev) && (flags & AMDGPU_GEM_CREATE_ENCRYPTED)) {
247                 DRM_NOTE_ONCE("Cannot allocate secure buffer since TMZ is disabled\n");
248                 return -EINVAL;
249         }
250
251         /* create a gem object to contain this object in */
252         if (args->in.domains & (AMDGPU_GEM_DOMAIN_GDS |
253             AMDGPU_GEM_DOMAIN_GWS | AMDGPU_GEM_DOMAIN_OA)) {
254                 if (flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID) {
255                         /* if gds bo is created from user space, it must be
256                          * passed to bo list
257                          */
258                         DRM_ERROR("GDS bo cannot be per-vm-bo\n");
259                         return -EINVAL;
260                 }
261                 flags |= AMDGPU_GEM_CREATE_NO_CPU_ACCESS;
262         }
263
264         if (flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID) {
265                 r = amdgpu_bo_reserve(vm->root.base.bo, false);
266                 if (r)
267                         return r;
268
269                 resv = vm->root.base.bo->tbo.base.resv;
270         }
271
272         r = amdgpu_gem_object_create(adev, size, args->in.alignment,
273                                      (u32)(0xffffffff & args->in.domains),
274                                      flags, ttm_bo_type_device, resv, &gobj);
275         if (flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID) {
276                 if (!r) {
277                         struct amdgpu_bo *abo = gem_to_amdgpu_bo(gobj);
278
279                         abo->parent = amdgpu_bo_ref(vm->root.base.bo);
280                 }
281                 amdgpu_bo_unreserve(vm->root.base.bo);
282         }
283         if (r)
284                 return r;
285
286         r = drm_gem_handle_create(filp, gobj, &handle);
287         /* drop reference from allocate - handle holds it now */
288         drm_gem_object_put(gobj);
289         if (r)
290                 return r;
291
292         memset(args, 0, sizeof(*args));
293         args->out.handle = handle;
294         return 0;
295 }
296
297 int amdgpu_gem_userptr_ioctl(struct drm_device *dev, void *data,
298                              struct drm_file *filp)
299 {
300         struct ttm_operation_ctx ctx = { true, false };
301         struct amdgpu_device *adev = drm_to_adev(dev);
302         struct drm_amdgpu_gem_userptr *args = data;
303         struct drm_gem_object *gobj;
304         struct amdgpu_bo *bo;
305         uint32_t handle;
306         int r;
307
308         args->addr = untagged_addr(args->addr);
309
310         if (offset_in_page(args->addr | args->size))
311                 return -EINVAL;
312
313         /* reject unknown flag values */
314         if (args->flags & ~(AMDGPU_GEM_USERPTR_READONLY |
315             AMDGPU_GEM_USERPTR_ANONONLY | AMDGPU_GEM_USERPTR_VALIDATE |
316             AMDGPU_GEM_USERPTR_REGISTER))
317                 return -EINVAL;
318
319         if (!(args->flags & AMDGPU_GEM_USERPTR_READONLY) &&
320              !(args->flags & AMDGPU_GEM_USERPTR_REGISTER)) {
321
322                 /* if we want to write to it we must install a MMU notifier */
323                 return -EACCES;
324         }
325
326         /* create a gem object to contain this object in */
327         r = amdgpu_gem_object_create(adev, args->size, 0, AMDGPU_GEM_DOMAIN_CPU,
328                                      0, ttm_bo_type_device, NULL, &gobj);
329         if (r)
330                 return r;
331
332         bo = gem_to_amdgpu_bo(gobj);
333         bo->preferred_domains = AMDGPU_GEM_DOMAIN_GTT;
334         bo->allowed_domains = AMDGPU_GEM_DOMAIN_GTT;
335         r = amdgpu_ttm_tt_set_userptr(&bo->tbo, args->addr, args->flags);
336         if (r)
337                 goto release_object;
338
339         if (args->flags & AMDGPU_GEM_USERPTR_REGISTER) {
340                 r = amdgpu_mn_register(bo, args->addr);
341                 if (r)
342                         goto release_object;
343         }
344
345         if (args->flags & AMDGPU_GEM_USERPTR_VALIDATE) {
346                 r = amdgpu_ttm_tt_get_user_pages(bo, bo->tbo.ttm->pages);
347                 if (r)
348                         goto release_object;
349
350                 r = amdgpu_bo_reserve(bo, true);
351                 if (r)
352                         goto user_pages_done;
353
354                 amdgpu_bo_placement_from_domain(bo, AMDGPU_GEM_DOMAIN_GTT);
355                 r = ttm_bo_validate(&bo->tbo, &bo->placement, &ctx);
356                 amdgpu_bo_unreserve(bo);
357                 if (r)
358                         goto user_pages_done;
359         }
360
361         r = drm_gem_handle_create(filp, gobj, &handle);
362         if (r)
363                 goto user_pages_done;
364
365         args->handle = handle;
366
367 user_pages_done:
368         if (args->flags & AMDGPU_GEM_USERPTR_VALIDATE)
369                 amdgpu_ttm_tt_get_user_pages_done(bo->tbo.ttm);
370
371 release_object:
372         drm_gem_object_put(gobj);
373
374         return r;
375 }
376
377 int amdgpu_mode_dumb_mmap(struct drm_file *filp,
378                           struct drm_device *dev,
379                           uint32_t handle, uint64_t *offset_p)
380 {
381         struct drm_gem_object *gobj;
382         struct amdgpu_bo *robj;
383
384         gobj = drm_gem_object_lookup(filp, handle);
385         if (gobj == NULL) {
386                 return -ENOENT;
387         }
388         robj = gem_to_amdgpu_bo(gobj);
389         if (amdgpu_ttm_tt_get_usermm(robj->tbo.ttm) ||
390             (robj->flags & AMDGPU_GEM_CREATE_NO_CPU_ACCESS)) {
391                 drm_gem_object_put(gobj);
392                 return -EPERM;
393         }
394         *offset_p = amdgpu_bo_mmap_offset(robj);
395         drm_gem_object_put(gobj);
396         return 0;
397 }
398
399 int amdgpu_gem_mmap_ioctl(struct drm_device *dev, void *data,
400                           struct drm_file *filp)
401 {
402         union drm_amdgpu_gem_mmap *args = data;
403         uint32_t handle = args->in.handle;
404         memset(args, 0, sizeof(*args));
405         return amdgpu_mode_dumb_mmap(filp, dev, handle, &args->out.addr_ptr);
406 }
407
408 /**
409  * amdgpu_gem_timeout - calculate jiffies timeout from absolute value
410  *
411  * @timeout_ns: timeout in ns
412  *
413  * Calculate the timeout in jiffies from an absolute timeout in ns.
414  */
415 unsigned long amdgpu_gem_timeout(uint64_t timeout_ns)
416 {
417         unsigned long timeout_jiffies;
418         ktime_t timeout;
419
420         /* clamp timeout if it's to large */
421         if (((int64_t)timeout_ns) < 0)
422                 return MAX_SCHEDULE_TIMEOUT;
423
424         timeout = ktime_sub(ns_to_ktime(timeout_ns), ktime_get());
425         if (ktime_to_ns(timeout) < 0)
426                 return 0;
427
428         timeout_jiffies = nsecs_to_jiffies(ktime_to_ns(timeout));
429         /*  clamp timeout to avoid unsigned-> signed overflow */
430         if (timeout_jiffies > MAX_SCHEDULE_TIMEOUT )
431                 return MAX_SCHEDULE_TIMEOUT - 1;
432
433         return timeout_jiffies;
434 }
435
436 int amdgpu_gem_wait_idle_ioctl(struct drm_device *dev, void *data,
437                               struct drm_file *filp)
438 {
439         union drm_amdgpu_gem_wait_idle *args = data;
440         struct drm_gem_object *gobj;
441         struct amdgpu_bo *robj;
442         uint32_t handle = args->in.handle;
443         unsigned long timeout = amdgpu_gem_timeout(args->in.timeout);
444         int r = 0;
445         long ret;
446
447         gobj = drm_gem_object_lookup(filp, handle);
448         if (gobj == NULL) {
449                 return -ENOENT;
450         }
451         robj = gem_to_amdgpu_bo(gobj);
452         ret = dma_resv_wait_timeout_rcu(robj->tbo.base.resv, true, true,
453                                                   timeout);
454
455         /* ret == 0 means not signaled,
456          * ret > 0 means signaled
457          * ret < 0 means interrupted before timeout
458          */
459         if (ret >= 0) {
460                 memset(args, 0, sizeof(*args));
461                 args->out.status = (ret == 0);
462         } else
463                 r = ret;
464
465         drm_gem_object_put(gobj);
466         return r;
467 }
468
469 int amdgpu_gem_metadata_ioctl(struct drm_device *dev, void *data,
470                                 struct drm_file *filp)
471 {
472         struct drm_amdgpu_gem_metadata *args = data;
473         struct drm_gem_object *gobj;
474         struct amdgpu_bo *robj;
475         int r = -1;
476
477         DRM_DEBUG("%d \n", args->handle);
478         gobj = drm_gem_object_lookup(filp, args->handle);
479         if (gobj == NULL)
480                 return -ENOENT;
481         robj = gem_to_amdgpu_bo(gobj);
482
483         r = amdgpu_bo_reserve(robj, false);
484         if (unlikely(r != 0))
485                 goto out;
486
487         if (args->op == AMDGPU_GEM_METADATA_OP_GET_METADATA) {
488                 amdgpu_bo_get_tiling_flags(robj, &args->data.tiling_info);
489                 r = amdgpu_bo_get_metadata(robj, args->data.data,
490                                            sizeof(args->data.data),
491                                            &args->data.data_size_bytes,
492                                            &args->data.flags);
493         } else if (args->op == AMDGPU_GEM_METADATA_OP_SET_METADATA) {
494                 if (args->data.data_size_bytes > sizeof(args->data.data)) {
495                         r = -EINVAL;
496                         goto unreserve;
497                 }
498                 r = amdgpu_bo_set_tiling_flags(robj, args->data.tiling_info);
499                 if (!r)
500                         r = amdgpu_bo_set_metadata(robj, args->data.data,
501                                                    args->data.data_size_bytes,
502                                                    args->data.flags);
503         }
504
505 unreserve:
506         amdgpu_bo_unreserve(robj);
507 out:
508         drm_gem_object_put(gobj);
509         return r;
510 }
511
512 /**
513  * amdgpu_gem_va_update_vm -update the bo_va in its VM
514  *
515  * @adev: amdgpu_device pointer
516  * @vm: vm to update
517  * @bo_va: bo_va to update
518  * @operation: map, unmap or clear
519  *
520  * Update the bo_va directly after setting its address. Errors are not
521  * vital here, so they are not reported back to userspace.
522  */
523 static void amdgpu_gem_va_update_vm(struct amdgpu_device *adev,
524                                     struct amdgpu_vm *vm,
525                                     struct amdgpu_bo_va *bo_va,
526                                     uint32_t operation)
527 {
528         int r;
529
530         if (!amdgpu_vm_ready(vm))
531                 return;
532
533         r = amdgpu_vm_clear_freed(adev, vm, NULL);
534         if (r)
535                 goto error;
536
537         if (operation == AMDGPU_VA_OP_MAP ||
538             operation == AMDGPU_VA_OP_REPLACE) {
539                 r = amdgpu_vm_bo_update(adev, bo_va, false);
540                 if (r)
541                         goto error;
542         }
543
544         r = amdgpu_vm_update_pdes(adev, vm, false);
545
546 error:
547         if (r && r != -ERESTARTSYS)
548                 DRM_ERROR("Couldn't update BO_VA (%d)\n", r);
549 }
550
551 /**
552  * amdgpu_gem_va_map_flags - map GEM UAPI flags into hardware flags
553  *
554  * @adev: amdgpu_device pointer
555  * @flags: GEM UAPI flags
556  *
557  * Returns the GEM UAPI flags mapped into hardware for the ASIC.
558  */
559 uint64_t amdgpu_gem_va_map_flags(struct amdgpu_device *adev, uint32_t flags)
560 {
561         uint64_t pte_flag = 0;
562
563         if (flags & AMDGPU_VM_PAGE_EXECUTABLE)
564                 pte_flag |= AMDGPU_PTE_EXECUTABLE;
565         if (flags & AMDGPU_VM_PAGE_READABLE)
566                 pte_flag |= AMDGPU_PTE_READABLE;
567         if (flags & AMDGPU_VM_PAGE_WRITEABLE)
568                 pte_flag |= AMDGPU_PTE_WRITEABLE;
569         if (flags & AMDGPU_VM_PAGE_PRT)
570                 pte_flag |= AMDGPU_PTE_PRT;
571
572         if (adev->gmc.gmc_funcs->map_mtype)
573                 pte_flag |= amdgpu_gmc_map_mtype(adev,
574                                                  flags & AMDGPU_VM_MTYPE_MASK);
575
576         return pte_flag;
577 }
578
579 int amdgpu_gem_va_ioctl(struct drm_device *dev, void *data,
580                           struct drm_file *filp)
581 {
582         const uint32_t valid_flags = AMDGPU_VM_DELAY_UPDATE |
583                 AMDGPU_VM_PAGE_READABLE | AMDGPU_VM_PAGE_WRITEABLE |
584                 AMDGPU_VM_PAGE_EXECUTABLE | AMDGPU_VM_MTYPE_MASK;
585         const uint32_t prt_flags = AMDGPU_VM_DELAY_UPDATE |
586                 AMDGPU_VM_PAGE_PRT;
587
588         struct drm_amdgpu_gem_va *args = data;
589         struct drm_gem_object *gobj;
590         struct amdgpu_device *adev = drm_to_adev(dev);
591         struct amdgpu_fpriv *fpriv = filp->driver_priv;
592         struct amdgpu_bo *abo;
593         struct amdgpu_bo_va *bo_va;
594         struct amdgpu_bo_list_entry vm_pd;
595         struct ttm_validate_buffer tv;
596         struct ww_acquire_ctx ticket;
597         struct list_head list, duplicates;
598         uint64_t va_flags;
599         uint64_t vm_size;
600         int r = 0;
601
602         if (args->va_address < AMDGPU_VA_RESERVED_SIZE) {
603                 dev_dbg(&dev->pdev->dev,
604                         "va_address 0x%LX is in reserved area 0x%LX\n",
605                         args->va_address, AMDGPU_VA_RESERVED_SIZE);
606                 return -EINVAL;
607         }
608
609         if (args->va_address >= AMDGPU_GMC_HOLE_START &&
610             args->va_address < AMDGPU_GMC_HOLE_END) {
611                 dev_dbg(&dev->pdev->dev,
612                         "va_address 0x%LX is in VA hole 0x%LX-0x%LX\n",
613                         args->va_address, AMDGPU_GMC_HOLE_START,
614                         AMDGPU_GMC_HOLE_END);
615                 return -EINVAL;
616         }
617
618         args->va_address &= AMDGPU_GMC_HOLE_MASK;
619
620         vm_size = adev->vm_manager.max_pfn * AMDGPU_GPU_PAGE_SIZE;
621         vm_size -= AMDGPU_VA_RESERVED_SIZE;
622         if (args->va_address + args->map_size > vm_size) {
623                 dev_dbg(&dev->pdev->dev,
624                         "va_address 0x%llx is in top reserved area 0x%llx\n",
625                         args->va_address + args->map_size, vm_size);
626                 return -EINVAL;
627         }
628
629         if ((args->flags & ~valid_flags) && (args->flags & ~prt_flags)) {
630                 dev_dbg(&dev->pdev->dev, "invalid flags combination 0x%08X\n",
631                         args->flags);
632                 return -EINVAL;
633         }
634
635         switch (args->operation) {
636         case AMDGPU_VA_OP_MAP:
637         case AMDGPU_VA_OP_UNMAP:
638         case AMDGPU_VA_OP_CLEAR:
639         case AMDGPU_VA_OP_REPLACE:
640                 break;
641         default:
642                 dev_dbg(&dev->pdev->dev, "unsupported operation %d\n",
643                         args->operation);
644                 return -EINVAL;
645         }
646
647         INIT_LIST_HEAD(&list);
648         INIT_LIST_HEAD(&duplicates);
649         if ((args->operation != AMDGPU_VA_OP_CLEAR) &&
650             !(args->flags & AMDGPU_VM_PAGE_PRT)) {
651                 gobj = drm_gem_object_lookup(filp, args->handle);
652                 if (gobj == NULL)
653                         return -ENOENT;
654                 abo = gem_to_amdgpu_bo(gobj);
655                 tv.bo = &abo->tbo;
656                 if (abo->flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID)
657                         tv.num_shared = 1;
658                 else
659                         tv.num_shared = 0;
660                 list_add(&tv.head, &list);
661         } else {
662                 gobj = NULL;
663                 abo = NULL;
664         }
665
666         amdgpu_vm_get_pd_bo(&fpriv->vm, &list, &vm_pd);
667
668         r = ttm_eu_reserve_buffers(&ticket, &list, true, &duplicates);
669         if (r)
670                 goto error_unref;
671
672         if (abo) {
673                 bo_va = amdgpu_vm_bo_find(&fpriv->vm, abo);
674                 if (!bo_va) {
675                         r = -ENOENT;
676                         goto error_backoff;
677                 }
678         } else if (args->operation != AMDGPU_VA_OP_CLEAR) {
679                 bo_va = fpriv->prt_va;
680         } else {
681                 bo_va = NULL;
682         }
683
684         switch (args->operation) {
685         case AMDGPU_VA_OP_MAP:
686                 va_flags = amdgpu_gem_va_map_flags(adev, args->flags);
687                 r = amdgpu_vm_bo_map(adev, bo_va, args->va_address,
688                                      args->offset_in_bo, args->map_size,
689                                      va_flags);
690                 break;
691         case AMDGPU_VA_OP_UNMAP:
692                 r = amdgpu_vm_bo_unmap(adev, bo_va, args->va_address);
693                 break;
694
695         case AMDGPU_VA_OP_CLEAR:
696                 r = amdgpu_vm_bo_clear_mappings(adev, &fpriv->vm,
697                                                 args->va_address,
698                                                 args->map_size);
699                 break;
700         case AMDGPU_VA_OP_REPLACE:
701                 va_flags = amdgpu_gem_va_map_flags(adev, args->flags);
702                 r = amdgpu_vm_bo_replace_map(adev, bo_va, args->va_address,
703                                              args->offset_in_bo, args->map_size,
704                                              va_flags);
705                 break;
706         default:
707                 break;
708         }
709         if (!r && !(args->flags & AMDGPU_VM_DELAY_UPDATE) && !amdgpu_vm_debug)
710                 amdgpu_gem_va_update_vm(adev, &fpriv->vm, bo_va,
711                                         args->operation);
712
713 error_backoff:
714         ttm_eu_backoff_reservation(&ticket, &list);
715
716 error_unref:
717         drm_gem_object_put(gobj);
718         return r;
719 }
720
721 int amdgpu_gem_op_ioctl(struct drm_device *dev, void *data,
722                         struct drm_file *filp)
723 {
724         struct amdgpu_device *adev = drm_to_adev(dev);
725         struct drm_amdgpu_gem_op *args = data;
726         struct drm_gem_object *gobj;
727         struct amdgpu_vm_bo_base *base;
728         struct amdgpu_bo *robj;
729         int r;
730
731         gobj = drm_gem_object_lookup(filp, args->handle);
732         if (gobj == NULL) {
733                 return -ENOENT;
734         }
735         robj = gem_to_amdgpu_bo(gobj);
736
737         r = amdgpu_bo_reserve(robj, false);
738         if (unlikely(r))
739                 goto out;
740
741         switch (args->op) {
742         case AMDGPU_GEM_OP_GET_GEM_CREATE_INFO: {
743                 struct drm_amdgpu_gem_create_in info;
744                 void __user *out = u64_to_user_ptr(args->value);
745
746                 info.bo_size = robj->tbo.base.size;
747                 info.alignment = robj->tbo.mem.page_alignment << PAGE_SHIFT;
748                 info.domains = robj->preferred_domains;
749                 info.domain_flags = robj->flags;
750                 amdgpu_bo_unreserve(robj);
751                 if (copy_to_user(out, &info, sizeof(info)))
752                         r = -EFAULT;
753                 break;
754         }
755         case AMDGPU_GEM_OP_SET_PLACEMENT:
756                 if (robj->prime_shared_count && (args->value & AMDGPU_GEM_DOMAIN_VRAM)) {
757                         r = -EINVAL;
758                         amdgpu_bo_unreserve(robj);
759                         break;
760                 }
761                 if (amdgpu_ttm_tt_get_usermm(robj->tbo.ttm)) {
762                         r = -EPERM;
763                         amdgpu_bo_unreserve(robj);
764                         break;
765                 }
766                 for (base = robj->vm_bo; base; base = base->next)
767                         if (amdgpu_xgmi_same_hive(amdgpu_ttm_adev(robj->tbo.bdev),
768                                 amdgpu_ttm_adev(base->vm->root.base.bo->tbo.bdev))) {
769                                 r = -EINVAL;
770                                 amdgpu_bo_unreserve(robj);
771                                 goto out;
772                         }
773
774
775                 robj->preferred_domains = args->value & (AMDGPU_GEM_DOMAIN_VRAM |
776                                                         AMDGPU_GEM_DOMAIN_GTT |
777                                                         AMDGPU_GEM_DOMAIN_CPU);
778                 robj->allowed_domains = robj->preferred_domains;
779                 if (robj->allowed_domains == AMDGPU_GEM_DOMAIN_VRAM)
780                         robj->allowed_domains |= AMDGPU_GEM_DOMAIN_GTT;
781
782                 if (robj->flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID)
783                         amdgpu_vm_bo_invalidate(adev, robj, true);
784
785                 amdgpu_bo_unreserve(robj);
786                 break;
787         default:
788                 amdgpu_bo_unreserve(robj);
789                 r = -EINVAL;
790         }
791
792 out:
793         drm_gem_object_put(gobj);
794         return r;
795 }
796
797 int amdgpu_mode_dumb_create(struct drm_file *file_priv,
798                             struct drm_device *dev,
799                             struct drm_mode_create_dumb *args)
800 {
801         struct amdgpu_device *adev = drm_to_adev(dev);
802         struct drm_gem_object *gobj;
803         uint32_t handle;
804         u64 flags = AMDGPU_GEM_CREATE_CPU_ACCESS_REQUIRED |
805                     AMDGPU_GEM_CREATE_CPU_GTT_USWC;
806         u32 domain;
807         int r;
808
809         /*
810          * The buffer returned from this function should be cleared, but
811          * it can only be done if the ring is enabled or we'll fail to
812          * create the buffer.
813          */
814         if (adev->mman.buffer_funcs_enabled)
815                 flags |= AMDGPU_GEM_CREATE_VRAM_CLEARED;
816
817         args->pitch = amdgpu_align_pitch(adev, args->width,
818                                          DIV_ROUND_UP(args->bpp, 8), 0);
819         args->size = (u64)args->pitch * args->height;
820         args->size = ALIGN(args->size, PAGE_SIZE);
821         domain = amdgpu_bo_get_preferred_pin_domain(adev,
822                                 amdgpu_display_supported_domains(adev, flags));
823         r = amdgpu_gem_object_create(adev, args->size, 0, domain, flags,
824                                      ttm_bo_type_device, NULL, &gobj);
825         if (r)
826                 return -ENOMEM;
827
828         r = drm_gem_handle_create(file_priv, gobj, &handle);
829         /* drop reference from allocate - handle holds it now */
830         drm_gem_object_put(gobj);
831         if (r) {
832                 return r;
833         }
834         args->handle = handle;
835         return 0;
836 }
837
838 #if defined(CONFIG_DEBUG_FS)
839
840 #define amdgpu_debugfs_gem_bo_print_flag(m, bo, flag)   \
841         if (bo->flags & (AMDGPU_GEM_CREATE_ ## flag)) { \
842                 seq_printf((m), " " #flag);             \
843         }
844
845 static int amdgpu_debugfs_gem_bo_info(int id, void *ptr, void *data)
846 {
847         struct drm_gem_object *gobj = ptr;
848         struct amdgpu_bo *bo = gem_to_amdgpu_bo(gobj);
849         struct seq_file *m = data;
850
851         struct dma_buf_attachment *attachment;
852         struct dma_buf *dma_buf;
853         unsigned domain;
854         const char *placement;
855         unsigned pin_count;
856
857         domain = amdgpu_mem_type_to_domain(bo->tbo.mem.mem_type);
858         switch (domain) {
859         case AMDGPU_GEM_DOMAIN_VRAM:
860                 placement = "VRAM";
861                 break;
862         case AMDGPU_GEM_DOMAIN_GTT:
863                 placement = " GTT";
864                 break;
865         case AMDGPU_GEM_DOMAIN_CPU:
866         default:
867                 placement = " CPU";
868                 break;
869         }
870         seq_printf(m, "\t0x%08x: %12ld byte %s",
871                    id, amdgpu_bo_size(bo), placement);
872
873         pin_count = READ_ONCE(bo->pin_count);
874         if (pin_count)
875                 seq_printf(m, " pin count %d", pin_count);
876
877         dma_buf = READ_ONCE(bo->tbo.base.dma_buf);
878         attachment = READ_ONCE(bo->tbo.base.import_attach);
879
880         if (attachment)
881                 seq_printf(m, " imported from %p%s", dma_buf,
882                            attachment->peer2peer ? " P2P" : "");
883         else if (dma_buf)
884                 seq_printf(m, " exported as %p", dma_buf);
885
886         amdgpu_debugfs_gem_bo_print_flag(m, bo, CPU_ACCESS_REQUIRED);
887         amdgpu_debugfs_gem_bo_print_flag(m, bo, NO_CPU_ACCESS);
888         amdgpu_debugfs_gem_bo_print_flag(m, bo, CPU_GTT_USWC);
889         amdgpu_debugfs_gem_bo_print_flag(m, bo, VRAM_CLEARED);
890         amdgpu_debugfs_gem_bo_print_flag(m, bo, SHADOW);
891         amdgpu_debugfs_gem_bo_print_flag(m, bo, VRAM_CONTIGUOUS);
892         amdgpu_debugfs_gem_bo_print_flag(m, bo, VM_ALWAYS_VALID);
893         amdgpu_debugfs_gem_bo_print_flag(m, bo, EXPLICIT_SYNC);
894
895         seq_printf(m, "\n");
896
897         return 0;
898 }
899
900 static int amdgpu_debugfs_gem_info(struct seq_file *m, void *data)
901 {
902         struct drm_info_node *node = (struct drm_info_node *)m->private;
903         struct drm_device *dev = node->minor->dev;
904         struct drm_file *file;
905         int r;
906
907         r = mutex_lock_interruptible(&dev->filelist_mutex);
908         if (r)
909                 return r;
910
911         list_for_each_entry(file, &dev->filelist, lhead) {
912                 struct task_struct *task;
913
914                 /*
915                  * Although we have a valid reference on file->pid, that does
916                  * not guarantee that the task_struct who called get_pid() is
917                  * still alive (e.g. get_pid(current) => fork() => exit()).
918                  * Therefore, we need to protect this ->comm access using RCU.
919                  */
920                 rcu_read_lock();
921                 task = pid_task(file->pid, PIDTYPE_PID);
922                 seq_printf(m, "pid %8d command %s:\n", pid_nr(file->pid),
923                            task ? task->comm : "<unknown>");
924                 rcu_read_unlock();
925
926                 spin_lock(&file->table_lock);
927                 idr_for_each(&file->object_idr, amdgpu_debugfs_gem_bo_info, m);
928                 spin_unlock(&file->table_lock);
929         }
930
931         mutex_unlock(&dev->filelist_mutex);
932         return 0;
933 }
934
935 static const struct drm_info_list amdgpu_debugfs_gem_list[] = {
936         {"amdgpu_gem_info", &amdgpu_debugfs_gem_info, 0, NULL},
937 };
938 #endif
939
940 int amdgpu_debugfs_gem_init(struct amdgpu_device *adev)
941 {
942 #if defined(CONFIG_DEBUG_FS)
943         return amdgpu_debugfs_add_files(adev, amdgpu_debugfs_gem_list,
944                                         ARRAY_SIZE(amdgpu_debugfs_gem_list));
945 #endif
946         return 0;
947 }