drivers/gpio/mpc8xxx_gpio.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2016
   4  * Mario Six, Guntermann & Drunck GmbH, mario.six@gdsys.cc
   5  *
   6  * based on arch/powerpc/include/asm/mpc85xx_gpio.h, which is
   7  *
   8  * Copyright 2010 eXMeritus, A Boeing Company
   9  */
  10
  11 #include <common.h>
  12 #include <dm.h>
  13 #include <mapmem.h>
  14 #include <asm/gpio.h>
  15
  16 struct ccsr_gpio {
  17         u32     gpdir;
  18         u32     gpodr;
  19         u32     gpdat;
  20         u32     gpier;
  21         u32     gpimr;
  22         u32     gpicr;
  23 };
  24
  25 struct mpc8xxx_gpio_data {
  26         /* The bank's register base in memory */
  27         struct ccsr_gpio __iomem *base;
  28         /* The address of the registers; used to identify the bank */
  29         ulong addr;
  30         /* The GPIO count of the bank */
  31         uint gpio_count;
  32         /* The GPDAT register cannot be used to determine the value of output
  33          * pins on MPC8572/MPC8536, so we shadow it and use the shadowed value
  34          * for output pins
  35          */
  36         u32 dat_shadow;
  37         ulong type;
  38 };
  39
  40 enum {
  41         MPC8XXX_GPIO_TYPE,
  42         MPC5121_GPIO_TYPE,
  43 };
  44
  45 inline u32 gpio_mask(uint gpio)
  46 {
  47         return (1U << (31 - (gpio)));
  48 }
  49
  50 static inline u32 mpc8xxx_gpio_get_val(struct ccsr_gpio *base, u32 mask)
  51 {
  52         return in_be32(&base->gpdat) & mask;
  53 }
  54
  55 static inline u32 mpc8xxx_gpio_get_dir(struct ccsr_gpio *base, u32 mask)
  56 {
  57         return in_be32(&base->gpdir) & mask;
  58 }
  59
  60 static inline int mpc8xxx_gpio_open_drain_val(struct ccsr_gpio *base, u32 mask)
  61 {
  62         return in_be32(&base->gpodr) & mask;
  63 }
  64
  65 static inline void mpc8xxx_gpio_open_drain_on(struct ccsr_gpio *base, u32
  66                                               gpios)
  67 {
  68         /* GPODR register 1 -> open drain on */
  69         setbits_be32(&base->gpodr, gpios);
  70 }
  71
  72 static inline void mpc8xxx_gpio_open_drain_off(struct ccsr_gpio *base,
  73                                                u32 gpios)
  74 {
  75         /* GPODR register 0 -> open drain off (actively driven) */
  76         clrbits_be32(&base->gpodr, gpios);
  77 }
  78
  79 static int mpc8xxx_gpio_direction_input(struct udevice *dev, uint gpio)
  80 {
  81         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
  82         u32 mask = gpio_mask(gpio);
  83
  84         /* GPDIR register 0 -> input */
  85         clrbits_be32(&data->base->gpdir, mask);
  86
  87         return 0;
  88 }
  89
  90 static int mpc8xxx_gpio_set_value(struct udevice *dev, uint gpio, int value)
  91 {
  92         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
  93         struct ccsr_gpio *base = data->base;
  94         u32 mask = gpio_mask(gpio);
  95         u32 gpdir;
  96
  97         if (value) {
  98                 data->dat_shadow |= mask;
  99         } else {
 100                 data->dat_shadow &= ~mask;
 101         }
 102
 103         gpdir = in_be32(&base->gpdir);
 104         gpdir |= gpio_mask(gpio);
 105         out_be32(&base->gpdat, gpdir & data->dat_shadow);
 106         out_be32(&base->gpdir, gpdir);
 107
 108         return 0;
 109 }
 110
 111 static int mpc8xxx_gpio_direction_output(struct udevice *dev, uint gpio,
 112                                          int value)
 113 {
 114         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
 115
 116         /* GPIO 28..31 are input only on MPC5121 */
 117         if (data->type == MPC5121_GPIO_TYPE && gpio >= 28)
 118                 return -EINVAL;
 119
 120         return mpc8xxx_gpio_set_value(dev, gpio, value);
 121 }
 122
 123 static int mpc8xxx_gpio_get_value(struct udevice *dev, uint gpio)
 124 {
 125         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
 126
 127         if (!!mpc8xxx_gpio_get_dir(data->base, gpio_mask(gpio))) {
 128                 /* Output -> use shadowed value */
 129                 return !!(data->dat_shadow & gpio_mask(gpio));
 130         }
 131
 132         /* Input -> read value from GPDAT register */
 133         return !!mpc8xxx_gpio_get_val(data->base, gpio_mask(gpio));
 134 }
 135
 136 static int mpc8xxx_gpio_get_function(struct udevice *dev, uint gpio)
 137 {
 138         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
 139         int dir;
 140
 141         dir = !!mpc8xxx_gpio_get_dir(data->base, gpio_mask(gpio));
 142         return dir ? GPIOF_OUTPUT : GPIOF_INPUT;
 143 }
 144
 145 #if CONFIG_IS_ENABLED(OF_CONTROL)
 146 static int mpc8xxx_gpio_ofdata_to_platdata(struct udevice *dev)
 147 {
 148         struct mpc8xxx_gpio_plat *plat = dev_get_platdata(dev);
 149         fdt_addr_t addr;
 150         u32 reg[2];
 151
 152         dev_read_u32_array(dev, "reg", reg, 2);
 153         addr = dev_translate_address(dev, reg);
 154
 155         plat->addr = addr;
 156         plat->size = reg[1];
 157         plat->ngpios = dev_read_u32_default(dev, "ngpios", 32);
 158
 159         return 0;
 160 }
 161 #endif
 162
 163 static int mpc8xxx_gpio_platdata_to_priv(struct udevice *dev)
 164 {
 165         struct mpc8xxx_gpio_data *priv = dev_get_priv(dev);
 166         struct mpc8xxx_gpio_plat *plat = dev_get_platdata(dev);
 167         unsigned long size = plat->size;
 168         ulong driver_data = dev_get_driver_data(dev);
 169
 170         if (size == 0)
 171                 size = 0x100;
 172
 173         priv->addr = plat->addr;
 174         priv->base = map_sysmem(plat->addr, size);
 175
 176         if (!priv->base)
 177                 return -ENOMEM;
 178
 179         priv->gpio_count = plat->ngpios;
 180         priv->dat_shadow = 0;
 181
 182         priv->type = driver_data;
 183
 184         return 0;
 185 }
 186
 187 static int mpc8xxx_gpio_probe(struct udevice *dev)
 188 {
 189         struct gpio_dev_priv *uc_priv = dev_get_uclass_priv(dev);
 190         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
 191         char name[32], *str;
 192
 193         mpc8xxx_gpio_platdata_to_priv(dev);
 194
 195         snprintf(name, sizeof(name), "MPC@%lx_", data->addr);
 196         str = strdup(name);
 197
 198         if (!str)
 199                 return -ENOMEM;
 200
 201         uc_priv->bank_name = str;
 202         uc_priv->gpio_count = data->gpio_count;
 203
 204         return 0;
 205 }
 206
 207 static const struct dm_gpio_ops gpio_mpc8xxx_ops = {
 208         .direction_input        = mpc8xxx_gpio_direction_input,
 209         .direction_output       = mpc8xxx_gpio_direction_output,
 210         .get_value              = mpc8xxx_gpio_get_value,
 211         .set_value              = mpc8xxx_gpio_set_value,
 212         .get_function           = mpc8xxx_gpio_get_function,
 213 };
 214
 215 static const struct udevice_id mpc8xxx_gpio_ids[] = {
 216         { .compatible = "fsl,pq3-gpio", .data = MPC8XXX_GPIO_TYPE },
 217         { .compatible = "fsl,mpc8308-gpio", .data = MPC8XXX_GPIO_TYPE },
 218         { .compatible = "fsl,mpc8349-gpio", .data = MPC8XXX_GPIO_TYPE },
 219         { .compatible = "fsl,mpc8572-gpio", .data = MPC8XXX_GPIO_TYPE},
 220         { .compatible = "fsl,mpc8610-gpio", .data = MPC8XXX_GPIO_TYPE},
 221         { .compatible = "fsl,mpc5121-gpio", .data = MPC5121_GPIO_TYPE, },
 222         { .compatible = "fsl,qoriq-gpio", .data = MPC8XXX_GPIO_TYPE },
 223         { /* sentinel */ }
 224 };
 225
 226 U_BOOT_DRIVER(gpio_mpc8xxx) = {
 227         .name   = "gpio_mpc8xxx",
 228         .id     = UCLASS_GPIO,
 229         .ops    = &gpio_mpc8xxx_ops,
 230 #if CONFIG_IS_ENABLED(OF_CONTROL)
 231         .ofdata_to_platdata = mpc8xxx_gpio_ofdata_to_platdata,
 232         .platdata_auto_alloc_size = sizeof(struct mpc8xxx_gpio_plat),
 233         .of_match = mpc8xxx_gpio_ids,
 234 #endif
 235         .probe  = mpc8xxx_gpio_probe,
 236         .priv_auto_alloc_size = sizeof(struct mpc8xxx_gpio_data),
 237 };