Merge tag 'u-boot-atmel-fixes-2021.01-b' of https://gitlab.denx.de/u-boot/custodians...
[platform/kernel/u-boot.git] / drivers / ddr / fsl / Kconfig
1 config SYS_FSL_DDR
2         bool
3         help
4           Select Freescale General DDR driver, shared between most Freescale
5           PowerPC- based SoCs (such as mpc83xx, mpc85xx, mpc86xx) and ARM-
6           based Layerscape SoCs (such as ls2080a).
7
8 config SYS_FSL_MMDC
9         bool
10         help
11           Select Freescale Multi Mode DDR controller (MMDC).
12
13 config SYS_FSL_DDR_BE
14         bool
15         help
16                 Access DDR registers in big-endian
17
18 config SYS_FSL_DDR_LE
19         bool
20         help
21                 Access DDR registers in little-endian
22
23 config FSL_DDR_BIST
24         bool
25
26 config FSL_DDR_INTERACTIVE
27         bool
28
29 config FSL_DDR_SYNC_REFRESH
30         bool
31
32 config FSL_DDR_FIRST_SLOT_QUAD_CAPABLE
33         bool
34
35 menu "Freescale DDR controllers"
36         depends on SYS_FSL_DDR
37
38 config SYS_NUM_DDR_CTLRS
39         int "Maximum DDR controllers"
40         default 3 if    ARCH_LS2080A    || \
41                         ARCH_T4240
42         default 2 if    ARCH_B4860      || \
43                         ARCH_BSC9132    || \
44                         ARCH_MPC8572    || \
45                         ARCH_MPC8641    || \
46                         ARCH_P4080      || \
47                         ARCH_P5020      || \
48                         ARCH_P5040      || \
49                         ARCH_LX2160A    || \
50                         ARCH_LX2162A    || \
51                         ARCH_T4160
52         default 1
53
54 config SYS_FSL_DDR_VER
55         int
56         default 50 if SYS_FSL_DDR_VER_50
57         default 47 if SYS_FSL_DDR_VER_47
58         default 46 if SYS_FSL_DDR_VER_46
59         default 44 if SYS_FSL_DDR_VER_44
60
61 config SYS_FSL_DDR_VER_50
62         bool
63
64 config SYS_FSL_DDR_VER_47
65         bool
66
67 config SYS_FSL_DDR_VER_46
68         bool
69
70 config SYS_FSL_DDR_VER_44
71         bool
72
73 config SYS_FSL_DDRC_GEN1
74         bool
75         help
76           Enable Freescale DDR controller.
77
78 config SYS_FSL_DDRC_GEN2
79         bool
80         depends on !MPC86xx
81         help
82           Enable Freescale DDR2 controller.
83
84 config SYS_FSL_DDRC_86XX_GEN2
85         bool
86         depends on MPC86xx
87         help
88           Enable Freescale DDR2 controller for MPC86xx SoCs.
89
90 config SYS_FSL_DDRC_GEN3
91         bool
92         depends on PPC
93         help
94           Enable Freescale DDR3 controller for PowerPC SoCs.
95
96 config SYS_FSL_DDRC_ARM_GEN3
97         bool
98         depends on ARM
99         help
100           Enable Freescale DDR3 controller for ARM SoCs.
101
102 config SYS_FSL_DDRC_GEN4
103         bool
104         help
105           Enable Freescale DDR4 controller.
106
107 config SYS_FSL_HAS_DDR4
108         bool
109
110 config SYS_FSL_HAS_DDR3
111         bool
112
113 config SYS_FSL_HAS_DDR2
114         bool
115
116 config SYS_FSL_HAS_DDR1
117         bool
118
119 choice
120         prompt "DDR technology"
121         default SYS_FSL_DDR4 if SYS_FSL_HAS_DDR4
122         default SYS_FSL_DDR3 if SYS_FSL_HAS_DDR3
123         default SYS_FSL_DDR2 if SYS_FSL_HAS_DDR2
124         default SYS_FSL_DDR1 if SYS_FSL_HAS_DDR1
125
126 config SYS_FSL_DDR4
127         bool "Freescale DDR4 controller"
128         depends on SYS_FSL_HAS_DDR4
129         select SYS_FSL_DDRC_GEN4
130
131 config SYS_FSL_DDR3
132         bool "Freescale DDR3 controller"
133         depends on SYS_FSL_HAS_DDR3
134         select SYS_FSL_DDRC_GEN3 if PPC
135         select SYS_FSL_DDRC_ARM_GEN3 if ARM
136
137 config SYS_FSL_DDR2
138         bool "Freescale DDR2 controller"
139         depends on SYS_FSL_HAS_DDR2
140         select SYS_FSL_DDRC_GEN2 if (!MPC86xx && !SYS_FSL_DDRC_GEN3)
141         select SYS_FSL_DDRC_86XX_GEN2 if MPC86xx
142
143 config SYS_FSL_DDR1
144         bool "Freescale DDR1 controller"
145         depends on SYS_FSL_HAS_DDR1
146         select SYS_FSL_DDRC_GEN1
147
148 endchoice
149
150 endmenu
151
152 config SYS_FSL_ERRATUM_A008378
153         bool
154
155 config SYS_FSL_ERRATUM_A008109
156         bool
157
158 config SYS_FSL_ERRATUM_A008511
159         bool
160
161 config SYS_FSL_ERRATUM_A009663
162         bool
163
164 config SYS_FSL_ERRATUM_A009801
165         bool
166
167 config SYS_FSL_ERRATUM_A009803
168         bool
169
170 config SYS_FSL_ERRATUM_A009942
171         bool
172
173 config SYS_FSL_ERRATUM_A010165
174         bool
175
176 config SYS_FSL_ERRATUM_NMG_DDR120
177         bool
178
179 config SYS_FSL_ERRATUM_DDR_115
180         bool
181
182 config SYS_FSL_ERRATUM_DDR111_DDR134
183         bool
184
185 config SYS_FSL_ERRATUM_DDR_A003
186         bool
187
188 config SYS_FSL_ERRATUM_DDR_A003474
189         bool