drivers/ddr/Kconfig

   1 choice
   2         prompt "Method to determine DDR clock frequency"
   3         default STATIC_DDR_CLK_FREQ
   4         depends on ARCH_P1010 || ARCH_P1020 || ARCH_P2020 || ARCH_T1024 \
   5                 || ARCH_T1042 || ARCH_T2080 || ARCH_T4240 || ARCH_LS1021A \
   6                 || FSL_LSCH2 || FSL_LSCH3 || TARGET_KMCENT2
   7         help
   8           The DDR clock frequency can either be defined statically now at
   9           build time, or can be determined at run-time via the
  10           get_board_ddr_clk function.
  11
  12 config DYNAMIC_DDR_CLK_FREQ
  13         bool "Run-time DDR clock frequency"
  14
  15 config STATIC_DDR_CLK_FREQ
  16         bool "Build-time static DDR clock frequency"
  17
  18 endchoice
  19
  20 config DDR_CLK_FREQ
  21         int "DDR clock frequency in Hz"
  22         depends on STATIC_DDR_CLK_FREQ
  23         default 100000000
  24         help
  25           The DDR clock frequency, specified in Hz.
  26
  27 config DDR_SPD
  28         bool "JEDEC Serial Presence Detect (SPD) support"
  29         help
  30           For memory controllers that can utilize it, add enable support for
  31           using the JEDEC SDP standard.
  32
  33 config SYS_SPD_BUS_NUM
  34         int "I2C bus number for DDR SPD"
  35         depends on DDR_SPD || SYS_I2C_LEGACY || SPL_SYS_I2C_LEGACY
  36         default 0
  37
  38 source "drivers/ddr/altera/Kconfig"
  39 source "drivers/ddr/imx/Kconfig"
  40
  41 config SPD_EEPROM
  42         bool "DDR controller makes use of an SPD EEPROM for JEDEC information"
  43         depends on SYS_FSL_DDR || SYS_FSL_MMDC || CONFIG_ARMADA_XP
  44         help
  45           Get DDR timing information from an I2C EEPROM. Common with pluggable
  46           memory modules such as SODIMMs. You must define SPD_EEPROM_ADDRESS
  47           to the I2C address of the SPD EEPROM.