drivers/crypto/fsl/jr.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright 2008-2014 Freescale Semiconductor, Inc.
   4  *
   5  * Based on CAAM driver in drivers/crypto/caam in Linux
   6  */
   7
   8 #include <common.h>
   9 #include <cpu_func.h>
  10 #include <log.h>
  11 #include <malloc.h>
  12 #include "fsl_sec.h"
  13 #include "jr.h"
  14 #include "jobdesc.h"
  15 #include "desc_constr.h"
  16 #include <time.h>
  17 #include <asm/cache.h>
  18 #ifdef CONFIG_FSL_CORENET
  19 #include <asm/cache.h>
  20 #include <asm/fsl_pamu.h>
  21 #endif
  22
  23 #define CIRC_CNT(head, tail, size)      (((head) - (tail)) & (size - 1))
  24 #define CIRC_SPACE(head, tail, size)    CIRC_CNT((tail), (head) + 1, (size))
  25
  26 uint32_t sec_offset[CONFIG_SYS_FSL_MAX_NUM_OF_SEC] = {
  27         0,
  28 #if defined(CONFIG_ARCH_C29X)
  29         CONFIG_SYS_FSL_SEC_IDX_OFFSET,
  30         2 * CONFIG_SYS_FSL_SEC_IDX_OFFSET
  31 #endif
  32 };
  33
  34 #define SEC_ADDR(idx)   \
  35         ((CONFIG_SYS_FSL_SEC_ADDR + sec_offset[idx]))
  36
  37 #define SEC_JR0_ADDR(idx)       \
  38         (SEC_ADDR(idx) +        \
  39          (CONFIG_SYS_FSL_JR0_OFFSET - CONFIG_SYS_FSL_SEC_OFFSET))
  40
  41 struct jobring jr0[CONFIG_SYS_FSL_MAX_NUM_OF_SEC];
  42
  43 static inline void start_jr0(uint8_t sec_idx)
  44 {
  45         ccsr_sec_t *sec = (void *)SEC_ADDR(sec_idx);
  46         u32 ctpr_ms = sec_in32(&sec->ctpr_ms);
  47         u32 scfgr = sec_in32(&sec->scfgr);
  48
  49         if (ctpr_ms & SEC_CTPR_MS_VIRT_EN_INCL) {
  50                 /* VIRT_EN_INCL = 1 & VIRT_EN_POR = 1 or
  51                  * VIRT_EN_INCL = 1 & VIRT_EN_POR = 0 & SEC_SCFGR_VIRT_EN = 1
  52                  */
  53                 if ((ctpr_ms & SEC_CTPR_MS_VIRT_EN_POR) ||
  54                     (scfgr & SEC_SCFGR_VIRT_EN))
  55                         sec_out32(&sec->jrstartr, CONFIG_JRSTARTR_JR0);
  56         } else {
  57                 /* VIRT_EN_INCL = 0 && VIRT_EN_POR_VALUE = 1 */
  58                 if (ctpr_ms & SEC_CTPR_MS_VIRT_EN_POR)
  59                         sec_out32(&sec->jrstartr, CONFIG_JRSTARTR_JR0);
  60         }
  61 }
  62
  63 static inline void jr_reset_liodn(uint8_t sec_idx)
  64 {
  65         ccsr_sec_t *sec = (void *)SEC_ADDR(sec_idx);
  66         sec_out32(&sec->jrliodnr[0].ls, 0);
  67 }
  68
  69 static inline void jr_disable_irq(uint8_t sec_idx)
  70 {
  71         struct jr_regs *regs = (struct jr_regs *)SEC_JR0_ADDR(sec_idx);
  72         uint32_t jrcfg = sec_in32(&regs->jrcfg1);
  73
  74         jrcfg = jrcfg | JR_INTMASK;
  75
  76         sec_out32(&regs->jrcfg1, jrcfg);
  77 }
  78
  79 static void jr_initregs(uint8_t sec_idx)
  80 {
  81         struct jr_regs *regs = (struct jr_regs *)SEC_JR0_ADDR(sec_idx);
  82         struct jobring *jr = &jr0[sec_idx];
  83         phys_addr_t ip_base = virt_to_phys((void *)jr->input_ring);
  84         phys_addr_t op_base = virt_to_phys((void *)jr->output_ring);
  85
  86 #ifdef CONFIG_PHYS_64BIT
  87         sec_out32(&regs->irba_h, ip_base >> 32);
  88 #else
  89         sec_out32(&regs->irba_h, 0x0);
  90 #endif
  91         sec_out32(&regs->irba_l, (uint32_t)ip_base);
  92 #ifdef CONFIG_PHYS_64BIT
  93         sec_out32(&regs->orba_h, op_base >> 32);
  94 #else
  95         sec_out32(&regs->orba_h, 0x0);
  96 #endif
  97         sec_out32(&regs->orba_l, (uint32_t)op_base);
  98         sec_out32(&regs->ors, JR_SIZE);
  99         sec_out32(&regs->irs, JR_SIZE);
 100
 101         if (!jr->irq)
 102                 jr_disable_irq(sec_idx);
 103 }
 104
 105 static int jr_init(uint8_t sec_idx)
 106 {
 107         struct jobring *jr = &jr0[sec_idx];
 108
 109         memset(jr, 0, sizeof(struct jobring));
 110
 111         jr->jq_id = DEFAULT_JR_ID;
 112         jr->irq = DEFAULT_IRQ;
 113
 114 #ifdef CONFIG_FSL_CORENET
 115         jr->liodn = DEFAULT_JR_LIODN;
 116 #endif
 117         jr->size = JR_SIZE;
 118         jr->input_ring = (dma_addr_t *)memalign(ARCH_DMA_MINALIGN,
 119                                 JR_SIZE * sizeof(dma_addr_t));
 120         if (!jr->input_ring)
 121                 return -1;
 122
 123         jr->op_size = roundup(JR_SIZE * sizeof(struct op_ring),
 124                               ARCH_DMA_MINALIGN);
 125         jr->output_ring =
 126             (struct op_ring *)memalign(ARCH_DMA_MINALIGN, jr->op_size);
 127         if (!jr->output_ring)
 128                 return -1;
 129
 130         memset(jr->input_ring, 0, JR_SIZE * sizeof(dma_addr_t));
 131         memset(jr->output_ring, 0, jr->op_size);
 132
 133         start_jr0(sec_idx);
 134
 135         jr_initregs(sec_idx);
 136
 137         return 0;
 138 }
 139
 140 static int jr_sw_cleanup(uint8_t sec_idx)
 141 {
 142         struct jobring *jr = &jr0[sec_idx];
 143
 144         jr->head = 0;
 145         jr->tail = 0;
 146         jr->read_idx = 0;
 147         jr->write_idx = 0;
 148         memset(jr->info, 0, sizeof(jr->info));
 149         memset(jr->input_ring, 0, jr->size * sizeof(dma_addr_t));
 150         memset(jr->output_ring, 0, jr->size * sizeof(struct op_ring));
 151
 152         return 0;
 153 }
 154
 155 static int jr_hw_reset(uint8_t sec_idx)
 156 {
 157         struct jr_regs *regs = (struct jr_regs *)SEC_JR0_ADDR(sec_idx);
 158         uint32_t timeout = 100000;
 159         uint32_t jrint, jrcr;
 160
 161         sec_out32(&regs->jrcr, JRCR_RESET);
 162         do {
 163                 jrint = sec_in32(&regs->jrint);
 164         } while (((jrint & JRINT_ERR_HALT_MASK) ==
 165                   JRINT_ERR_HALT_INPROGRESS) && --timeout);
 166
 167         jrint = sec_in32(&regs->jrint);
 168         if (((jrint & JRINT_ERR_HALT_MASK) !=
 169              JRINT_ERR_HALT_INPROGRESS) && timeout == 0)
 170                 return -1;
 171
 172         timeout = 100000;
 173         sec_out32(&regs->jrcr, JRCR_RESET);
 174         do {
 175                 jrcr = sec_in32(&regs->jrcr);
 176         } while ((jrcr & JRCR_RESET) && --timeout);
 177
 178         if (timeout == 0)
 179                 return -1;
 180
 181         return 0;
 182 }
 183
 184 /* -1 --- error, can't enqueue -- no space available */
 185 static int jr_enqueue(uint32_t *desc_addr,
 186                void (*callback)(uint32_t status, void *arg),
 187                void *arg, uint8_t sec_idx)
 188 {
 189         struct jr_regs *regs = (struct jr_regs *)SEC_JR0_ADDR(sec_idx);
 190         struct jobring *jr = &jr0[sec_idx];
 191         int head = jr->head;
 192         uint32_t desc_word;
 193         int length = desc_len(desc_addr);
 194         int i;
 195 #ifdef CONFIG_PHYS_64BIT
 196         uint32_t *addr_hi, *addr_lo;
 197 #endif
 198
 199         /* The descriptor must be submitted to SEC block as per endianness
 200          * of the SEC Block.
 201          * So, if the endianness of Core and SEC block is different, each word
 202          * of the descriptor will be byte-swapped.
 203          */
 204         for (i = 0; i < length; i++) {
 205                 desc_word = desc_addr[i];
 206                 sec_out32((uint32_t *)&desc_addr[i], desc_word);
 207         }
 208
 209         phys_addr_t desc_phys_addr = virt_to_phys(desc_addr);
 210
 211         jr->info[head].desc_phys_addr = desc_phys_addr;
 212         jr->info[head].callback = (void *)callback;
 213         jr->info[head].arg = arg;
 214         jr->info[head].op_done = 0;
 215
 216         unsigned long start = (unsigned long)&jr->info[head] &
 217                                         ~(ARCH_DMA_MINALIGN - 1);
 218         unsigned long end = ALIGN((unsigned long)&jr->info[head] +
 219                                   sizeof(struct jr_info), ARCH_DMA_MINALIGN);
 220         flush_dcache_range(start, end);
 221
 222 #ifdef CONFIG_PHYS_64BIT
 223         /* Write the 64 bit Descriptor address on Input Ring.
 224          * The 32 bit hign and low part of the address will
 225          * depend on endianness of SEC block.
 226          */
 227 #ifdef CONFIG_SYS_FSL_SEC_LE
 228         addr_lo = (uint32_t *)(&jr->input_ring[head]);
 229         addr_hi = (uint32_t *)(&jr->input_ring[head]) + 1;
 230 #elif defined(CONFIG_SYS_FSL_SEC_BE)
 231         addr_hi = (uint32_t *)(&jr->input_ring[head]);
 232         addr_lo = (uint32_t *)(&jr->input_ring[head]) + 1;
 233 #endif /* ifdef CONFIG_SYS_FSL_SEC_LE */
 234
 235         sec_out32(addr_hi, (uint32_t)(desc_phys_addr >> 32));
 236         sec_out32(addr_lo, (uint32_t)(desc_phys_addr));
 237
 238 #else
 239         /* Write the 32 bit Descriptor address on Input Ring. */
 240         sec_out32(&jr->input_ring[head], desc_phys_addr);
 241 #endif /* ifdef CONFIG_PHYS_64BIT */
 242
 243         start = (unsigned long)&jr->input_ring[head] & ~(ARCH_DMA_MINALIGN - 1);
 244         end = ALIGN((unsigned long)&jr->input_ring[head] +
 245                      sizeof(dma_addr_t), ARCH_DMA_MINALIGN);
 246         flush_dcache_range(start, end);
 247
 248         jr->head = (head + 1) & (jr->size - 1);
 249
 250         /* Invalidate output ring */
 251         start = (unsigned long)jr->output_ring &
 252                                         ~(ARCH_DMA_MINALIGN - 1);
 253         end = ALIGN((unsigned long)jr->output_ring + jr->op_size,
 254                     ARCH_DMA_MINALIGN);
 255         invalidate_dcache_range(start, end);
 256
 257         sec_out32(&regs->irja, 1);
 258
 259         return 0;
 260 }
 261
 262 static int jr_dequeue(int sec_idx)
 263 {
 264         struct jr_regs *regs = (struct jr_regs *)SEC_JR0_ADDR(sec_idx);
 265         struct jobring *jr = &jr0[sec_idx];
 266         int head = jr->head;
 267         int tail = jr->tail;
 268         int idx, i, found;
 269         void (*callback)(uint32_t status, void *arg);
 270         void *arg = NULL;
 271 #ifdef CONFIG_PHYS_64BIT
 272         uint32_t *addr_hi, *addr_lo;
 273 #else
 274         uint32_t *addr;
 275 #endif
 276
 277         while (sec_in32(&regs->orsf) && CIRC_CNT(jr->head, jr->tail,
 278                                                  jr->size)) {
 279
 280                 found = 0;
 281
 282                 phys_addr_t op_desc;
 283         #ifdef CONFIG_PHYS_64BIT
 284                 /* Read the 64 bit Descriptor address from Output Ring.
 285                  * The 32 bit hign and low part of the address will
 286                  * depend on endianness of SEC block.
 287                  */
 288         #ifdef CONFIG_SYS_FSL_SEC_LE
 289                 addr_lo = (uint32_t *)(&jr->output_ring[jr->tail].desc);
 290                 addr_hi = (uint32_t *)(&jr->output_ring[jr->tail].desc) + 1;
 291         #elif defined(CONFIG_SYS_FSL_SEC_BE)
 292                 addr_hi = (uint32_t *)(&jr->output_ring[jr->tail].desc);
 293                 addr_lo = (uint32_t *)(&jr->output_ring[jr->tail].desc) + 1;
 294         #endif /* ifdef CONFIG_SYS_FSL_SEC_LE */
 295
 296                 op_desc = ((u64)sec_in32(addr_hi) << 32) |
 297                           ((u64)sec_in32(addr_lo));
 298
 299         #else
 300                 /* Read the 32 bit Descriptor address from Output Ring. */
 301                 addr = (uint32_t *)&jr->output_ring[jr->tail].desc;
 302                 op_desc = sec_in32(addr);
 303         #endif /* ifdef CONFIG_PHYS_64BIT */
 304
 305                 uint32_t status = sec_in32(&jr->output_ring[jr->tail].status);
 306
 307                 for (i = 0; CIRC_CNT(head, tail + i, jr->size) >= 1; i++) {
 308                         idx = (tail + i) & (jr->size - 1);
 309                         if (op_desc == jr->info[idx].desc_phys_addr) {
 310                                 found = 1;
 311                                 break;
 312                         }
 313                 }
 314
 315                 /* Error condition if match not found */
 316                 if (!found)
 317                         return -1;
 318
 319                 jr->info[idx].op_done = 1;
 320                 callback = (void *)jr->info[idx].callback;
 321                 arg = jr->info[idx].arg;
 322
 323                 /* When the job on tail idx gets done, increment
 324                  * tail till the point where job completed out of oredr has
 325                  * been taken into account
 326                  */
 327                 if (idx == tail)
 328                         do {
 329                                 tail = (tail + 1) & (jr->size - 1);
 330                         } while (jr->info[tail].op_done);
 331
 332                 jr->tail = tail;
 333                 jr->read_idx = (jr->read_idx + 1) & (jr->size - 1);
 334
 335                 sec_out32(&regs->orjr, 1);
 336                 jr->info[idx].op_done = 0;
 337
 338                 callback(status, arg);
 339         }
 340
 341         return 0;
 342 }
 343
 344 static void desc_done(uint32_t status, void *arg)
 345 {
 346         struct result *x = arg;
 347         x->status = status;
 348 #ifndef CONFIG_SPL_BUILD
 349         caam_jr_strstatus(status);
 350 #endif
 351         x->done = 1;
 352 }
 353
 354 static inline int run_descriptor_jr_idx(uint32_t *desc, uint8_t sec_idx)
 355 {
 356         unsigned long long timeval = get_ticks();
 357         unsigned long long timeout = usec2ticks(CONFIG_SEC_DEQ_TIMEOUT);
 358         struct result op;
 359         int ret = 0;
 360
 361         memset(&op, 0, sizeof(op));
 362
 363         ret = jr_enqueue(desc, desc_done, &op, sec_idx);
 364         if (ret) {
 365                 debug("Error in SEC enq\n");
 366                 ret = JQ_ENQ_ERR;
 367                 goto out;
 368         }
 369
 370         timeval = get_ticks();
 371         timeout = usec2ticks(CONFIG_SEC_DEQ_TIMEOUT);
 372         while (op.done != 1) {
 373                 ret = jr_dequeue(sec_idx);
 374                 if (ret) {
 375                         debug("Error in SEC deq\n");
 376                         ret = JQ_DEQ_ERR;
 377                         goto out;
 378                 }
 379
 380                 if ((get_ticks() - timeval) > timeout) {
 381                         debug("SEC Dequeue timed out\n");
 382                         ret = JQ_DEQ_TO_ERR;
 383                         goto out;
 384                 }
 385         }
 386
 387         if (op.status) {
 388                 debug("Error %x\n", op.status);
 389                 ret = op.status;
 390         }
 391 out:
 392         return ret;
 393 }
 394
 395 int run_descriptor_jr(uint32_t *desc)
 396 {
 397         return run_descriptor_jr_idx(desc, 0);
 398 }
 399
 400 static inline int jr_reset_sec(uint8_t sec_idx)
 401 {
 402         if (jr_hw_reset(sec_idx) < 0)
 403                 return -1;
 404
 405         /* Clean up the jobring structure maintained by software */
 406         jr_sw_cleanup(sec_idx);
 407
 408         return 0;
 409 }
 410
 411 int jr_reset(void)
 412 {
 413         return jr_reset_sec(0);
 414 }
 415
 416 static inline int sec_reset_idx(uint8_t sec_idx)
 417 {
 418         ccsr_sec_t *sec = (void *)SEC_ADDR(sec_idx);
 419         uint32_t mcfgr = sec_in32(&sec->mcfgr);
 420         uint32_t timeout = 100000;
 421
 422         mcfgr |= MCFGR_SWRST;
 423         sec_out32(&sec->mcfgr, mcfgr);
 424
 425         mcfgr |= MCFGR_DMA_RST;
 426         sec_out32(&sec->mcfgr, mcfgr);
 427         do {
 428                 mcfgr = sec_in32(&sec->mcfgr);
 429         } while ((mcfgr & MCFGR_DMA_RST) == MCFGR_DMA_RST && --timeout);
 430
 431         if (timeout == 0)
 432                 return -1;
 433
 434         timeout = 100000;
 435         do {
 436                 mcfgr = sec_in32(&sec->mcfgr);
 437         } while ((mcfgr & MCFGR_SWRST) == MCFGR_SWRST && --timeout);
 438
 439         if (timeout == 0)
 440                 return -1;
 441
 442         return 0;
 443 }
 444 int sec_reset(void)
 445 {
 446         return sec_reset_idx(0);
 447 }
 448 #ifndef CONFIG_SPL_BUILD
 449 static int instantiate_rng(uint8_t sec_idx)
 450 {
 451         u32 *desc;
 452         u32 rdsta_val;
 453         int ret = 0, sh_idx, size;
 454         ccsr_sec_t __iomem *sec = (ccsr_sec_t __iomem *)SEC_ADDR(sec_idx);
 455         struct rng4tst __iomem *rng =
 456                         (struct rng4tst __iomem *)&sec->rng;
 457
 458         desc = memalign(ARCH_DMA_MINALIGN, sizeof(uint32_t) * 6);
 459         if (!desc) {
 460                 printf("cannot allocate RNG init descriptor memory\n");
 461                 return -1;
 462         }
 463
 464         for (sh_idx = 0; sh_idx < RNG4_MAX_HANDLES; sh_idx++) {
 465                 /*
 466                  * If the corresponding bit is set, this state handle
 467                  * was initialized by somebody else, so it's left alone.
 468                  */
 469                 rdsta_val = sec_in32(&rng->rdsta) & RNG_STATE_HANDLE_MASK;
 470                 if (rdsta_val & (1 << sh_idx))
 471                         continue;
 472
 473                 inline_cnstr_jobdesc_rng_instantiation(desc, sh_idx);
 474                 size = roundup(sizeof(uint32_t) * 6, ARCH_DMA_MINALIGN);
 475                 flush_dcache_range((unsigned long)desc,
 476                                    (unsigned long)desc + size);
 477
 478                 ret = run_descriptor_jr_idx(desc, sec_idx);
 479
 480                 if (ret)
 481                         printf("RNG: Instantiation failed with error 0x%x\n",
 482                                ret);
 483
 484                 rdsta_val = sec_in32(&rng->rdsta) & RNG_STATE_HANDLE_MASK;
 485                 if (!(rdsta_val & (1 << sh_idx))) {
 486                         free(desc);
 487                         return -1;
 488                 }
 489
 490                 memset(desc, 0, sizeof(uint32_t) * 6);
 491         }
 492
 493         free(desc);
 494
 495         return ret;
 496 }
 497
 498 static u8 get_rng_vid(uint8_t sec_idx)
 499 {
 500         ccsr_sec_t *sec = (void *)SEC_ADDR(sec_idx);
 501         u32 cha_vid = sec_in32(&sec->chavid_ls);
 502
 503         return (cha_vid & SEC_CHAVID_RNG_LS_MASK) >> SEC_CHAVID_LS_RNG_SHIFT;
 504 }
 505
 506 /*
 507  * By default, the TRNG runs for 200 clocks per sample;
 508  * 1200 clocks per sample generates better entropy.
 509  */
 510 static void kick_trng(int ent_delay, uint8_t sec_idx)
 511 {
 512         ccsr_sec_t __iomem *sec = (ccsr_sec_t __iomem *)SEC_ADDR(sec_idx);
 513         struct rng4tst __iomem *rng =
 514                         (struct rng4tst __iomem *)&sec->rng;
 515         u32 val;
 516
 517         /* put RNG4 into program mode */
 518         sec_setbits32(&rng->rtmctl, RTMCTL_PRGM);
 519         /* rtsdctl bits 0-15 contain "Entropy Delay, which defines the
 520          * length (in system clocks) of each Entropy sample taken
 521          * */
 522         val = sec_in32(&rng->rtsdctl);
 523         val = (val & ~RTSDCTL_ENT_DLY_MASK) |
 524               (ent_delay << RTSDCTL_ENT_DLY_SHIFT);
 525         sec_out32(&rng->rtsdctl, val);
 526         /* min. freq. count, equal to 1/4 of the entropy sample length */
 527         sec_out32(&rng->rtfreqmin, ent_delay >> 2);
 528         /* disable maximum frequency count */
 529         sec_out32(&rng->rtfreqmax, RTFRQMAX_DISABLE);
 530         /*
 531          * select raw sampling in both entropy shifter
 532          * and statistical checker
 533          */
 534         sec_setbits32(&rng->rtmctl, RTMCTL_SAMP_MODE_RAW_ES_SC);
 535         /* put RNG4 into run mode */
 536         sec_clrbits32(&rng->rtmctl, RTMCTL_PRGM);
 537 }
 538
 539 static int rng_init(uint8_t sec_idx)
 540 {
 541         int ret, ent_delay = RTSDCTL_ENT_DLY_MIN;
 542         ccsr_sec_t __iomem *sec = (ccsr_sec_t __iomem *)SEC_ADDR(sec_idx);
 543         struct rng4tst __iomem *rng =
 544                         (struct rng4tst __iomem *)&sec->rng;
 545         u32 inst_handles;
 546
 547         do {
 548                 inst_handles = sec_in32(&rng->rdsta) & RNG_STATE_HANDLE_MASK;
 549
 550                 /*
 551                  * If either of the SH's were instantiated by somebody else
 552                  * then it is assumed that the entropy
 553                  * parameters are properly set and thus the function
 554                  * setting these (kick_trng(...)) is skipped.
 555                  * Also, if a handle was instantiated, do not change
 556                  * the TRNG parameters.
 557                  */
 558                 if (!inst_handles) {
 559                         kick_trng(ent_delay, sec_idx);
 560                         ent_delay += 400;
 561                 }
 562                 /*
 563                  * if instantiate_rng(...) fails, the loop will rerun
 564                  * and the kick_trng(...) function will modfiy the
 565                  * upper and lower limits of the entropy sampling
 566                  * interval, leading to a sucessful initialization of
 567                  * the RNG.
 568                  */
 569                 ret = instantiate_rng(sec_idx);
 570         } while ((ret == -1) && (ent_delay < RTSDCTL_ENT_DLY_MAX));
 571         if (ret) {
 572                 printf("RNG: Failed to instantiate RNG\n");
 573                 return ret;
 574         }
 575
 576          /* Enable RDB bit so that RNG works faster */
 577         sec_setbits32(&sec->scfgr, SEC_SCFGR_RDBENABLE);
 578
 579         return ret;
 580 }
 581 #endif
 582 int sec_init_idx(uint8_t sec_idx)
 583 {
 584         ccsr_sec_t *sec = (void *)SEC_ADDR(sec_idx);
 585         uint32_t mcr = sec_in32(&sec->mcfgr);
 586         int ret = 0;
 587
 588 #ifdef CONFIG_FSL_CORENET
 589         uint32_t liodnr;
 590         uint32_t liodn_ns;
 591         uint32_t liodn_s;
 592 #endif
 593
 594         if (!(sec_idx < CONFIG_SYS_FSL_MAX_NUM_OF_SEC)) {
 595                 printf("SEC initialization failed\n");
 596                 return -1;
 597         }
 598
 599         /*
 600          * Modifying CAAM Read/Write Attributes
 601          * For LS2080A
 602          * For AXI Write - Cacheable, Write Back, Write allocate
 603          * For AXI Read - Cacheable, Read allocate
 604          * Only For LS2080a, to solve CAAM coherency issues
 605          */
 606 #ifdef CONFIG_ARCH_LS2080A
 607         mcr = (mcr & ~MCFGR_AWCACHE_MASK) | (0xb << MCFGR_AWCACHE_SHIFT);
 608         mcr = (mcr & ~MCFGR_ARCACHE_MASK) | (0x6 << MCFGR_ARCACHE_SHIFT);
 609 #else
 610         mcr = (mcr & ~MCFGR_AWCACHE_MASK) | (0x2 << MCFGR_AWCACHE_SHIFT);
 611 #endif
 612
 613 #ifdef CONFIG_PHYS_64BIT
 614         mcr |= (1 << MCFGR_PS_SHIFT);
 615 #endif
 616         sec_out32(&sec->mcfgr, mcr);
 617
 618 #ifdef CONFIG_FSL_CORENET
 619 #ifdef CONFIG_SPL_BUILD
 620         /*
 621          * For SPL Build, Set the Liodns in SEC JR0 for
 622          * creating PAMU entries corresponding to these.
 623          * For normal build, these are set in set_liodns().
 624          */
 625         liodn_ns = CONFIG_SPL_JR0_LIODN_NS & JRNSLIODN_MASK;
 626         liodn_s = CONFIG_SPL_JR0_LIODN_S & JRSLIODN_MASK;
 627
 628         liodnr = sec_in32(&sec->jrliodnr[0].ls) &
 629                  ~(JRNSLIODN_MASK | JRSLIODN_MASK);
 630         liodnr = liodnr |
 631                  (liodn_ns << JRNSLIODN_SHIFT) |
 632                  (liodn_s << JRSLIODN_SHIFT);
 633         sec_out32(&sec->jrliodnr[0].ls, liodnr);
 634 #else
 635         liodnr = sec_in32(&sec->jrliodnr[0].ls);
 636         liodn_ns = (liodnr & JRNSLIODN_MASK) >> JRNSLIODN_SHIFT;
 637         liodn_s = (liodnr & JRSLIODN_MASK) >> JRSLIODN_SHIFT;
 638 #endif
 639 #endif
 640
 641         ret = jr_init(sec_idx);
 642         if (ret < 0) {
 643                 printf("SEC initialization failed\n");
 644                 return -1;
 645         }
 646
 647 #ifdef CONFIG_FSL_CORENET
 648         ret = sec_config_pamu_table(liodn_ns, liodn_s);
 649         if (ret < 0)
 650                 return -1;
 651
 652         pamu_enable();
 653 #endif
 654 #ifndef CONFIG_SPL_BUILD
 655         if (get_rng_vid(sec_idx) >= 4) {
 656                 if (rng_init(sec_idx) < 0) {
 657                         printf("SEC%u: RNG instantiation failed\n", sec_idx);
 658                         return -1;
 659                 }
 660                 printf("SEC%u: RNG instantiated\n", sec_idx);
 661         }
 662 #endif
 663         return ret;
 664 }
 665
 666 int sec_init(void)
 667 {
 668         return sec_init_idx(0);
 669 }