drivers/clk/clk_fixed_rate.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2016 Masahiro Yamada <yamada.masahiro@socionext.com>
   4  */
   5
   6 #include <common.h>
   7 #include <clk-uclass.h>
   8 #include <dm.h>
   9 #include <dm/device-internal.h>
  10 #include <linux/clk-provider.h>
  11
  12 #define UBOOT_DM_CLK_FIXED_RATE "fixed_rate_clock"
  13 #define UBOOT_DM_CLK_FIXED_RATE_RAW "fixed_rate_raw_clock"
  14
  15 static ulong clk_fixed_rate_get_rate(struct clk *clk)
  16 {
  17         return to_clk_fixed_rate(clk->dev)->fixed_rate;
  18 }
  19
  20 /* avoid clk_enable() return -ENOSYS */
  21 static int dummy_enable(struct clk *clk)
  22 {
  23         return 0;
  24 }
  25
  26 const struct clk_ops clk_fixed_rate_ops = {
  27         .get_rate = clk_fixed_rate_get_rate,
  28         .enable = dummy_enable,
  29 };
  30
  31 void clk_fixed_rate_ofdata_to_plat_(struct udevice *dev,
  32                                     struct clk_fixed_rate *plat)
  33 {
  34         struct clk *clk = &plat->clk;
  35 #if !CONFIG_IS_ENABLED(OF_PLATDATA)
  36         plat->fixed_rate = dev_read_u32_default(dev, "clock-frequency", 0);
  37 #endif
  38         /* Make fixed rate clock accessible from higher level struct clk */
  39         /* FIXME: This is not allowed */
  40         dev_set_uclass_priv(dev, clk);
  41
  42         clk->dev = dev;
  43         clk->enable_count = 0;
  44 }
  45
  46 static ulong clk_fixed_rate_raw_get_rate(struct clk *clk)
  47 {
  48         return container_of(clk, struct clk_fixed_rate, clk)->fixed_rate;
  49 }
  50
  51 const struct clk_ops clk_fixed_rate_raw_ops = {
  52         .get_rate = clk_fixed_rate_raw_get_rate,
  53 };
  54
  55 static int clk_fixed_rate_of_to_plat(struct udevice *dev)
  56 {
  57         clk_fixed_rate_ofdata_to_plat_(dev, to_clk_fixed_rate(dev));
  58
  59         return 0;
  60 }
  61
  62 #if CONFIG_IS_ENABLED(CLK_CCF)
  63 struct clk *clk_register_fixed_rate(struct device *dev, const char *name,
  64                                     ulong rate)
  65 {
  66         struct clk *clk;
  67         struct clk_fixed_rate *fixed;
  68         int ret;
  69
  70         fixed = kzalloc(sizeof(*fixed), GFP_KERNEL);
  71         if (!fixed)
  72                 return ERR_PTR(-ENOMEM);
  73
  74         fixed->fixed_rate = rate;
  75
  76         clk = &fixed->clk;
  77
  78         ret = clk_register(clk, UBOOT_DM_CLK_FIXED_RATE_RAW, name, NULL);
  79         if (ret) {
  80                 kfree(fixed);
  81                 return ERR_PTR(ret);
  82         }
  83
  84         return clk;
  85 }
  86 #endif
  87
  88 static const struct udevice_id clk_fixed_rate_match[] = {
  89         {
  90                 .compatible = "fixed-clock",
  91         },
  92         { /* sentinel */ }
  93 };
  94
  95 U_BOOT_DRIVER(fixed_clock) = {
  96         .name = "fixed_clock",
  97         .id = UCLASS_CLK,
  98         .of_match = clk_fixed_rate_match,
  99         .of_to_plat = clk_fixed_rate_of_to_plat,
 100         .plat_auto      = sizeof(struct clk_fixed_rate),
 101         .ops = &clk_fixed_rate_ops,
 102         .flags = DM_FLAG_PRE_RELOC,
 103 };
 104
 105 U_BOOT_DRIVER(clk_fixed_rate_raw) = {
 106         .name = UBOOT_DM_CLK_FIXED_RATE_RAW,
 107         .id = UCLASS_CLK,
 108         .ops = &clk_fixed_rate_raw_ops,
 109         .flags = DM_FLAG_PRE_RELOC,
 110 };