drivers/ata/ahci.c

   1 /*
   2  *  ahci.c - AHCI SATA support
   3  *
   4  *  Maintained by:  Tejun Heo <tj@kernel.org>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2004-2005 Red Hat, Inc.
   9  *
  10  *
  11  *  This program is free software; you can redistribute it and/or modify
  12  *  it under the terms of the GNU General Public License as published by
  13  *  the Free Software Foundation; either version 2, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful,
  17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  *  GNU General Public License for more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License
  22  *  along with this program; see the file COPYING.  If not, write to
  23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  24  *
  25  *
  26  * libata documentation is available via 'make {ps|pdf}docs',
  27  * as Documentation/DocBook/libata.*
  28  *
  29  * AHCI hardware documentation:
  30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
  31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/device.h>
  44 #include <linux/dmi.h>
  45 #include <linux/gfp.h>
  46 #include <scsi/scsi_host.h>
  47 #include <scsi/scsi_cmnd.h>
  48 #include <linux/libata.h>
  49 #include "ahci.h"
  50
  51 #define DRV_NAME        "ahci"
  52 #define DRV_VERSION     "3.0"
  53
  54 enum {
  55         AHCI_PCI_BAR_STA2X11    = 0,
  56         AHCI_PCI_BAR_ENMOTUS    = 2,
  57         AHCI_PCI_BAR_STANDARD   = 5,
  58 };
  59
  60 enum board_ids {
  61         /* board IDs by feature in alphabetical order */
  62         board_ahci,
  63         board_ahci_ign_iferr,
  64         board_ahci_noncq,
  65         board_ahci_nosntf,
  66         board_ahci_yes_fbs,
  67
  68         /* board IDs for specific chipsets in alphabetical order */
  69         board_ahci_mcp65,
  70         board_ahci_mcp77,
  71         board_ahci_mcp89,
  72         board_ahci_mv,
  73         board_ahci_sb600,
  74         board_ahci_sb700,       /* for SB700 and SB800 */
  75         board_ahci_vt8251,
  76
  77         /* aliases */
  78         board_ahci_mcp_linux    = board_ahci_mcp65,
  79         board_ahci_mcp67        = board_ahci_mcp65,
  80         board_ahci_mcp73        = board_ahci_mcp65,
  81         board_ahci_mcp79        = board_ahci_mcp77,
  82 };
  83
  84 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  85 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
  86                                  unsigned long deadline);
  87 static void ahci_mcp89_apple_enable(struct pci_dev *pdev);
  88 static bool is_mcp89_apple(struct pci_dev *pdev);
  89 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
  90                                 unsigned long deadline);
  91 #ifdef CONFIG_PM
  92 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
  93 static int ahci_pci_device_resume(struct pci_dev *pdev);
  94 #endif
  95
  96 static struct scsi_host_template ahci_sht = {
  97         AHCI_SHT("ahci"),
  98 };
  99
 100 static struct ata_port_operations ahci_vt8251_ops = {
 101         .inherits               = &ahci_ops,
 102         .hardreset              = ahci_vt8251_hardreset,
 103 };
 104
 105 static struct ata_port_operations ahci_p5wdh_ops = {
 106         .inherits               = &ahci_ops,
 107         .hardreset              = ahci_p5wdh_hardreset,
 108 };
 109
 110 static const struct ata_port_info ahci_port_info[] = {
 111         /* by features */
 112         [board_ahci] = {
 113                 .flags          = AHCI_FLAG_COMMON,
 114                 .pio_mask       = ATA_PIO4,
 115                 .udma_mask      = ATA_UDMA6,
 116                 .port_ops       = &ahci_ops,
 117         },
 118         [board_ahci_ign_iferr] = {
 119                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
 120                 .flags          = AHCI_FLAG_COMMON,
 121                 .pio_mask       = ATA_PIO4,
 122                 .udma_mask      = ATA_UDMA6,
 123                 .port_ops       = &ahci_ops,
 124         },
 125         [board_ahci_noncq] = {
 126                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ),
 127                 .flags          = AHCI_FLAG_COMMON,
 128                 .pio_mask       = ATA_PIO4,
 129                 .udma_mask      = ATA_UDMA6,
 130                 .port_ops       = &ahci_ops,
 131         },
 132         [board_ahci_nosntf] = {
 133                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
 134                 .flags          = AHCI_FLAG_COMMON,
 135                 .pio_mask       = ATA_PIO4,
 136                 .udma_mask      = ATA_UDMA6,
 137                 .port_ops       = &ahci_ops,
 138         },
 139         [board_ahci_yes_fbs] = {
 140                 AHCI_HFLAGS     (AHCI_HFLAG_YES_FBS),
 141                 .flags          = AHCI_FLAG_COMMON,
 142                 .pio_mask       = ATA_PIO4,
 143                 .udma_mask      = ATA_UDMA6,
 144                 .port_ops       = &ahci_ops,
 145         },
 146         /* by chipsets */
 147         [board_ahci_mcp65] = {
 148                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
 149                                  AHCI_HFLAG_YES_NCQ),
 150                 .flags          = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
 151                 .pio_mask       = ATA_PIO4,
 152                 .udma_mask      = ATA_UDMA6,
 153                 .port_ops       = &ahci_ops,
 154         },
 155         [board_ahci_mcp77] = {
 156                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
 157                 .flags          = AHCI_FLAG_COMMON,
 158                 .pio_mask       = ATA_PIO4,
 159                 .udma_mask      = ATA_UDMA6,
 160                 .port_ops       = &ahci_ops,
 161         },
 162         [board_ahci_mcp89] = {
 163                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
 164                 .flags          = AHCI_FLAG_COMMON,
 165                 .pio_mask       = ATA_PIO4,
 166                 .udma_mask      = ATA_UDMA6,
 167                 .port_ops       = &ahci_ops,
 168         },
 169         [board_ahci_mv] = {
 170                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
 171                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
 172                 .flags          = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
 173                 .pio_mask       = ATA_PIO4,
 174                 .udma_mask      = ATA_UDMA6,
 175                 .port_ops       = &ahci_ops,
 176         },
 177         [board_ahci_sb600] = {
 178                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
 179                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
 180                                  AHCI_HFLAG_32BIT_ONLY),
 181                 .flags          = AHCI_FLAG_COMMON,
 182                 .pio_mask       = ATA_PIO4,
 183                 .udma_mask      = ATA_UDMA6,
 184                 .port_ops       = &ahci_pmp_retry_srst_ops,
 185         },
 186         [board_ahci_sb700] = {  /* for SB700 and SB800 */
 187                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
 188                 .flags          = AHCI_FLAG_COMMON,
 189                 .pio_mask       = ATA_PIO4,
 190                 .udma_mask      = ATA_UDMA6,
 191                 .port_ops       = &ahci_pmp_retry_srst_ops,
 192         },
 193         [board_ahci_vt8251] = {
 194                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
 195                 .flags          = AHCI_FLAG_COMMON,
 196                 .pio_mask       = ATA_PIO4,
 197                 .udma_mask      = ATA_UDMA6,
 198                 .port_ops       = &ahci_vt8251_ops,
 199         },
 200 };
 201
 202 static const struct pci_device_id ahci_pci_tbl[] = {
 203         /* Intel */
 204         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
 205         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
 206         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
 207         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
 208         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
 209         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
 210         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
 211         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
 212         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
 213         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
 214         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
 215         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
 216         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
 217         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
 218         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
 219         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
 220         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
 221         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
 222         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
 223         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
 224         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
 225         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
 226         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
 227         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
 228         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
 229         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
 230         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
 231         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
 232         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
 233         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
 234         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
 235         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
 236         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
 237         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
 238         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
 239         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
 240         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
 241         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
 242         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
 243         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
 244         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
 245         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
 246         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
 247         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
 248         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
 249         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
 250         { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
 251         { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
 252         { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
 253         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
 254         { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
 255         { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
 256         { PCI_VDEVICE(INTEL, 0x1e03), board_ahci }, /* Panther Point AHCI */
 257         { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
 258         { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
 259         { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
 260         { PCI_VDEVICE(INTEL, 0x1e07), board_ahci }, /* Panther Point RAID */
 261         { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
 262         { PCI_VDEVICE(INTEL, 0x8c02), board_ahci }, /* Lynx Point AHCI */
 263         { PCI_VDEVICE(INTEL, 0x8c03), board_ahci }, /* Lynx Point AHCI */
 264         { PCI_VDEVICE(INTEL, 0x8c04), board_ahci }, /* Lynx Point RAID */
 265         { PCI_VDEVICE(INTEL, 0x8c05), board_ahci }, /* Lynx Point RAID */
 266         { PCI_VDEVICE(INTEL, 0x8c06), board_ahci }, /* Lynx Point RAID */
 267         { PCI_VDEVICE(INTEL, 0x8c07), board_ahci }, /* Lynx Point RAID */
 268         { PCI_VDEVICE(INTEL, 0x8c0e), board_ahci }, /* Lynx Point RAID */
 269         { PCI_VDEVICE(INTEL, 0x8c0f), board_ahci }, /* Lynx Point RAID */
 270         { PCI_VDEVICE(INTEL, 0x9c02), board_ahci }, /* Lynx Point-LP AHCI */
 271         { PCI_VDEVICE(INTEL, 0x9c03), board_ahci }, /* Lynx Point-LP AHCI */
 272         { PCI_VDEVICE(INTEL, 0x9c04), board_ahci }, /* Lynx Point-LP RAID */
 273         { PCI_VDEVICE(INTEL, 0x9c05), board_ahci }, /* Lynx Point-LP RAID */
 274         { PCI_VDEVICE(INTEL, 0x9c06), board_ahci }, /* Lynx Point-LP RAID */
 275         { PCI_VDEVICE(INTEL, 0x9c07), board_ahci }, /* Lynx Point-LP RAID */
 276         { PCI_VDEVICE(INTEL, 0x9c0e), board_ahci }, /* Lynx Point-LP RAID */
 277         { PCI_VDEVICE(INTEL, 0x9c0f), board_ahci }, /* Lynx Point-LP RAID */
 278         { PCI_VDEVICE(INTEL, 0x1f22), board_ahci }, /* Avoton AHCI */
 279         { PCI_VDEVICE(INTEL, 0x1f23), board_ahci }, /* Avoton AHCI */
 280         { PCI_VDEVICE(INTEL, 0x1f24), board_ahci }, /* Avoton RAID */
 281         { PCI_VDEVICE(INTEL, 0x1f25), board_ahci }, /* Avoton RAID */
 282         { PCI_VDEVICE(INTEL, 0x1f26), board_ahci }, /* Avoton RAID */
 283         { PCI_VDEVICE(INTEL, 0x1f27), board_ahci }, /* Avoton RAID */
 284         { PCI_VDEVICE(INTEL, 0x1f2e), board_ahci }, /* Avoton RAID */
 285         { PCI_VDEVICE(INTEL, 0x1f2f), board_ahci }, /* Avoton RAID */
 286         { PCI_VDEVICE(INTEL, 0x1f32), board_ahci }, /* Avoton AHCI */
 287         { PCI_VDEVICE(INTEL, 0x1f33), board_ahci }, /* Avoton AHCI */
 288         { PCI_VDEVICE(INTEL, 0x1f34), board_ahci }, /* Avoton RAID */
 289         { PCI_VDEVICE(INTEL, 0x1f35), board_ahci }, /* Avoton RAID */
 290         { PCI_VDEVICE(INTEL, 0x1f36), board_ahci }, /* Avoton RAID */
 291         { PCI_VDEVICE(INTEL, 0x1f37), board_ahci }, /* Avoton RAID */
 292         { PCI_VDEVICE(INTEL, 0x1f3e), board_ahci }, /* Avoton RAID */
 293         { PCI_VDEVICE(INTEL, 0x1f3f), board_ahci }, /* Avoton RAID */
 294         { PCI_VDEVICE(INTEL, 0x2823), board_ahci }, /* Wellsburg RAID */
 295         { PCI_VDEVICE(INTEL, 0x2827), board_ahci }, /* Wellsburg RAID */
 296         { PCI_VDEVICE(INTEL, 0x8d02), board_ahci }, /* Wellsburg AHCI */
 297         { PCI_VDEVICE(INTEL, 0x8d04), board_ahci }, /* Wellsburg RAID */
 298         { PCI_VDEVICE(INTEL, 0x8d06), board_ahci }, /* Wellsburg RAID */
 299         { PCI_VDEVICE(INTEL, 0x8d0e), board_ahci }, /* Wellsburg RAID */
 300         { PCI_VDEVICE(INTEL, 0x8d62), board_ahci }, /* Wellsburg AHCI */
 301         { PCI_VDEVICE(INTEL, 0x8d64), board_ahci }, /* Wellsburg RAID */
 302         { PCI_VDEVICE(INTEL, 0x8d66), board_ahci }, /* Wellsburg RAID */
 303         { PCI_VDEVICE(INTEL, 0x8d6e), board_ahci }, /* Wellsburg RAID */
 304         { PCI_VDEVICE(INTEL, 0x23a3), board_ahci }, /* Coleto Creek AHCI */
 305         { PCI_VDEVICE(INTEL, 0x9c83), board_ahci }, /* Wildcat Point-LP AHCI */
 306         { PCI_VDEVICE(INTEL, 0x9c85), board_ahci }, /* Wildcat Point-LP RAID */
 307         { PCI_VDEVICE(INTEL, 0x9c87), board_ahci }, /* Wildcat Point-LP RAID */
 308         { PCI_VDEVICE(INTEL, 0x9c8f), board_ahci }, /* Wildcat Point-LP RAID */
 309         { PCI_VDEVICE(INTEL, 0x8c82), board_ahci }, /* 9 Series AHCI */
 310         { PCI_VDEVICE(INTEL, 0x8c83), board_ahci }, /* 9 Series AHCI */
 311         { PCI_VDEVICE(INTEL, 0x8c84), board_ahci }, /* 9 Series RAID */
 312         { PCI_VDEVICE(INTEL, 0x8c85), board_ahci }, /* 9 Series RAID */
 313         { PCI_VDEVICE(INTEL, 0x8c86), board_ahci }, /* 9 Series RAID */
 314         { PCI_VDEVICE(INTEL, 0x8c87), board_ahci }, /* 9 Series RAID */
 315         { PCI_VDEVICE(INTEL, 0x8c8e), board_ahci }, /* 9 Series RAID */
 316         { PCI_VDEVICE(INTEL, 0x8c8f), board_ahci }, /* 9 Series RAID */
 317
 318         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
 319         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 320           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
 321         /* JMicron 362B and 362C have an AHCI function with IDE class code */
 322         { PCI_VDEVICE(JMICRON, 0x2362), board_ahci_ign_iferr },
 323         { PCI_VDEVICE(JMICRON, 0x236f), board_ahci_ign_iferr },
 324
 325         /* ATI */
 326         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
 327         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
 328         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
 329         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
 330         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
 331         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
 332         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
 333
 334         /* AMD */
 335         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
 336         { PCI_VDEVICE(AMD, 0x7900), board_ahci }, /* AMD CZ */
 337         /* AMD is using RAID class only for ahci controllers */
 338         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 339           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
 340
 341         /* VIA */
 342         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
 343         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
 344
 345         /* NVIDIA */
 346         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
 347         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
 348         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
 349         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
 350         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
 351         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
 352         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
 353         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
 354         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
 355         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
 356         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
 357         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
 358         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
 359         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
 360         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
 361         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
 362         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
 363         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
 364         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
 365         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
 366         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
 367         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
 368         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
 369         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
 370         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
 371         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
 372         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
 373         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
 374         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
 375         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
 376         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
 377         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
 378         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
 379         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
 380         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
 381         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
 382         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
 383         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
 384         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
 385         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
 386         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
 387         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
 388         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
 389         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
 390         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
 391         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
 392         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
 393         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
 394         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
 395         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
 396         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
 397         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
 398         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
 399         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
 400         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
 401         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
 402         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
 403         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
 404         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
 405         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
 406         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
 407         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
 408         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
 409         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
 410         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
 411         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
 412         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
 413         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
 414         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
 415         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
 416         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
 417         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
 418         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
 419         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
 420         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
 421         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
 422         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
 423         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
 424         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
 425         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
 426         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
 427         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
 428         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
 429         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
 430
 431         /* SiS */
 432         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
 433         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
 434         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
 435
 436         /* ST Microelectronics */
 437         { PCI_VDEVICE(STMICRO, 0xCC06), board_ahci },           /* ST ConneXt */
 438
 439         /* Marvell */
 440         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
 441         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
 442         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9123),
 443           .class = PCI_CLASS_STORAGE_SATA_AHCI,
 444           .class_mask = 0xffffff,
 445           .driver_data = board_ahci_yes_fbs },                  /* 88se9128 */
 446         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9125),
 447           .driver_data = board_ahci_yes_fbs },                  /* 88se9125 */
 448         { PCI_DEVICE_SUB(PCI_VENDOR_ID_MARVELL_EXT, 0x9178,
 449                          PCI_VENDOR_ID_MARVELL_EXT, 0x9170),
 450           .driver_data = board_ahci_yes_fbs },                  /* 88se9170 */
 451         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x917a),
 452           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 453         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9172),
 454           .driver_data = board_ahci_yes_fbs },                  /* 88se9182 */
 455         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9182),
 456           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 457         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9192),
 458           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 on some Gigabyte */
 459         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a0),
 460           .driver_data = board_ahci_yes_fbs },
 461         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a3),
 462           .driver_data = board_ahci_yes_fbs },
 463         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9230),
 464           .driver_data = board_ahci_yes_fbs },
 465         { PCI_DEVICE(PCI_VENDOR_ID_TTI, 0x0642),
 466           .driver_data = board_ahci_yes_fbs },
 467
 468         /* Promise */
 469         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
 470         { PCI_VDEVICE(PROMISE, 0x3781), board_ahci },   /* FastTrak TX8660 ahci-mode */
 471
 472         /* Asmedia */
 473         { PCI_VDEVICE(ASMEDIA, 0x0601), board_ahci },   /* ASM1060 */
 474         { PCI_VDEVICE(ASMEDIA, 0x0602), board_ahci },   /* ASM1060 */
 475         { PCI_VDEVICE(ASMEDIA, 0x0611), board_ahci },   /* ASM1061 */
 476         { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci },   /* ASM1062 */
 477
 478         /*
 479          * Samsung SSDs found on some macbooks.  NCQ times out.
 480          * https://bugzilla.kernel.org/show_bug.cgi?id=60731
 481          */
 482         { PCI_VDEVICE(SAMSUNG, 0x1600), board_ahci_noncq },
 483
 484         /* Enmotus */
 485         { PCI_DEVICE(0x1c44, 0x8000), board_ahci },
 486
 487         /* Generic, PCI class code for AHCI */
 488         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 489           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
 490
 491         { }     /* terminate list */
 492 };
 493
 494
 495 static struct pci_driver ahci_pci_driver = {
 496         .name                   = DRV_NAME,
 497         .id_table               = ahci_pci_tbl,
 498         .probe                  = ahci_init_one,
 499         .remove                 = ata_pci_remove_one,
 500 #ifdef CONFIG_PM
 501         .suspend                = ahci_pci_device_suspend,
 502         .resume                 = ahci_pci_device_resume,
 503 #endif
 504 };
 505
 506 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
 507 static int marvell_enable;
 508 #else
 509 static int marvell_enable = 1;
 510 #endif
 511 module_param(marvell_enable, int, 0644);
 512 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
 513
 514
 515 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
 516                                          struct ahci_host_priv *hpriv)
 517 {
 518         unsigned int force_port_map = 0;
 519         unsigned int mask_port_map = 0;
 520
 521         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
 522                 dev_info(&pdev->dev, "JMB361 has only one port\n");
 523                 force_port_map = 1;
 524         }
 525
 526         /*
 527          * Temporary Marvell 6145 hack: PATA port presence
 528          * is asserted through the standard AHCI port
 529          * presence register, as bit 4 (counting from 0)
 530          */
 531         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 532                 if (pdev->device == 0x6121)
 533                         mask_port_map = 0x3;
 534                 else
 535                         mask_port_map = 0xf;
 536                 dev_info(&pdev->dev,
 537                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
 538         }
 539
 540         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
 541                                  mask_port_map);
 542 }
 543
 544 static int ahci_pci_reset_controller(struct ata_host *host)
 545 {
 546         struct pci_dev *pdev = to_pci_dev(host->dev);
 547
 548         ahci_reset_controller(host);
 549
 550         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
 551                 struct ahci_host_priv *hpriv = host->private_data;
 552                 u16 tmp16;
 553
 554                 /* configure PCS */
 555                 pci_read_config_word(pdev, 0x92, &tmp16);
 556                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
 557                         tmp16 |= hpriv->port_map;
 558                         pci_write_config_word(pdev, 0x92, tmp16);
 559                 }
 560         }
 561
 562         return 0;
 563 }
 564
 565 static void ahci_pci_init_controller(struct ata_host *host)
 566 {
 567         struct ahci_host_priv *hpriv = host->private_data;
 568         struct pci_dev *pdev = to_pci_dev(host->dev);
 569         void __iomem *port_mmio;
 570         u32 tmp;
 571         int mv;
 572
 573         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 574                 if (pdev->device == 0x6121)
 575                         mv = 2;
 576                 else
 577                         mv = 4;
 578                 port_mmio = __ahci_port_base(host, mv);
 579
 580                 writel(0, port_mmio + PORT_IRQ_MASK);
 581
 582                 /* clear port IRQ */
 583                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 584                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
 585                 if (tmp)
 586                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 587         }
 588
 589         ahci_init_controller(host);
 590 }
 591
 592 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
 593                                  unsigned long deadline)
 594 {
 595         struct ata_port *ap = link->ap;
 596         bool online;
 597         int rc;
 598
 599         DPRINTK("ENTER\n");
 600
 601         ahci_stop_engine(ap);
 602
 603         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 604                                  deadline, &online, NULL);
 605
 606         ahci_start_engine(ap);
 607
 608         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 609
 610         /* vt8251 doesn't clear BSY on signature FIS reception,
 611          * request follow-up softreset.
 612          */
 613         return online ? -EAGAIN : rc;
 614 }
 615
 616 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
 617                                 unsigned long deadline)
 618 {
 619         struct ata_port *ap = link->ap;
 620         struct ahci_port_priv *pp = ap->private_data;
 621         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 622         struct ata_taskfile tf;
 623         bool online;
 624         int rc;
 625
 626         ahci_stop_engine(ap);
 627
 628         /* clear D2H reception area to properly wait for D2H FIS */
 629         ata_tf_init(link->device, &tf);
 630         tf.command = ATA_BUSY;
 631         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 632
 633         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 634                                  deadline, &online, NULL);
 635
 636         ahci_start_engine(ap);
 637
 638         /* The pseudo configuration device on SIMG4726 attached to
 639          * ASUS P5W-DH Deluxe doesn't send signature FIS after
 640          * hardreset if no device is attached to the first downstream
 641          * port && the pseudo device locks up on SRST w/ PMP==0.  To
 642          * work around this, wait for !BSY only briefly.  If BSY isn't
 643          * cleared, perform CLO and proceed to IDENTIFY (achieved by
 644          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
 645          *
 646          * Wait for two seconds.  Devices attached to downstream port
 647          * which can't process the following IDENTIFY after this will
 648          * have to be reset again.  For most cases, this should
 649          * suffice while making probing snappish enough.
 650          */
 651         if (online) {
 652                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
 653                                           ahci_check_ready);
 654                 if (rc)
 655                         ahci_kick_engine(ap);
 656         }
 657         return rc;
 658 }
 659
 660 #ifdef CONFIG_PM
 661 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
 662 {
 663         struct ata_host *host = pci_get_drvdata(pdev);
 664         struct ahci_host_priv *hpriv = host->private_data;
 665         void __iomem *mmio = hpriv->mmio;
 666         u32 ctl;
 667
 668         if (mesg.event & PM_EVENT_SUSPEND &&
 669             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
 670                 dev_err(&pdev->dev,
 671                         "BIOS update required for suspend/resume\n");
 672                 return -EIO;
 673         }
 674
 675         if (mesg.event & PM_EVENT_SLEEP) {
 676                 /* AHCI spec rev1.1 section 8.3.3:
 677                  * Software must disable interrupts prior to requesting a
 678                  * transition of the HBA to D3 state.
 679                  */
 680                 ctl = readl(mmio + HOST_CTL);
 681                 ctl &= ~HOST_IRQ_EN;
 682                 writel(ctl, mmio + HOST_CTL);
 683                 readl(mmio + HOST_CTL); /* flush */
 684         }
 685
 686         return ata_pci_device_suspend(pdev, mesg);
 687 }
 688
 689 static int ahci_pci_device_resume(struct pci_dev *pdev)
 690 {
 691         struct ata_host *host = pci_get_drvdata(pdev);
 692         int rc;
 693
 694         rc = ata_pci_device_do_resume(pdev);
 695         if (rc)
 696                 return rc;
 697
 698         /* Apple BIOS helpfully mangles the registers on resume */
 699         if (is_mcp89_apple(pdev))
 700                 ahci_mcp89_apple_enable(pdev);
 701
 702         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
 703                 rc = ahci_pci_reset_controller(host);
 704                 if (rc)
 705                         return rc;
 706
 707                 ahci_pci_init_controller(host);
 708         }
 709
 710         ata_host_resume(host);
 711
 712         return 0;
 713 }
 714 #endif
 715
 716 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
 717 {
 718         int rc;
 719
 720         /*
 721          * If the device fixup already set the dma_mask to some non-standard
 722          * value, don't extend it here. This happens on STA2X11, for example.
 723          */
 724         if (pdev->dma_mask && pdev->dma_mask < DMA_BIT_MASK(32))
 725                 return 0;
 726
 727         if (using_dac &&
 728             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
 729                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 730                 if (rc) {
 731                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 732                         if (rc) {
 733                                 dev_err(&pdev->dev,
 734                                         "64-bit DMA enable failed\n");
 735                                 return rc;
 736                         }
 737                 }
 738         } else {
 739                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 740                 if (rc) {
 741                         dev_err(&pdev->dev, "32-bit DMA enable failed\n");
 742                         return rc;
 743                 }
 744                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 745                 if (rc) {
 746                         dev_err(&pdev->dev,
 747                                 "32-bit consistent DMA enable failed\n");
 748                         return rc;
 749                 }
 750         }
 751         return 0;
 752 }
 753
 754 static void ahci_pci_print_info(struct ata_host *host)
 755 {
 756         struct pci_dev *pdev = to_pci_dev(host->dev);
 757         u16 cc;
 758         const char *scc_s;
 759
 760         pci_read_config_word(pdev, 0x0a, &cc);
 761         if (cc == PCI_CLASS_STORAGE_IDE)
 762                 scc_s = "IDE";
 763         else if (cc == PCI_CLASS_STORAGE_SATA)
 764                 scc_s = "SATA";
 765         else if (cc == PCI_CLASS_STORAGE_RAID)
 766                 scc_s = "RAID";
 767         else
 768                 scc_s = "unknown";
 769
 770         ahci_print_info(host, scc_s);
 771 }
 772
 773 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
 774  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
 775  * support PMP and the 4726 either directly exports the device
 776  * attached to the first downstream port or acts as a hardware storage
 777  * controller and emulate a single ATA device (can be RAID 0/1 or some
 778  * other configuration).
 779  *
 780  * When there's no device attached to the first downstream port of the
 781  * 4726, "Config Disk" appears, which is a pseudo ATA device to
 782  * configure the 4726.  However, ATA emulation of the device is very
 783  * lame.  It doesn't send signature D2H Reg FIS after the initial
 784  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
 785  *
 786  * The following function works around the problem by always using
 787  * hardreset on the port and not depending on receiving signature FIS
 788  * afterward.  If signature FIS isn't received soon, ATA class is
 789  * assumed without follow-up softreset.
 790  */
 791 static void ahci_p5wdh_workaround(struct ata_host *host)
 792 {
 793         static struct dmi_system_id sysids[] = {
 794                 {
 795                         .ident = "P5W DH Deluxe",
 796                         .matches = {
 797                                 DMI_MATCH(DMI_SYS_VENDOR,
 798                                           "ASUSTEK COMPUTER INC"),
 799                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
 800                         },
 801                 },
 802                 { }
 803         };
 804         struct pci_dev *pdev = to_pci_dev(host->dev);
 805
 806         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
 807             dmi_check_system(sysids)) {
 808                 struct ata_port *ap = host->ports[1];
 809
 810                 dev_info(&pdev->dev,
 811                          "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
 812
 813                 ap->ops = &ahci_p5wdh_ops;
 814                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
 815         }
 816 }
 817
 818 /*
 819  * Macbook7,1 firmware forcibly disables MCP89 AHCI and changes PCI ID when
 820  * booting in BIOS compatibility mode.  We restore the registers but not ID.
 821  */
 822 static void ahci_mcp89_apple_enable(struct pci_dev *pdev)
 823 {
 824         u32 val;
 825
 826         printk(KERN_INFO "ahci: enabling MCP89 AHCI mode\n");
 827
 828         pci_read_config_dword(pdev, 0xf8, &val);
 829         val |= 1 << 0x1b;
 830         /* the following changes the device ID, but appears not to affect function */
 831         /* val = (val & ~0xf0000000) | 0x80000000; */
 832         pci_write_config_dword(pdev, 0xf8, val);
 833
 834         pci_read_config_dword(pdev, 0x54c, &val);
 835         val |= 1 << 0xc;
 836         pci_write_config_dword(pdev, 0x54c, val);
 837
 838         pci_read_config_dword(pdev, 0x4a4, &val);
 839         val &= 0xff;
 840         val |= 0x01060100;
 841         pci_write_config_dword(pdev, 0x4a4, val);
 842
 843         pci_read_config_dword(pdev, 0x54c, &val);
 844         val &= ~(1 << 0xc);
 845         pci_write_config_dword(pdev, 0x54c, val);
 846
 847         pci_read_config_dword(pdev, 0xf8, &val);
 848         val &= ~(1 << 0x1b);
 849         pci_write_config_dword(pdev, 0xf8, val);
 850 }
 851
 852 static bool is_mcp89_apple(struct pci_dev *pdev)
 853 {
 854         return pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
 855                 pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
 856                 pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
 857                 pdev->subsystem_device == 0xcb89;
 858 }
 859
 860 /* only some SB600 ahci controllers can do 64bit DMA */
 861 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
 862 {
 863         static const struct dmi_system_id sysids[] = {
 864                 /*
 865                  * The oldest version known to be broken is 0901 and
 866                  * working is 1501 which was released on 2007-10-26.
 867                  * Enable 64bit DMA on 1501 and anything newer.
 868                  *
 869                  * Please read bko#9412 for more info.
 870                  */
 871                 {
 872                         .ident = "ASUS M2A-VM",
 873                         .matches = {
 874                                 DMI_MATCH(DMI_BOARD_VENDOR,
 875                                           "ASUSTeK Computer INC."),
 876                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
 877                         },
 878                         .driver_data = "20071026",      /* yyyymmdd */
 879                 },
 880                 /*
 881                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
 882                  * support 64bit DMA.
 883                  *
 884                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
 885                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
 886                  * This spelling mistake was fixed in BIOS version 1.5, so
 887                  * 1.5 and later have the Manufacturer as
 888                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
 889                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
 890                  *
 891                  * BIOS versions earlier than 1.9 had a Board Product Name
 892                  * DMI field of "MS-7376". This was changed to be
 893                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
 894                  * match on DMI_BOARD_NAME of "MS-7376".
 895                  */
 896                 {
 897                         .ident = "MSI K9A2 Platinum",
 898                         .matches = {
 899                                 DMI_MATCH(DMI_BOARD_VENDOR,
 900                                           "MICRO-STAR INTER"),
 901                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
 902                         },
 903                 },
 904                 /*
 905                  * All BIOS versions for the MSI K9AGM2 (MS-7327) support
 906                  * 64bit DMA.
 907                  *
 908                  * This board also had the typo mentioned above in the
 909                  * Manufacturer DMI field (fixed in BIOS version 1.5), so
 910                  * match on DMI_BOARD_VENDOR of "MICRO-STAR INTER" again.
 911                  */
 912                 {
 913                         .ident = "MSI K9AGM2",
 914                         .matches = {
 915                                 DMI_MATCH(DMI_BOARD_VENDOR,
 916                                           "MICRO-STAR INTER"),
 917                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7327"),
 918                         },
 919                 },
 920                 /*
 921                  * All BIOS versions for the Asus M3A support 64bit DMA.
 922                  * (all release versions from 0301 to 1206 were tested)
 923                  */
 924                 {
 925                         .ident = "ASUS M3A",
 926                         .matches = {
 927                                 DMI_MATCH(DMI_BOARD_VENDOR,
 928                                           "ASUSTeK Computer INC."),
 929                                 DMI_MATCH(DMI_BOARD_NAME, "M3A"),
 930                         },
 931                 },
 932                 { }
 933         };
 934         const struct dmi_system_id *match;
 935         int year, month, date;
 936         char buf[9];
 937
 938         match = dmi_first_match(sysids);
 939         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
 940             !match)
 941                 return false;
 942
 943         if (!match->driver_data)
 944                 goto enable_64bit;
 945
 946         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 947         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 948
 949         if (strcmp(buf, match->driver_data) >= 0)
 950                 goto enable_64bit;
 951         else {
 952                 dev_warn(&pdev->dev,
 953                          "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
 954                          match->ident);
 955                 return false;
 956         }
 957
 958 enable_64bit:
 959         dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
 960         return true;
 961 }
 962
 963 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
 964 {
 965         static const struct dmi_system_id broken_systems[] = {
 966                 {
 967                         .ident = "HP Compaq nx6310",
 968                         .matches = {
 969                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 970                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
 971                         },
 972                         /* PCI slot number of the controller */
 973                         .driver_data = (void *)0x1FUL,
 974                 },
 975                 {
 976                         .ident = "HP Compaq 6720s",
 977                         .matches = {
 978                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 979                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
 980                         },
 981                         /* PCI slot number of the controller */
 982                         .driver_data = (void *)0x1FUL,
 983                 },
 984
 985                 { }     /* terminate list */
 986         };
 987         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
 988
 989         if (dmi) {
 990                 unsigned long slot = (unsigned long)dmi->driver_data;
 991                 /* apply the quirk only to on-board controllers */
 992                 return slot == PCI_SLOT(pdev->devfn);
 993         }
 994
 995         return false;
 996 }
 997
 998 static bool ahci_broken_suspend(struct pci_dev *pdev)
 999 {
1000         static const struct dmi_system_id sysids[] = {
1001                 /*
1002                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
1003                  * to the harddisk doesn't become online after
1004                  * resuming from STR.  Warn and fail suspend.
1005                  *
1006                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
1007                  *
1008                  * Use dates instead of versions to match as HP is
1009                  * apparently recycling both product and version
1010                  * strings.
1011                  *
1012                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
1013                  */
1014                 {
1015                         .ident = "dv4",
1016                         .matches = {
1017                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1018                                 DMI_MATCH(DMI_PRODUCT_NAME,
1019                                           "HP Pavilion dv4 Notebook PC"),
1020                         },
1021                         .driver_data = "20090105",      /* F.30 */
1022                 },
1023                 {
1024                         .ident = "dv5",
1025                         .matches = {
1026                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1027                                 DMI_MATCH(DMI_PRODUCT_NAME,
1028                                           "HP Pavilion dv5 Notebook PC"),
1029                         },
1030                         .driver_data = "20090506",      /* F.16 */
1031                 },
1032                 {
1033                         .ident = "dv6",
1034                         .matches = {
1035                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1036                                 DMI_MATCH(DMI_PRODUCT_NAME,
1037                                           "HP Pavilion dv6 Notebook PC"),
1038                         },
1039                         .driver_data = "20090423",      /* F.21 */
1040                 },
1041                 {
1042                         .ident = "HDX18",
1043                         .matches = {
1044                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1045                                 DMI_MATCH(DMI_PRODUCT_NAME,
1046                                           "HP HDX18 Notebook PC"),
1047                         },
1048                         .driver_data = "20090430",      /* F.23 */
1049                 },
1050                 /*
1051                  * Acer eMachines G725 has the same problem.  BIOS
1052                  * V1.03 is known to be broken.  V3.04 is known to
1053                  * work.  Between, there are V1.06, V2.06 and V3.03
1054                  * that we don't have much idea about.  For now,
1055                  * blacklist anything older than V3.04.
1056                  *
1057                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
1058                  */
1059                 {
1060                         .ident = "G725",
1061                         .matches = {
1062                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
1063                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
1064                         },
1065                         .driver_data = "20091216",      /* V3.04 */
1066                 },
1067                 { }     /* terminate list */
1068         };
1069         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1070         int year, month, date;
1071         char buf[9];
1072
1073         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
1074                 return false;
1075
1076         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
1077         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
1078
1079         return strcmp(buf, dmi->driver_data) < 0;
1080 }
1081
1082 static bool ahci_broken_online(struct pci_dev *pdev)
1083 {
1084 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
1085         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
1086         static const struct dmi_system_id sysids[] = {
1087                 /*
1088                  * There are several gigabyte boards which use
1089                  * SIMG5723s configured as hardware RAID.  Certain
1090                  * 5723 firmware revisions shipped there keep the link
1091                  * online but fail to answer properly to SRST or
1092                  * IDENTIFY when no device is attached downstream
1093                  * causing libata to retry quite a few times leading
1094                  * to excessive detection delay.
1095                  *
1096                  * As these firmwares respond to the second reset try
1097                  * with invalid device signature, considering unknown
1098                  * sig as offline works around the problem acceptably.
1099                  */
1100                 {
1101                         .ident = "EP45-DQ6",
1102                         .matches = {
1103                                 DMI_MATCH(DMI_BOARD_VENDOR,
1104                                           "Gigabyte Technology Co., Ltd."),
1105                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
1106                         },
1107                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
1108                 },
1109                 {
1110                         .ident = "EP45-DS5",
1111                         .matches = {
1112                                 DMI_MATCH(DMI_BOARD_VENDOR,
1113                                           "Gigabyte Technology Co., Ltd."),
1114                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
1115                         },
1116                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
1117                 },
1118                 { }     /* terminate list */
1119         };
1120 #undef ENCODE_BUSDEVFN
1121         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1122         unsigned int val;
1123
1124         if (!dmi)
1125                 return false;
1126
1127         val = (unsigned long)dmi->driver_data;
1128
1129         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
1130 }
1131
1132 #ifdef CONFIG_ATA_ACPI
1133 static void ahci_gtf_filter_workaround(struct ata_host *host)
1134 {
1135         static const struct dmi_system_id sysids[] = {
1136                 /*
1137                  * Aspire 3810T issues a bunch of SATA enable commands
1138                  * via _GTF including an invalid one and one which is
1139                  * rejected by the device.  Among the successful ones
1140                  * is FPDMA non-zero offset enable which when enabled
1141                  * only on the drive side leads to NCQ command
1142                  * failures.  Filter it out.
1143                  */
1144                 {
1145                         .ident = "Aspire 3810T",
1146                         .matches = {
1147                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1148                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1149                         },
1150                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1151                 },
1152                 { }
1153         };
1154         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1155         unsigned int filter;
1156         int i;
1157
1158         if (!dmi)
1159                 return;
1160
1161         filter = (unsigned long)dmi->driver_data;
1162         dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1163                  filter, dmi->ident);
1164
1165         for (i = 0; i < host->n_ports; i++) {
1166                 struct ata_port *ap = host->ports[i];
1167                 struct ata_link *link;
1168                 struct ata_device *dev;
1169
1170                 ata_for_each_link(link, ap, EDGE)
1171                         ata_for_each_dev(dev, link, ALL)
1172                                 dev->gtf_filter |= filter;
1173         }
1174 }
1175 #else
1176 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1177 {}
1178 #endif
1179
1180 static int ahci_init_interrupts(struct pci_dev *pdev, unsigned int n_ports,
1181                                 struct ahci_host_priv *hpriv)
1182 {
1183         int rc, nvec;
1184
1185         if (hpriv->flags & AHCI_HFLAG_NO_MSI)
1186                 goto intx;
1187
1188         rc = pci_msi_vec_count(pdev);
1189         if (rc < 0)
1190                 goto intx;
1191
1192         /*
1193          * If number of MSIs is less than number of ports then Sharing Last
1194          * Message mode could be enforced. In this case assume that advantage
1195          * of multipe MSIs is negated and use single MSI mode instead.
1196          */
1197         if (rc < n_ports)
1198                 goto single_msi;
1199
1200         nvec = rc;
1201         rc = pci_enable_msi_block(pdev, nvec);
1202         if (rc < 0)
1203                 goto intx;
1204         else if (rc > 0)
1205                 goto single_msi;
1206
1207         /* fallback to single MSI mode if the controller enforced MRSM mode */
1208         if (readl(hpriv->mmio + HOST_CTL) & HOST_MRSM) {
1209                 pci_disable_msi(pdev);
1210                 printk(KERN_INFO "ahci: MRSM is on, fallback to single MSI\n");
1211                 goto single_msi;
1212         }
1213
1214         return nvec;
1215
1216 single_msi:
1217         rc = pci_enable_msi(pdev);
1218         if (rc)
1219                 goto intx;
1220         return 1;
1221
1222 intx:
1223         pci_intx(pdev, 1);
1224         return 0;
1225 }
1226
1227 /**
1228  *      ahci_host_activate - start AHCI host, request IRQs and register it
1229  *      @host: target ATA host
1230  *      @irq: base IRQ number to request
1231  *      @n_msis: number of MSIs allocated for this host
1232  *      @irq_handler: irq_handler used when requesting IRQs
1233  *      @irq_flags: irq_flags used when requesting IRQs
1234  *
1235  *      Similar to ata_host_activate, but requests IRQs according to AHCI-1.1
1236  *      when multiple MSIs were allocated. That is one MSI per port, starting
1237  *      from @irq.
1238  *
1239  *      LOCKING:
1240  *      Inherited from calling layer (may sleep).
1241  *
1242  *      RETURNS:
1243  *      0 on success, -errno otherwise.
1244  */
1245 int ahci_host_activate(struct ata_host *host, int irq, unsigned int n_msis)
1246 {
1247         int i, rc;
1248
1249         /* Sharing Last Message among several ports is not supported */
1250         if (n_msis < host->n_ports)
1251                 return -EINVAL;
1252
1253         rc = ata_host_start(host);
1254         if (rc)
1255                 return rc;
1256
1257         for (i = 0; i < host->n_ports; i++) {
1258                 struct ahci_port_priv *pp = host->ports[i]->private_data;
1259
1260                 /* Do not receive interrupts sent by dummy ports */
1261                 if (!pp) {
1262                         disable_irq(irq + i);
1263                         continue;
1264                 }
1265
1266                 rc = devm_request_threaded_irq(host->dev, irq + i,
1267                                                ahci_hw_interrupt,
1268                                                ahci_thread_fn, IRQF_SHARED,
1269                                                pp->irq_desc, host->ports[i]);
1270                 if (rc)
1271                         goto out_free_irqs;
1272         }
1273
1274         for (i = 0; i < host->n_ports; i++)
1275                 ata_port_desc(host->ports[i], "irq %d", irq + i);
1276
1277         rc = ata_host_register(host, &ahci_sht);
1278         if (rc)
1279                 goto out_free_all_irqs;
1280
1281         return 0;
1282
1283 out_free_all_irqs:
1284         i = host->n_ports;
1285 out_free_irqs:
1286         for (i--; i >= 0; i--)
1287                 devm_free_irq(host->dev, irq + i, host->ports[i]);
1288
1289         return rc;
1290 }
1291
1292 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1293 {
1294         unsigned int board_id = ent->driver_data;
1295         struct ata_port_info pi = ahci_port_info[board_id];
1296         const struct ata_port_info *ppi[] = { &pi, NULL };
1297         struct device *dev = &pdev->dev;
1298         struct ahci_host_priv *hpriv;
1299         struct ata_host *host;
1300         int n_ports, n_msis, i, rc;
1301         int ahci_pci_bar = AHCI_PCI_BAR_STANDARD;
1302
1303         VPRINTK("ENTER\n");
1304
1305         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1306
1307         ata_print_version_once(&pdev->dev, DRV_VERSION);
1308
1309         /* The AHCI driver can only drive the SATA ports, the PATA driver
1310            can drive them all so if both drivers are selected make sure
1311            AHCI stays out of the way */
1312         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1313                 return -ENODEV;
1314
1315         /* Apple BIOS on MCP89 prevents us using AHCI */
1316         if (is_mcp89_apple(pdev))
1317                 ahci_mcp89_apple_enable(pdev);
1318
1319         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1320          * At the moment, we can only use the AHCI mode. Let the users know
1321          * that for SAS drives they're out of luck.
1322          */
1323         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1324                 dev_info(&pdev->dev,
1325                          "PDC42819 can only drive SATA devices with this driver\n");
1326
1327         /* Both Connext and Enmotus devices use non-standard BARs */
1328         if (pdev->vendor == PCI_VENDOR_ID_STMICRO && pdev->device == 0xCC06)
1329                 ahci_pci_bar = AHCI_PCI_BAR_STA2X11;
1330         else if (pdev->vendor == 0x1c44 && pdev->device == 0x8000)
1331                 ahci_pci_bar = AHCI_PCI_BAR_ENMOTUS;
1332
1333         /* acquire resources */
1334         rc = pcim_enable_device(pdev);
1335         if (rc)
1336                 return rc;
1337
1338         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1339             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1340                 u8 map;
1341
1342                 /* ICH6s share the same PCI ID for both piix and ahci
1343                  * modes.  Enabling ahci mode while MAP indicates
1344                  * combined mode is a bad idea.  Yield to ata_piix.
1345                  */
1346                 pci_read_config_byte(pdev, ICH_MAP, &map);
1347                 if (map & 0x3) {
1348                         dev_info(&pdev->dev,
1349                                  "controller is in combined mode, can't enable AHCI mode\n");
1350                         return -ENODEV;
1351                 }
1352         }
1353
1354         /* AHCI controllers often implement SFF compatible interface.
1355          * Grab all PCI BARs just in case.
1356          */
1357         rc = pcim_iomap_regions_request_all(pdev, 1 << ahci_pci_bar, DRV_NAME);
1358         if (rc == -EBUSY)
1359                 pcim_pin_device(pdev);
1360         if (rc)
1361                 return rc;
1362
1363         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1364         if (!hpriv)
1365                 return -ENOMEM;
1366         hpriv->flags |= (unsigned long)pi.private_data;
1367
1368         /* MCP65 revision A1 and A2 can't do MSI */
1369         if (board_id == board_ahci_mcp65 &&
1370             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1371                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1372
1373         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1374         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1375                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1376
1377         /* only some SB600s can do 64bit DMA */
1378         if (ahci_sb600_enable_64bit(pdev))
1379                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1380
1381         hpriv->mmio = pcim_iomap_table(pdev)[ahci_pci_bar];
1382
1383         /* save initial config */
1384         ahci_pci_save_initial_config(pdev, hpriv);
1385
1386         /* prepare host */
1387         if (hpriv->cap & HOST_CAP_NCQ) {
1388                 pi.flags |= ATA_FLAG_NCQ;
1389                 /*
1390                  * Auto-activate optimization is supposed to be
1391                  * supported on all AHCI controllers indicating NCQ
1392                  * capability, but it seems to be broken on some
1393                  * chipsets including NVIDIAs.
1394                  */
1395                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1396                         pi.flags |= ATA_FLAG_FPDMA_AA;
1397
1398                 /*
1399                  * All AHCI controllers should be forward-compatible
1400                  * with the new auxiliary field. This code should be
1401                  * conditionalized if any buggy AHCI controllers are
1402                  * encountered.
1403                  */
1404                 pi.flags |= ATA_FLAG_FPDMA_AUX;
1405         }
1406
1407         if (hpriv->cap & HOST_CAP_PMP)
1408                 pi.flags |= ATA_FLAG_PMP;
1409
1410         ahci_set_em_messages(hpriv, &pi);
1411
1412         if (ahci_broken_system_poweroff(pdev)) {
1413                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1414                 dev_info(&pdev->dev,
1415                         "quirky BIOS, skipping spindown on poweroff\n");
1416         }
1417
1418         if (ahci_broken_suspend(pdev)) {
1419                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1420                 dev_warn(&pdev->dev,
1421                          "BIOS update required for suspend/resume\n");
1422         }
1423
1424         if (ahci_broken_online(pdev)) {
1425                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1426                 dev_info(&pdev->dev,
1427                          "online status unreliable, applying workaround\n");
1428         }
1429
1430         /* CAP.NP sometimes indicate the index of the last enabled
1431          * port, at other times, that of the last possible port, so
1432          * determining the maximum port number requires looking at
1433          * both CAP.NP and port_map.
1434          */
1435         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1436
1437         n_msis = ahci_init_interrupts(pdev, n_ports, hpriv);
1438         if (n_msis > 1)
1439                 hpriv->flags |= AHCI_HFLAG_MULTI_MSI;
1440
1441         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1442         if (!host)
1443                 return -ENOMEM;
1444         host->private_data = hpriv;
1445
1446         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1447                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1448         else
1449                 dev_info(&pdev->dev, "SSS flag set, parallel bus scan disabled\n");
1450
1451         if (pi.flags & ATA_FLAG_EM)
1452                 ahci_reset_em(host);
1453
1454         for (i = 0; i < host->n_ports; i++) {
1455                 struct ata_port *ap = host->ports[i];
1456
1457                 ata_port_pbar_desc(ap, ahci_pci_bar, -1, "abar");
1458                 ata_port_pbar_desc(ap, ahci_pci_bar,
1459                                    0x100 + ap->port_no * 0x80, "port");
1460
1461                 /* set enclosure management message type */
1462                 if (ap->flags & ATA_FLAG_EM)
1463                         ap->em_message_type = hpriv->em_msg_type;
1464
1465
1466                 /* disabled/not-implemented port */
1467                 if (!(hpriv->port_map & (1 << i)))
1468                         ap->ops = &ata_dummy_port_ops;
1469         }
1470
1471         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1472         ahci_p5wdh_workaround(host);
1473
1474         /* apply gtf filter quirk */
1475         ahci_gtf_filter_workaround(host);
1476
1477         /* initialize adapter */
1478         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1479         if (rc)
1480                 return rc;
1481
1482         rc = ahci_pci_reset_controller(host);
1483         if (rc)
1484                 return rc;
1485
1486         ahci_pci_init_controller(host);
1487         ahci_pci_print_info(host);
1488
1489         pci_set_master(pdev);
1490
1491         if (hpriv->flags & AHCI_HFLAG_MULTI_MSI)
1492                 return ahci_host_activate(host, pdev->irq, n_msis);
1493
1494         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1495                                  &ahci_sht);
1496 }
1497
1498 module_pci_driver(ahci_pci_driver);
1499
1500 MODULE_AUTHOR("Jeff Garzik");
1501 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1502 MODULE_LICENSE("GPL");
1503 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1504 MODULE_VERSION(DRV_VERSION);