doc/board/intel/cougarcanyon2.rst

   1 .. SPDX-License-Identifier: GPL-2.0+
   2 .. sectionauthor:: Bin Meng <bmeng.cn@gmail.com>
   3
   4 Cougar Canyon 2 CRB
   5 ===================
   6
   7 This uses Intel FSP for 3rd generation Intel Core and Intel Celeron processors
   8 with mobile Intel HM76 and QM77 chipsets platform. Download it from Intel FSP
   9 website and put the .fd file (CHIEFRIVER_FSP_GOLD_001_09-OCTOBER-2013.fd at the
  10 time of writing) in the board directory and rename it to fsp.bin.
  11
  12 Now build U-Boot and obtain u-boot.rom::
  13
  14    $ make cougarcanyon2_defconfig
  15    $ make all
  16
  17 The board has two 8MB SPI flashes mounted, which are called SPI-0 and SPI-1 in
  18 the board manual. The SPI-0 flash should have flash descriptor plus ME firmware
  19 and SPI-1 flash is used to store U-Boot. For convenience, the complete 8MB SPI-0
  20 flash image is included in the FSP package (named Rom00_8M_MB_PPT.bin). Program
  21 this image to the SPI-0 flash according to the board manual just once and we are
  22 all set. For programming U-Boot we just need to program SPI-1 flash. Since the
  23 default u-boot.rom image for this board is set to 2MB, it should be programmed
  24 to the last 2MB of the 8MB chip, address range [600000, 7FFFFF].