disasm.c

   1 /* disasm.c   where all the _work_ gets done in the Netwide Disassembler
   2  *
   3  * The Netwide Assembler is copyright (C) 1996 Simon Tatham and
   4  * Julian Hall. All rights reserved. The software is
   5  * redistributable under the license given in the file "LICENSE"
   6  * distributed in the NASM archive.
   7  *
   8  * initial version 27/iii/95 by Simon Tatham
   9  */
  10
  11 #include "compiler.h"
  12
  13 #include <stdio.h>
  14 #include <string.h>
  15 #include <limits.h>
  16 #include <inttypes.h>
  17
  18 #include "nasm.h"
  19 #include "disasm.h"
  20 #include "sync.h"
  21 #include "insns.h"
  22 #include "tables.h"
  23 #include "regdis.h"
  24
  25 /*
  26  * Flags that go into the `segment' field of `insn' structures
  27  * during disassembly.
  28  */
  29 #define SEG_RELATIVE      1
  30 #define SEG_32BIT         2
  31 #define SEG_RMREG         4
  32 #define SEG_DISP8         8
  33 #define SEG_DISP16       16
  34 #define SEG_DISP32       32
  35 #define SEG_NODISP       64
  36 #define SEG_SIGNED      128
  37 #define SEG_64BIT       256
  38
  39 /*
  40  * Prefix information
  41  */
  42 struct prefix_info {
  43     uint8_t osize;              /* Operand size */
  44     uint8_t asize;              /* Address size */
  45     uint8_t osp;                /* Operand size prefix present */
  46     uint8_t asp;                /* Address size prefix present */
  47     uint8_t rep;                /* Rep prefix present */
  48     uint8_t seg;                /* Segment override prefix present */
  49     uint8_t lock;               /* Lock prefix present */
  50     uint8_t vex[3];             /* VEX prefix present */
  51     uint8_t vex_m;              /* VEX.M field */
  52     uint8_t vex_v;
  53     uint8_t vex_lp;             /* VEX.LP fields */
  54     uint32_t rex;               /* REX prefix present */
  55 };
  56
  57 #define getu8(x) (*(uint8_t *)(x))
  58 #if X86_MEMORY
  59 /* Littleendian CPU which can handle unaligned references */
  60 #define getu16(x) (*(uint16_t *)(x))
  61 #define getu32(x) (*(uint32_t *)(x))
  62 #define getu64(x) (*(uint64_t *)(x))
  63 #else
  64 static uint16_t getu16(uint8_t *data)
  65 {
  66     return (uint16_t)data[0] + ((uint16_t)data[1] << 8);
  67 }
  68 static uint32_t getu32(uint8_t *data)
  69 {
  70     return (uint32_t)getu16(data) + ((uint32_t)getu16(data+2) << 16);
  71 }
  72 static uint64_t getu64(uint8_t *data)
  73 {
  74     return (uint64_t)getu32(data) + ((uint64_t)getu32(data+4) << 32);
  75 }
  76 #endif
  77
  78 #define gets8(x) ((int8_t)getu8(x))
  79 #define gets16(x) ((int16_t)getu16(x))
  80 #define gets32(x) ((int32_t)getu32(x))
  81 #define gets64(x) ((int64_t)getu64(x))
  82
  83 /* Important: regval must already have been adjusted for rex extensions */
  84 static enum reg_enum whichreg(int32_t regflags, int regval, int rex)
  85 {
  86     if (!(regflags & (REGISTER|REGMEM)))
  87         return 0;               /* Registers not permissible?! */
  88
  89     regflags |= REGISTER;
  90
  91     if (!(REG_AL & ~regflags))
  92         return R_AL;
  93     if (!(REG_AX & ~regflags))
  94         return R_AX;
  95     if (!(REG_EAX & ~regflags))
  96         return R_EAX;
  97     if (!(REG_RAX & ~regflags))
  98         return R_RAX;
  99     if (!(REG_DL & ~regflags))
 100         return R_DL;
 101     if (!(REG_DX & ~regflags))
 102         return R_DX;
 103     if (!(REG_EDX & ~regflags))
 104         return R_EDX;
 105     if (!(REG_RDX & ~regflags))
 106         return R_RDX;
 107     if (!(REG_CL & ~regflags))
 108         return R_CL;
 109     if (!(REG_CX & ~regflags))
 110         return R_CX;
 111     if (!(REG_ECX & ~regflags))
 112         return R_ECX;
 113     if (!(REG_RCX & ~regflags))
 114         return R_RCX;
 115     if (!(FPU0 & ~regflags))
 116         return R_ST0;
 117     if (!(XMM0 & ~regflags))
 118         return R_XMM0;
 119     if (!(YMM0 & ~regflags))
 120         return R_YMM0;
 121     if (!(REG_CS & ~regflags))
 122         return (regval == 1) ? R_CS : 0;
 123     if (!(REG_DESS & ~regflags))
 124         return (regval == 0 || regval == 2
 125                 || regval == 3 ? nasm_rd_sreg[regval] : 0);
 126     if (!(REG_FSGS & ~regflags))
 127         return (regval == 4 || regval == 5 ? nasm_rd_sreg[regval] : 0);
 128     if (!(REG_SEG67 & ~regflags))
 129         return (regval == 6 || regval == 7 ? nasm_rd_sreg[regval] : 0);
 130
 131     /* All the entries below look up regval in an 16-entry array */
 132     if (regval < 0 || regval > 15)
 133         return 0;
 134
 135     if (!(REG8 & ~regflags)) {
 136         if (rex & REX_P)
 137             return nasm_rd_reg8_rex[regval];
 138         else
 139             return nasm_rd_reg8[regval];
 140     }
 141     if (!(REG16 & ~regflags))
 142         return nasm_rd_reg16[regval];
 143     if (!(REG32 & ~regflags))
 144         return nasm_rd_reg32[regval];
 145     if (!(REG64 & ~regflags))
 146         return nasm_rd_reg64[regval];
 147     if (!(REG_SREG & ~regflags))
 148         return nasm_rd_sreg[regval & 7]; /* Ignore REX */
 149     if (!(REG_CREG & ~regflags))
 150         return nasm_rd_creg[regval];
 151     if (!(REG_DREG & ~regflags))
 152         return nasm_rd_dreg[regval];
 153     if (!(REG_TREG & ~regflags)) {
 154         if (rex & REX_P)
 155             return 0;           /* TR registers are ill-defined with rex */
 156         return nasm_rd_treg[regval];
 157     }
 158     if (!(FPUREG & ~regflags))
 159         return nasm_rd_fpureg[regval & 7]; /* Ignore REX */
 160     if (!(MMXREG & ~regflags))
 161         return nasm_rd_mmxreg[regval & 7]; /* Ignore REX */
 162     if (!(XMMREG & ~regflags))
 163         return nasm_rd_xmmreg[regval];
 164     if (!(YMMREG & ~regflags))
 165         return nasm_rd_ymmreg[regval];
 166
 167     return 0;
 168 }
 169
 170 /*
 171  * Process a DREX suffix
 172  */
 173 static uint8_t *do_drex(uint8_t *data, insn *ins)
 174 {
 175     uint8_t drex = *data++;
 176     operand *dst = &ins->oprs[ins->drexdst];
 177
 178     if ((drex & 8) != ((ins->rex & REX_OC) ? 8 : 0))
 179         return NULL;    /* OC0 mismatch */
 180     ins->rex = (ins->rex & ~7) | (drex & 7);
 181
 182     dst->segment = SEG_RMREG;
 183     dst->basereg = drex >> 4;
 184     return data;
 185 }
 186
 187
 188 /*
 189  * Process an effective address (ModRM) specification.
 190  */
 191 static uint8_t *do_ea(uint8_t *data, int modrm, int asize,
 192                       int segsize, operand * op, insn *ins)
 193 {
 194     int mod, rm, scale, index, base;
 195     int rex;
 196     uint8_t sib = 0;
 197
 198     mod = (modrm >> 6) & 03;
 199     rm = modrm & 07;
 200
 201     if (mod != 3 && rm == 4 && asize != 16)
 202         sib = *data++;
 203
 204     if (ins->rex & REX_D) {
 205         data = do_drex(data, ins);
 206         if (!data)
 207             return NULL;
 208     }
 209     rex = ins->rex;
 210
 211     if (mod == 3) {             /* pure register version */
 212         op->basereg = rm+(rex & REX_B ? 8 : 0);
 213         op->segment |= SEG_RMREG;
 214         return data;
 215     }
 216
 217     op->disp_size = 0;
 218     op->eaflags = 0;
 219
 220     if (asize == 16) {
 221         /*
 222          * <mod> specifies the displacement size (none, byte or
 223          * word), and <rm> specifies the register combination.
 224          * Exception: mod=0,rm=6 does not specify [BP] as one might
 225          * expect, but instead specifies [disp16].
 226          */
 227         op->indexreg = op->basereg = -1;
 228         op->scale = 1;          /* always, in 16 bits */
 229         switch (rm) {
 230         case 0:
 231             op->basereg = R_BX;
 232             op->indexreg = R_SI;
 233             break;
 234         case 1:
 235             op->basereg = R_BX;
 236             op->indexreg = R_DI;
 237             break;
 238         case 2:
 239             op->basereg = R_BP;
 240             op->indexreg = R_SI;
 241             break;
 242         case 3:
 243             op->basereg = R_BP;
 244             op->indexreg = R_DI;
 245             break;
 246         case 4:
 247             op->basereg = R_SI;
 248             break;
 249         case 5:
 250             op->basereg = R_DI;
 251             break;
 252         case 6:
 253             op->basereg = R_BP;
 254             break;
 255         case 7:
 256             op->basereg = R_BX;
 257             break;
 258         }
 259         if (rm == 6 && mod == 0) {      /* special case */
 260             op->basereg = -1;
 261             if (segsize != 16)
 262                 op->disp_size = 16;
 263             mod = 2;            /* fake disp16 */
 264         }
 265         switch (mod) {
 266         case 0:
 267             op->segment |= SEG_NODISP;
 268             break;
 269         case 1:
 270             op->segment |= SEG_DISP8;
 271             op->offset = (int8_t)*data++;
 272             break;
 273         case 2:
 274             op->segment |= SEG_DISP16;
 275             op->offset = *data++;
 276             op->offset |= ((unsigned)*data++) << 8;
 277             break;
 278         }
 279         return data;
 280     } else {
 281         /*
 282          * Once again, <mod> specifies displacement size (this time
 283          * none, byte or *dword*), while <rm> specifies the base
 284          * register. Again, [EBP] is missing, replaced by a pure
 285          * disp32 (this time that's mod=0,rm=*5*) in 32-bit mode,
 286          * and RIP-relative addressing in 64-bit mode.
 287          *
 288          * However, rm=4
 289          * indicates not a single base register, but instead the
 290          * presence of a SIB byte...
 291          */
 292         int a64 = asize == 64;
 293
 294         op->indexreg = -1;
 295
 296         if (a64)
 297             op->basereg = nasm_rd_reg64[rm | ((rex & REX_B) ? 8 : 0)];
 298         else
 299             op->basereg = nasm_rd_reg32[rm | ((rex & REX_B) ? 8 : 0)];
 300
 301         if (rm == 5 && mod == 0) {
 302             if (segsize == 64) {
 303                 op->eaflags |= EAF_REL;
 304                 op->segment |= SEG_RELATIVE;
 305                 mod = 2;        /* fake disp32 */
 306             }
 307
 308             if (asize != 64)
 309                 op->disp_size = asize;
 310
 311             op->basereg = -1;
 312             mod = 2;            /* fake disp32 */
 313         }
 314
 315         if (rm == 4) {          /* process SIB */
 316             scale = (sib >> 6) & 03;
 317             index = (sib >> 3) & 07;
 318             base = sib & 07;
 319
 320             op->scale = 1 << scale;
 321
 322             if (index == 4 && !(rex & REX_X))
 323                 op->indexreg = -1; /* ESP/RSP cannot be an index */
 324             else if (a64)
 325                 op->indexreg = nasm_rd_reg64[index | ((rex & REX_X) ? 8 : 0)];
 326             else
 327                 op->indexreg = nasm_rd_reg32[index | ((rex & REX_X) ? 8 : 0)];
 328
 329             if (base == 5 && mod == 0) {
 330                 op->basereg = -1;
 331                 mod = 2;        /* Fake disp32 */
 332             } else if (a64)
 333                 op->basereg = nasm_rd_reg64[base | ((rex & REX_B) ? 8 : 0)];
 334             else
 335                 op->basereg = nasm_rd_reg32[base | ((rex & REX_B) ? 8 : 0)];
 336
 337             if (segsize == 16)
 338                 op->disp_size = 32;
 339         }
 340
 341         switch (mod) {
 342         case 0:
 343             op->segment |= SEG_NODISP;
 344             break;
 345         case 1:
 346             op->segment |= SEG_DISP8;
 347             op->offset = gets8(data);
 348             data++;
 349             break;
 350         case 2:
 351             op->segment |= SEG_DISP32;
 352             op->offset = gets32(data);
 353             data += 4;
 354             break;
 355         }
 356         return data;
 357     }
 358 }
 359
 360 /*
 361  * Determine whether the instruction template in t corresponds to the data
 362  * stream in data. Return the number of bytes matched if so.
 363  */
 364 #define case4(x) case (x): case (x)+1: case (x)+2: case (x)+3
 365
 366 static int matches(const struct itemplate *t, uint8_t *data,
 367                    const struct prefix_info *prefix, int segsize, insn *ins)
 368 {
 369     uint8_t *r = (uint8_t *)(t->code);
 370     uint8_t *origdata = data;
 371     bool a_used = false, o_used = false;
 372     enum prefixes drep = 0;
 373     uint8_t lock = prefix->lock;
 374     int osize = prefix->osize;
 375     int asize = prefix->asize;
 376     int i, c;
 377     struct operand *opx;
 378     int s_field_for = -1;       /* No 144/154 series code encountered */
 379     bool vex_ok = false;
 380     int regmask = (segsize == 64) ? 15 : 7;
 381
 382     for (i = 0; i < MAX_OPERANDS; i++) {
 383         ins->oprs[i].segment = ins->oprs[i].disp_size =
 384             (segsize == 64 ? SEG_64BIT : segsize == 32 ? SEG_32BIT : 0);
 385     }
 386     ins->condition = -1;
 387     ins->rex = prefix->rex;
 388     memset(ins->prefixes, 0, sizeof ins->prefixes);
 389
 390     if (t->flags & (segsize == 64 ? IF_NOLONG : IF_LONG))
 391         return false;
 392
 393     if (prefix->rep == 0xF2)
 394         drep = P_REPNE;
 395     else if (prefix->rep == 0xF3)
 396         drep = P_REP;
 397
 398     while ((c = *r++) != 0) {
 399         opx = &ins->oprs[c & 3];
 400
 401         switch (c) {
 402         case 01:
 403         case 02:
 404         case 03:
 405             while (c--)
 406                 if (*r++ != *data++)
 407                     return false;
 408             break;
 409
 410         case 04:
 411             switch (*data++) {
 412             case 0x07:
 413                 ins->oprs[0].basereg = 0;
 414                 break;
 415             case 0x17:
 416                 ins->oprs[0].basereg = 2;
 417                 break;
 418             case 0x1F:
 419                 ins->oprs[0].basereg = 3;
 420                 break;
 421             default:
 422                 return false;
 423             }
 424             break;
 425
 426         case 05:
 427             switch (*data++) {
 428             case 0xA1:
 429                 ins->oprs[0].basereg = 4;
 430                 break;
 431             case 0xA9:
 432                 ins->oprs[0].basereg = 5;
 433                 break;
 434             default:
 435                 return false;
 436             }
 437             break;
 438
 439         case 06:
 440             switch (*data++) {
 441             case 0x06:
 442                 ins->oprs[0].basereg = 0;
 443                 break;
 444             case 0x0E:
 445                 ins->oprs[0].basereg = 1;
 446                 break;
 447             case 0x16:
 448                 ins->oprs[0].basereg = 2;
 449                 break;
 450             case 0x1E:
 451                 ins->oprs[0].basereg = 3;
 452                 break;
 453             default:
 454                 return false;
 455             }
 456             break;
 457
 458         case 07:
 459             switch (*data++) {
 460             case 0xA0:
 461                 ins->oprs[0].basereg = 4;
 462                 break;
 463             case 0xA8:
 464                 ins->oprs[0].basereg = 5;
 465                 break;
 466             default:
 467                 return false;
 468             }
 469             break;
 470
 471         case4(010):
 472         {
 473             int t = *r++, d = *data++;
 474             if (d < t || d > t + 7)
 475                 return false;
 476             else {
 477                 opx->basereg = (d-t)+
 478                     (ins->rex & REX_B ? 8 : 0);
 479                 opx->segment |= SEG_RMREG;
 480             }
 481             break;
 482         }
 483
 484         case4(014):
 485         case4(0274):
 486             opx->offset = (int8_t)*data++;
 487             opx->segment |= SEG_SIGNED;
 488             break;
 489
 490         case4(020):
 491             opx->offset = *data++;
 492             break;
 493
 494         case4(024):
 495             opx->offset = *data++;
 496             break;
 497
 498         case4(030):
 499             opx->offset = getu16(data);
 500             data += 2;
 501             break;
 502
 503         case4(034):
 504             if (osize == 32) {
 505                 opx->offset = getu32(data);
 506                 data += 4;
 507             } else {
 508                 opx->offset = getu16(data);
 509                 data += 2;
 510             }
 511             if (segsize != asize)
 512                 opx->disp_size = asize;
 513             break;
 514
 515         case4(040):
 516             opx->offset = getu32(data);
 517             data += 4;
 518             break;
 519
 520         case4(044):
 521             switch (asize) {
 522             case 16:
 523                 opx->offset = getu16(data);
 524                 data += 2;
 525                 if (segsize != 16)
 526                     opx->disp_size = 16;
 527                 break;
 528             case 32:
 529                 opx->offset = getu32(data);
 530                 data += 4;
 531                 if (segsize == 16)
 532                     opx->disp_size = 32;
 533                 break;
 534             case 64:
 535                 opx->offset = getu64(data);
 536                 opx->disp_size = 64;
 537                 data += 8;
 538                 break;
 539             }
 540             break;
 541
 542         case4(050):
 543             opx->offset = gets8(data++);
 544             opx->segment |= SEG_RELATIVE;
 545             break;
 546
 547         case4(054):
 548             opx->offset = getu64(data);
 549             data += 8;
 550             break;
 551
 552         case4(060):
 553             opx->offset = gets16(data);
 554             data += 2;
 555             opx->segment |= SEG_RELATIVE;
 556             opx->segment &= ~SEG_32BIT;
 557             break;
 558
 559         case4(064):
 560             opx->segment |= SEG_RELATIVE;
 561             if (osize == 16) {
 562                 opx->offset = gets16(data);
 563                 data += 2;
 564                 opx->segment &= ~(SEG_32BIT|SEG_64BIT);
 565             } else if (osize == 32) {
 566                 opx->offset = gets32(data);
 567                 data += 4;
 568                 opx->segment &= ~SEG_64BIT;
 569                 opx->segment |= SEG_32BIT;
 570             }
 571             if (segsize != osize) {
 572                 opx->type =
 573                     (opx->type & ~SIZE_MASK)
 574                     | ((osize == 16) ? BITS16 : BITS32);
 575             }
 576             break;
 577
 578         case4(070):
 579             opx->offset = gets32(data);
 580             data += 4;
 581             opx->segment |= SEG_32BIT | SEG_RELATIVE;
 582             break;
 583
 584         case4(0100):
 585         case4(0110):
 586         case4(0120):
 587         case4(0130):
 588         {
 589             int modrm = *data++;
 590             opx->segment |= SEG_RMREG;
 591             data = do_ea(data, modrm, asize, segsize,
 592                          &ins->oprs[(c >> 3) & 3], ins);
 593             if (!data)
 594                 return false;
 595             opx->basereg = ((modrm >> 3)&7)+
 596                 (ins->rex & REX_R ? 8 : 0);
 597             break;
 598         }
 599
 600         case4(0140):
 601             if (s_field_for == (c & 3)) {
 602                 opx->offset = gets8(data);
 603                 data++;
 604             } else {
 605                 opx->offset = getu16(data);
 606                 data += 2;
 607             }
 608             break;
 609
 610         case4(0144):
 611         case4(0154):
 612             s_field_for = (*data & 0x02) ? c & 3 : -1;
 613             if ((*data++ & ~0x02) != *r++)
 614                 return false;
 615             break;
 616
 617         case4(0150):
 618             if (s_field_for == (c & 3)) {
 619                 opx->offset = gets8(data);
 620                 data++;
 621             } else {
 622                 opx->offset = getu32(data);
 623                 data += 4;
 624             }
 625             break;
 626
 627         case4(0160):
 628             ins->rex |= REX_D;
 629             ins->drexdst = c & 3;
 630             break;
 631
 632         case4(0164):
 633             ins->rex |= REX_D|REX_OC;
 634             ins->drexdst = c & 3;
 635             break;
 636
 637         case 0171:
 638             data = do_drex(data, ins);
 639             if (!data)
 640                 return false;
 641             break;
 642
 643         case 0172:
 644         {
 645             uint8_t ximm = *data++;
 646             c = *r++;
 647             ins->oprs[c >> 3].basereg = (ximm >> 4) & regmask;
 648             ins->oprs[c >> 3].segment |= SEG_RMREG;
 649             ins->oprs[c & 7].offset = ximm & 15;
 650         }
 651         break;
 652
 653         case 0173:
 654         {
 655             uint8_t ximm = *data++;
 656             c = *r++;
 657
 658             if ((c ^ ximm) & 15)
 659                 return false;
 660
 661             ins->oprs[c >> 4].basereg = (ximm >> 4) & regmask;
 662             ins->oprs[c >> 4].segment |= SEG_RMREG;
 663         }
 664         break;
 665
 666         case 0174:
 667         {
 668             uint8_t ximm = *data++;
 669             c = *r++;
 670
 671             ins->oprs[c].basereg = (ximm >> 4) & regmask;
 672             ins->oprs[c].segment |= SEG_RMREG;
 673         }
 674         break;
 675
 676         case4(0200):
 677         case4(0204):
 678         case4(0210):
 679         case4(0214):
 680         case4(0220):
 681         case4(0224):
 682         case4(0230):
 683         case4(0234):
 684         {
 685             int modrm = *data++;
 686             if (((modrm >> 3) & 07) != (c & 07))
 687                 return false;   /* spare field doesn't match up */
 688             data = do_ea(data, modrm, asize, segsize,
 689                          &ins->oprs[(c >> 3) & 07], ins);
 690             if (!data)
 691                 return false;
 692             break;
 693         }
 694
 695         case4(0260):
 696         {
 697             int vexm   = *r++;
 698             int vexwlp = *r++;
 699             ins->rex |= REX_V;
 700             if ((prefix->rex & (REX_V|REX_D|REX_P)) != REX_V)
 701                 return false;
 702
 703             if ((vexm & 0x1f) != prefix->vex_m)
 704                 return false;
 705
 706             switch (vexwlp & 030) {
 707             case 000:
 708                 if (prefix->rex & REX_W)
 709                     return false;
 710                 break;
 711             case 010:
 712                 if (!(prefix->rex & REX_W))
 713                     return false;
 714                 ins->rex &= ~REX_W;
 715                 break;
 716             case 020:           /* VEX.W is a don't care */
 717                 ins->rex &= ~REX_W;
 718                 break;
 719             case 030:
 720                 break;
 721             }
 722
 723             if ((vexwlp & 007) != prefix->vex_lp)
 724                 return false;
 725
 726             opx->segment |= SEG_RMREG;
 727             opx->basereg = prefix->vex_v;
 728             vex_ok = true;
 729             break;
 730         }
 731
 732         case 0270:
 733         {
 734             int vexm   = *r++;
 735             int vexwlp = *r++;
 736             ins->rex |= REX_V;
 737             if ((prefix->rex & (REX_V|REX_D|REX_P)) != REX_V)
 738                 return false;
 739
 740             if ((vexm & 0x1f) != prefix->vex_m)
 741                 return false;
 742
 743             switch (vexwlp & 030) {
 744             case 000:
 745                 if (ins->rex & REX_W)
 746                     return false;
 747                 break;
 748             case 010:
 749                 if (!(ins->rex & REX_W))
 750                     return false;
 751                 break;
 752             default:
 753                 break;          /* Need to do anything special here? */
 754             }
 755
 756             if ((vexwlp & 007) != prefix->vex_lp)
 757                 return false;
 758
 759             if (prefix->vex_v != 0)
 760                 return false;
 761
 762             vex_ok = true;
 763             break;
 764         }
 765
 766         case 0310:
 767             if (asize != 16)
 768                 return false;
 769             else
 770                 a_used = true;
 771             break;
 772
 773         case 0311:
 774             if (asize == 16)
 775                 return false;
 776             else
 777                 a_used = true;
 778             break;
 779
 780         case 0312:
 781             if (asize != segsize)
 782                 return false;
 783             else
 784                 a_used = true;
 785             break;
 786
 787         case 0313:
 788             if (asize != 64)
 789                 return false;
 790             else
 791                 a_used = true;
 792             break;
 793
 794         case 0314:
 795             if (prefix->rex & REX_B)
 796                 return false;
 797             break;
 798
 799         case 0315:
 800             if (prefix->rex & REX_X)
 801                 return false;
 802             break;
 803
 804         case 0316:
 805             if (prefix->rex & REX_R)
 806                 return false;
 807             break;
 808
 809         case 0317:
 810             if (prefix->rex & REX_W)
 811                 return false;
 812             break;
 813
 814         case 0320:
 815             if (osize != 16)
 816                 return false;
 817             else
 818                 o_used = true;
 819             break;
 820
 821         case 0321:
 822             if (osize != 32)
 823                 return false;
 824             else
 825                 o_used = true;
 826             break;
 827
 828         case 0322:
 829             if (osize != (segsize == 16) ? 16 : 32)
 830                 return false;
 831             else
 832                 o_used = true;
 833             break;
 834
 835         case 0323:
 836             ins->rex |= REX_W;  /* 64-bit only instruction */
 837             osize = 64;
 838             o_used = true;
 839             break;
 840
 841         case 0324:
 842             if (!(ins->rex & (REX_P|REX_W)) || osize != 64)
 843                 return false;
 844             o_used = true;
 845             break;
 846
 847         case 0330:
 848         {
 849             int t = *r++, d = *data++;
 850             if (d < t || d > t + 15)
 851                 return false;
 852             else
 853                 ins->condition = d - t;
 854             break;
 855         }
 856
 857         case 0331:
 858             if (prefix->rep)
 859                 return false;
 860             break;
 861
 862         case 0332:
 863             if (prefix->rep != 0xF2)
 864                 return false;
 865             drep = 0;
 866             break;
 867
 868         case 0333:
 869             if (prefix->rep != 0xF3)
 870                 return false;
 871             drep = 0;
 872             break;
 873
 874         case 0334:
 875             if (lock) {
 876                 ins->rex |= REX_R;
 877                 lock = 0;
 878             }
 879             break;
 880
 881         case 0335:
 882             if (drep == P_REP)
 883                 drep = P_REPE;
 884             break;
 885
 886         case 0336:
 887         case 0337:
 888             break;
 889
 890         case 0340:
 891             return false;
 892
 893         case 0360:
 894             if (prefix->osp || prefix->rep)
 895                 return false;
 896             break;
 897
 898         case 0361:
 899             if (!prefix->osp || prefix->rep)
 900                 return false;
 901             o_used = true;
 902             break;
 903
 904         case 0362:
 905             if (prefix->osp || prefix->rep != 0xf2)
 906                 return false;
 907             drep = 0;
 908             break;
 909
 910         case 0363:
 911             if (prefix->osp || prefix->rep != 0xf3)
 912                 return false;
 913             drep = 0;
 914             break;
 915
 916         case 0364:
 917             if (prefix->osp)
 918                 return false;
 919             break;
 920
 921         case 0365:
 922             if (prefix->asp)
 923                 return false;
 924             break;
 925
 926         case 0366:
 927             if (!prefix->osp)
 928                 return false;
 929             o_used = true;
 930             break;
 931
 932         case 0367:
 933             if (!prefix->asp)
 934                 return false;
 935             a_used = true;
 936             break;
 937
 938         default:
 939             return false;       /* Unknown code */
 940         }
 941     }
 942
 943     if (!vex_ok && (ins->rex & REX_V))
 944         return false;
 945
 946     /* REX cannot be combined with DREX or VEX */
 947     if ((ins->rex & (REX_D|REX_V)) && (prefix->rex & REX_P))
 948         return false;
 949
 950     /*
 951      * Check for unused rep or a/o prefixes.
 952      */
 953     for (i = 0; i < t->operands; i++) {
 954         if (ins->oprs[i].segment != SEG_RMREG)
 955             a_used = true;
 956     }
 957
 958     if (lock) {
 959         if (ins->prefixes[PPS_LREP])
 960             return false;
 961         ins->prefixes[PPS_LREP] = P_LOCK;
 962     }
 963     if (drep) {
 964         if (ins->prefixes[PPS_LREP])
 965             return false;
 966         ins->prefixes[PPS_LREP] = drep;
 967     }
 968     if (!o_used) {
 969         if (osize != ((segsize == 16) ? 16 : 32)) {
 970             enum prefixes pfx = 0;
 971
 972             switch (osize) {
 973             case 16:
 974                 pfx = P_O16;
 975                 break;
 976             case 32:
 977                 pfx = P_O32;
 978                 break;
 979             case 64:
 980                 pfx = P_O64;
 981                 break;
 982             }
 983
 984             if (ins->prefixes[PPS_OSIZE])
 985                 return false;
 986             ins->prefixes[PPS_OSIZE] = pfx;
 987         }
 988     }
 989     if (!a_used && asize != segsize) {
 990         if (ins->prefixes[PPS_ASIZE])
 991             return false;
 992         ins->prefixes[PPS_ASIZE] = asize == 16 ? P_A16 : P_A32;
 993     }
 994
 995     /* Fix: check for redundant REX prefixes */
 996
 997     return data - origdata;
 998 }
 999
1000 /* Condition names for disassembly, sorted by x86 code */
1001 static const char * const condition_name[16] = {
1002     "o", "no", "c", "nc", "z", "nz", "na", "a",
1003     "s", "ns", "pe", "po", "l", "nl", "ng", "g"
1004 };
1005
1006 int32_t disasm(uint8_t *data, char *output, int outbufsize, int segsize,
1007             int32_t offset, int autosync, uint32_t prefer)
1008 {
1009     const struct itemplate * const *p, * const *best_p;
1010     const struct disasm_index *ix;
1011     uint8_t *dp;
1012     int length, best_length = 0;
1013     char *segover;
1014     int i, slen, colon, n;
1015     uint8_t *origdata;
1016     int works;
1017     insn tmp_ins, ins;
1018     uint32_t goodness, best;
1019     int best_pref;
1020     struct prefix_info prefix;
1021     bool end_prefix;
1022
1023     memset(&ins, 0, sizeof ins);
1024
1025     /*
1026      * Scan for prefixes.
1027      */
1028     memset(&prefix, 0, sizeof prefix);
1029     prefix.asize = segsize;
1030     prefix.osize = (segsize == 64) ? 32 : segsize;
1031     segover = NULL;
1032     origdata = data;
1033
1034     ix = itable;
1035
1036     end_prefix = false;
1037     while (!end_prefix) {
1038         switch (*data) {
1039         case 0xF2:
1040         case 0xF3:
1041             prefix.rep = *data++;
1042             break;
1043
1044         case 0xF0:
1045             prefix.lock = *data++;
1046             break;
1047
1048         case 0x2E:
1049             segover = "cs", prefix.seg = *data++;
1050             break;
1051         case 0x36:
1052             segover = "ss", prefix.seg = *data++;
1053             break;
1054         case 0x3E:
1055             segover = "ds", prefix.seg = *data++;
1056             break;
1057         case 0x26:
1058             segover = "es", prefix.seg = *data++;
1059             break;
1060         case 0x64:
1061             segover = "fs", prefix.seg = *data++;
1062             break;
1063         case 0x65:
1064             segover = "gs", prefix.seg = *data++;
1065             break;
1066
1067         case 0x66:
1068             prefix.osize = (segsize == 16) ? 32 : 16;
1069             prefix.osp = *data++;
1070             break;
1071         case 0x67:
1072             prefix.asize = (segsize == 32) ? 16 : 32;
1073             prefix.asp = *data++;
1074             break;
1075
1076         case 0xC4:
1077         case 0xC5:
1078             if (segsize == 64 || (data[1] & 0xc0) == 0xc0) {
1079                 prefix.vex[0] = *data++;
1080                 prefix.vex[1] = *data++;
1081
1082                 prefix.rex = REX_V;
1083
1084                 if (prefix.vex[0] == 0xc4) {
1085                     prefix.vex[2] = *data++;
1086                     prefix.rex |= (~prefix.vex[1] >> 5) & 7; /* REX_RXB */
1087                     prefix.rex |= (prefix.vex[2] >> (7-3)) & REX_W;
1088                     prefix.vex_m = prefix.vex[1] & 0x1f;
1089                     prefix.vex_v = (~prefix.vex[2] >> 3) & 15;
1090                     prefix.vex_lp = prefix.vex[2] & 7;
1091                 } else {
1092                     prefix.rex |= (~prefix.vex[1] >> (7-2)) & REX_R;
1093                     prefix.vex_m = 1;
1094                     prefix.vex_v = (~prefix.vex[1] >> 3) & 15;
1095                     prefix.vex_lp = prefix.vex[1] & 7;
1096                 }
1097
1098                 ix = itable_VEX[prefix.vex_m][prefix.vex_lp];
1099             }
1100             end_prefix = true;
1101             break;
1102
1103         case REX_P + 0x0:
1104         case REX_P + 0x1:
1105         case REX_P + 0x2:
1106         case REX_P + 0x3:
1107         case REX_P + 0x4:
1108         case REX_P + 0x5:
1109         case REX_P + 0x6:
1110         case REX_P + 0x7:
1111         case REX_P + 0x8:
1112         case REX_P + 0x9:
1113         case REX_P + 0xA:
1114         case REX_P + 0xB:
1115         case REX_P + 0xC:
1116         case REX_P + 0xD:
1117         case REX_P + 0xE:
1118         case REX_P + 0xF:
1119             if (segsize == 64) {
1120                 prefix.rex = *data++;
1121                 if (prefix.rex & REX_W)
1122                     prefix.osize = 64;
1123             }
1124             end_prefix = true;
1125             break;
1126
1127         default:
1128             end_prefix = true;
1129             break;
1130         }
1131     }
1132
1133     best = -1;                  /* Worst possible */
1134     best_p = NULL;
1135     best_pref = INT_MAX;
1136
1137     if (!ix)
1138         return 0;               /* No instruction table at all... */
1139
1140     dp = data;
1141     ix += *dp++;
1142     while (ix->n == -1) {
1143         ix = (const struct disasm_index *)ix->p + *dp++;
1144     }
1145
1146     p = (const struct itemplate * const *)ix->p;
1147     for (n = ix->n; n; n--, p++) {
1148         if ((length = matches(*p, data, &prefix, segsize, &tmp_ins))) {
1149             works = true;
1150             /*
1151              * Final check to make sure the types of r/m match up.
1152              * XXX: Need to make sure this is actually correct.
1153              */
1154             for (i = 0; i < (*p)->operands; i++) {
1155                 if (!((*p)->opd[i] & SAME_AS) &&
1156                     (
1157                         /* If it's a mem-only EA but we have a
1158                            register, die. */
1159                         ((tmp_ins.oprs[i].segment & SEG_RMREG) &&
1160                          !(MEMORY & ~(*p)->opd[i])) ||
1161                         /* If it's a reg-only EA but we have a memory
1162                            ref, die. */
1163                         (!(tmp_ins.oprs[i].segment & SEG_RMREG) &&
1164                          !(REG_EA & ~(*p)->opd[i]) &&
1165                          !((*p)->opd[i] & REG_SMASK)) ||
1166                         /* Register type mismatch (eg FS vs REG_DESS):
1167                            die. */
1168                         ((((*p)->opd[i] & (REGISTER | FPUREG)) ||
1169                           (tmp_ins.oprs[i].segment & SEG_RMREG)) &&
1170                          !whichreg((*p)->opd[i],
1171                                    tmp_ins.oprs[i].basereg, tmp_ins.rex))
1172                         )) {
1173                     works = false;
1174                     break;
1175                 }
1176             }
1177
1178             /*
1179              * Note: we always prefer instructions which incorporate
1180              * prefixes in the instructions themselves.  This is to allow
1181              * e.g. PAUSE to be preferred to REP NOP, and deal with
1182              * MMX/SSE instructions where prefixes are used to select
1183              * between MMX and SSE register sets or outright opcode
1184              * selection.
1185              */
1186             if (works) {
1187                 int i, nprefix;
1188                 goodness = ((*p)->flags & IF_PFMASK) ^ prefer;
1189                 nprefix = 0;
1190                 for (i = 0; i < MAXPREFIX; i++)
1191                     if (tmp_ins.prefixes[i])
1192                         nprefix++;
1193                 if (nprefix < best_pref ||
1194                     (nprefix == best_pref && goodness < best)) {
1195                     /* This is the best one found so far */
1196                     best = goodness;
1197                     best_p = p;
1198                     best_pref = nprefix;
1199                     best_length = length;
1200                     ins = tmp_ins;
1201                 }
1202             }
1203         }
1204     }
1205
1206     if (!best_p)
1207         return 0;               /* no instruction was matched */
1208
1209     /* Pick the best match */
1210     p = best_p;
1211     length = best_length;
1212
1213     slen = 0;
1214
1215     /* TODO: snprintf returns the value that the string would have if
1216      *      the buffer were long enough, and not the actual length of
1217      *      the returned string, so each instance of using the return
1218      *      value of snprintf should actually be checked to assure that
1219      *      the return value is "sane."  Maybe a macro wrapper could
1220      *      be used for that purpose.
1221      */
1222     for (i = 0; i < MAXPREFIX; i++)
1223         switch (ins.prefixes[i]) {
1224         case P_LOCK:
1225             slen += snprintf(output + slen, outbufsize - slen, "lock ");
1226             break;
1227         case P_REP:
1228             slen += snprintf(output + slen, outbufsize - slen, "rep ");
1229             break;
1230         case P_REPE:
1231             slen += snprintf(output + slen, outbufsize - slen, "repe ");
1232             break;
1233         case P_REPNE:
1234             slen += snprintf(output + slen, outbufsize - slen, "repne ");
1235             break;
1236         case P_A16:
1237             slen += snprintf(output + slen, outbufsize - slen, "a16 ");
1238             break;
1239         case P_A32:
1240             slen += snprintf(output + slen, outbufsize - slen, "a32 ");
1241             break;
1242         case P_A64:
1243             slen += snprintf(output + slen, outbufsize - slen, "a64 ");
1244             break;
1245         case P_O16:
1246             slen += snprintf(output + slen, outbufsize - slen, "o16 ");
1247             break;
1248         case P_O32:
1249             slen += snprintf(output + slen, outbufsize - slen, "o32 ");
1250             break;
1251         case P_O64:
1252             slen += snprintf(output + slen, outbufsize - slen, "o64 ");
1253             break;
1254         default:
1255             break;
1256         }
1257
1258     i = (*p)->opcode;
1259     if (i >= FIRST_COND_OPCODE)
1260         slen += snprintf(output + slen, outbufsize - slen, "%s%s",
1261                          nasm_insn_names[i], condition_name[ins.condition]);
1262     else
1263         slen += snprintf(output + slen, outbufsize - slen, "%s",
1264                          nasm_insn_names[i]);
1265
1266     colon = false;
1267     length += data - origdata;  /* fix up for prefixes */
1268     for (i = 0; i < (*p)->operands; i++) {
1269         opflags_t t = (*p)->opd[i];
1270         const operand *o = &ins.oprs[i];
1271         int64_t offs;
1272
1273         if (t & SAME_AS) {
1274             o = &ins.oprs[t & ~SAME_AS];
1275             t = (*p)->opd[t & ~SAME_AS];
1276         }
1277
1278         output[slen++] = (colon ? ':' : i == 0 ? ' ' : ',');
1279
1280         offs = o->offset;
1281         if (o->segment & SEG_RELATIVE) {
1282             offs += offset + length;
1283             /*
1284              * sort out wraparound
1285              */
1286             if (!(o->segment & (SEG_32BIT|SEG_64BIT)))
1287                 offs &= 0xffff;
1288             else if (segsize != 64)
1289                 offs &= 0xffffffff;
1290
1291             /*
1292              * add sync marker, if autosync is on
1293              */
1294             if (autosync)
1295                 add_sync(offs, 0L);
1296         }
1297
1298         if (t & COLON)
1299             colon = true;
1300         else
1301             colon = false;
1302
1303         if ((t & (REGISTER | FPUREG)) ||
1304             (o->segment & SEG_RMREG)) {
1305             enum reg_enum reg;
1306             reg = whichreg(t, o->basereg, ins.rex);
1307             if (t & TO)
1308                 slen += snprintf(output + slen, outbufsize - slen, "to ");
1309             slen += snprintf(output + slen, outbufsize - slen, "%s",
1310                              nasm_reg_names[reg-EXPR_REG_START]);
1311         } else if (!(UNITY & ~t)) {
1312             output[slen++] = '1';
1313         } else if (t & IMMEDIATE) {
1314             if (t & BITS8) {
1315                 slen +=
1316                     snprintf(output + slen, outbufsize - slen, "byte ");
1317                 if (o->segment & SEG_SIGNED) {
1318                     if (offs < 0) {
1319                         offs *= -1;
1320                         output[slen++] = '-';
1321                     } else
1322                         output[slen++] = '+';
1323                 }
1324             } else if (t & BITS16) {
1325                 slen +=
1326                     snprintf(output + slen, outbufsize - slen, "word ");
1327             } else if (t & BITS32) {
1328                 slen +=
1329                     snprintf(output + slen, outbufsize - slen, "dword ");
1330             } else if (t & BITS64) {
1331                 slen +=
1332                     snprintf(output + slen, outbufsize - slen, "qword ");
1333             } else if (t & NEAR) {
1334                 slen +=
1335                     snprintf(output + slen, outbufsize - slen, "near ");
1336             } else if (t & SHORT) {
1337                 slen +=
1338                     snprintf(output + slen, outbufsize - slen, "short ");
1339             }
1340             slen +=
1341                 snprintf(output + slen, outbufsize - slen, "0x%"PRIx64"",
1342                          offs);
1343         } else if (!(MEM_OFFS & ~t)) {
1344             slen +=
1345                 snprintf(output + slen, outbufsize - slen,
1346                          "[%s%s%s0x%"PRIx64"]",
1347                          (segover ? segover : ""),
1348                          (segover ? ":" : ""),
1349                          (o->disp_size == 64 ? "qword " :
1350                           o->disp_size == 32 ? "dword " :
1351                           o->disp_size == 16 ? "word " : ""), offs);
1352             segover = NULL;
1353         } else if (!(REGMEM & ~t)) {
1354             int started = false;
1355             if (t & BITS8)
1356                 slen +=
1357                     snprintf(output + slen, outbufsize - slen, "byte ");
1358             if (t & BITS16)
1359                 slen +=
1360                     snprintf(output + slen, outbufsize - slen, "word ");
1361             if (t & BITS32)
1362                 slen +=
1363                     snprintf(output + slen, outbufsize - slen, "dword ");
1364             if (t & BITS64)
1365                 slen +=
1366                     snprintf(output + slen, outbufsize - slen, "qword ");
1367             if (t & BITS80)
1368                 slen +=
1369                     snprintf(output + slen, outbufsize - slen, "tword ");
1370             if (t & BITS128)
1371                 slen +=
1372                     snprintf(output + slen, outbufsize - slen, "oword ");
1373             if (t & BITS256)
1374                 slen +=
1375                     snprintf(output + slen, outbufsize - slen, "yword ");
1376             if (t & FAR)
1377                 slen += snprintf(output + slen, outbufsize - slen, "far ");
1378             if (t & NEAR)
1379                 slen +=
1380                     snprintf(output + slen, outbufsize - slen, "near ");
1381             output[slen++] = '[';
1382             if (o->disp_size)
1383                 slen += snprintf(output + slen, outbufsize - slen, "%s",
1384                                  (o->disp_size == 64 ? "qword " :
1385                                   o->disp_size == 32 ? "dword " :
1386                                   o->disp_size == 16 ? "word " :
1387                                   ""));
1388             if (o->eaflags & EAF_REL)
1389                 slen += snprintf(output + slen, outbufsize - slen, "rel ");
1390             if (segover) {
1391                 slen +=
1392                     snprintf(output + slen, outbufsize - slen, "%s:",
1393                              segover);
1394                 segover = NULL;
1395             }
1396             if (o->basereg != -1) {
1397                 slen += snprintf(output + slen, outbufsize - slen, "%s",
1398                                  nasm_reg_names[(o->basereg-EXPR_REG_START)]);
1399                 started = true;
1400             }
1401             if (o->indexreg != -1) {
1402                 if (started)
1403                     output[slen++] = '+';
1404                 slen += snprintf(output + slen, outbufsize - slen, "%s",
1405                                  nasm_reg_names[(o->indexreg-EXPR_REG_START)]);
1406                 if (o->scale > 1)
1407                     slen +=
1408                         snprintf(output + slen, outbufsize - slen, "*%d",
1409                                  o->scale);
1410                 started = true;
1411             }
1412
1413
1414             if (o->segment & SEG_DISP8) {
1415                 const char *prefix;
1416                 uint8_t offset = offs;
1417                 if ((int8_t)offset < 0) {
1418                     prefix = "-";
1419                     offset = -offset;
1420                 } else {
1421                     prefix = "+";
1422                 }
1423                 slen +=
1424                     snprintf(output + slen, outbufsize - slen, "%s0x%"PRIx8"",
1425                              prefix, offset);
1426             } else if (o->segment & SEG_DISP16) {
1427                 const char *prefix;
1428                 uint16_t offset = offs;
1429                 if ((int16_t)offset < 0 && started) {
1430                     offset = -offset;
1431                     prefix = "-";
1432                 } else {
1433                     prefix = started ? "+" : "";
1434                 }
1435                 slen +=
1436                     snprintf(output + slen, outbufsize - slen,
1437                              "%s0x%"PRIx16"", prefix, offset);
1438             } else if (o->segment & SEG_DISP32) {
1439                 if (prefix.asize == 64) {
1440                     const char *prefix;
1441                     uint64_t offset = (int64_t)(int32_t)offs;
1442                     if ((int32_t)offs < 0 && started) {
1443                         offset = -offset;
1444                         prefix = "-";
1445                     } else {
1446                         prefix = started ? "+" : "";
1447                     }
1448                     slen +=
1449                         snprintf(output + slen, outbufsize - slen,
1450                                  "%s0x%"PRIx64"", prefix, offset);
1451                 } else {
1452                     const char *prefix;
1453                     uint32_t offset = offs;
1454                     if ((int32_t) offset < 0 && started) {
1455                         offset = -offset;
1456                         prefix = "-";
1457                     } else {
1458                         prefix = started ? "+" : "";
1459                     }
1460                     slen +=
1461                         snprintf(output + slen, outbufsize - slen,
1462                                  "%s0x%"PRIx32"", prefix, offset);
1463                 }
1464             }
1465             output[slen++] = ']';
1466         } else {
1467             slen +=
1468                 snprintf(output + slen, outbufsize - slen, "<operand%d>",
1469                          i);
1470         }
1471     }
1472     output[slen] = '\0';
1473     if (segover) {              /* unused segment override */
1474         char *p = output;
1475         int count = slen + 1;
1476         while (count--)
1477             p[count + 3] = p[count];
1478         strncpy(output, segover, 2);
1479         output[2] = ' ';
1480     }
1481     return length;
1482 }
1483
1484 int32_t eatbyte(uint8_t *data, char *output, int outbufsize)
1485 {
1486     snprintf(output, outbufsize, "db 0x%02X", *data);
1487     return 1;
1488 }