Handle is4 bytes without meaningful information in the bottom bits
[platform/upstream/nasm.git] / disasm.c
1 /* disasm.c   where all the _work_ gets done in the Netwide Disassembler
2  *
3  * The Netwide Assembler is copyright (C) 1996 Simon Tatham and
4  * Julian Hall. All rights reserved. The software is
5  * redistributable under the license given in the file "LICENSE"
6  * distributed in the NASM archive.
7  *
8  * initial version 27/iii/95 by Simon Tatham
9  */
10
11 #include "compiler.h"
12
13 #include <stdio.h>
14 #include <string.h>
15 #include <limits.h>
16 #include <inttypes.h>
17
18 #include "nasm.h"
19 #include "disasm.h"
20 #include "sync.h"
21 #include "insns.h"
22 #include "tables.h"
23 #include "regdis.h"
24
25 /*
26  * Flags that go into the `segment' field of `insn' structures
27  * during disassembly.
28  */
29 #define SEG_RELATIVE      1
30 #define SEG_32BIT         2
31 #define SEG_RMREG         4
32 #define SEG_DISP8         8
33 #define SEG_DISP16       16
34 #define SEG_DISP32       32
35 #define SEG_NODISP       64
36 #define SEG_SIGNED      128
37 #define SEG_64BIT       256
38
39 /*
40  * Prefix information
41  */
42 struct prefix_info {
43     uint8_t osize;              /* Operand size */
44     uint8_t asize;              /* Address size */
45     uint8_t osp;                /* Operand size prefix present */
46     uint8_t asp;                /* Address size prefix present */
47     uint8_t rep;                /* Rep prefix present */
48     uint8_t seg;                /* Segment override prefix present */
49     uint8_t lock;               /* Lock prefix present */
50     uint8_t vex[3];             /* VEX prefix present */
51     uint8_t vex_m;              /* VEX.M field */
52     uint8_t vex_v;
53     uint8_t vex_lp;             /* VEX.LP fields */
54     uint32_t rex;               /* REX prefix present */
55 };
56
57 #define getu8(x) (*(uint8_t *)(x))
58 #if X86_MEMORY
59 /* Littleendian CPU which can handle unaligned references */
60 #define getu16(x) (*(uint16_t *)(x))
61 #define getu32(x) (*(uint32_t *)(x))
62 #define getu64(x) (*(uint64_t *)(x))
63 #else
64 static uint16_t getu16(uint8_t *data)
65 {
66     return (uint16_t)data[0] + ((uint16_t)data[1] << 8);
67 }
68 static uint32_t getu32(uint8_t *data)
69 {
70     return (uint32_t)getu16(data) + ((uint32_t)getu16(data+2) << 16);
71 }
72 static uint64_t getu64(uint8_t *data)
73 {
74     return (uint64_t)getu32(data) + ((uint64_t)getu32(data+4) << 32);
75 }
76 #endif
77
78 #define gets8(x) ((int8_t)getu8(x))
79 #define gets16(x) ((int16_t)getu16(x))
80 #define gets32(x) ((int32_t)getu32(x))
81 #define gets64(x) ((int64_t)getu64(x))
82
83 /* Important: regval must already have been adjusted for rex extensions */
84 static enum reg_enum whichreg(int32_t regflags, int regval, int rex)
85 {
86     if (!(regflags & (REGISTER|REGMEM)))
87         return 0;               /* Registers not permissible?! */
88
89     regflags |= REGISTER;
90
91     if (!(REG_AL & ~regflags))
92         return R_AL;
93     if (!(REG_AX & ~regflags))
94         return R_AX;
95     if (!(REG_EAX & ~regflags))
96         return R_EAX;
97     if (!(REG_RAX & ~regflags))
98         return R_RAX;
99     if (!(REG_DL & ~regflags))
100         return R_DL;
101     if (!(REG_DX & ~regflags))
102         return R_DX;
103     if (!(REG_EDX & ~regflags))
104         return R_EDX;
105     if (!(REG_RDX & ~regflags))
106         return R_RDX;
107     if (!(REG_CL & ~regflags))
108         return R_CL;
109     if (!(REG_CX & ~regflags))
110         return R_CX;
111     if (!(REG_ECX & ~regflags))
112         return R_ECX;
113     if (!(REG_RCX & ~regflags))
114         return R_RCX;
115     if (!(FPU0 & ~regflags))
116         return R_ST0;
117     if (!(REG_CS & ~regflags))
118         return (regval == 1) ? R_CS : 0;
119     if (!(REG_DESS & ~regflags))
120         return (regval == 0 || regval == 2
121                 || regval == 3 ? nasm_rd_sreg[regval] : 0);
122     if (!(REG_FSGS & ~regflags))
123         return (regval == 4 || regval == 5 ? nasm_rd_sreg[regval] : 0);
124     if (!(REG_SEG67 & ~regflags))
125         return (regval == 6 || regval == 7 ? nasm_rd_sreg[regval] : 0);
126
127     /* All the entries below look up regval in an 16-entry array */
128     if (regval < 0 || regval > 15)
129         return 0;
130
131     if (!(REG8 & ~regflags)) {
132         if (rex & REX_P)
133             return nasm_rd_reg8_rex[regval];
134         else
135             return nasm_rd_reg8[regval];
136     }
137     if (!(REG16 & ~regflags))
138         return nasm_rd_reg16[regval];
139     if (!(REG32 & ~regflags))
140         return nasm_rd_reg32[regval];
141     if (!(REG64 & ~regflags))
142         return nasm_rd_reg64[regval];
143     if (!(REG_SREG & ~regflags))
144         return nasm_rd_sreg[regval & 7]; /* Ignore REX */
145     if (!(REG_CREG & ~regflags))
146         return nasm_rd_creg[regval];
147     if (!(REG_DREG & ~regflags))
148         return nasm_rd_dreg[regval];
149     if (!(REG_TREG & ~regflags)) {
150         if (rex & REX_P)
151             return 0;           /* TR registers are ill-defined with rex */
152         return nasm_rd_treg[regval];
153     }
154     if (!(FPUREG & ~regflags))
155         return nasm_rd_fpureg[regval & 7]; /* Ignore REX */
156     if (!(MMXREG & ~regflags))
157         return nasm_rd_mmxreg[regval & 7]; /* Ignore REX */
158     if (!(XMMREG & ~regflags))
159         return nasm_rd_xmmreg[regval];
160     if (!(YMMREG & ~regflags))
161         return nasm_rd_ymmreg[regval];
162
163     return 0;
164 }
165
166 /*
167  * Process a DREX suffix
168  */
169 static uint8_t *do_drex(uint8_t *data, insn *ins)
170 {
171     uint8_t drex = *data++;
172     operand *dst = &ins->oprs[ins->drexdst];
173
174     if ((drex & 8) != ((ins->rex & REX_OC) ? 8 : 0))
175         return NULL;    /* OC0 mismatch */
176     ins->rex = (ins->rex & ~7) | (drex & 7);
177
178     dst->segment = SEG_RMREG;
179     dst->basereg = drex >> 4;
180     return data;
181 }
182
183
184 /*
185  * Process an effective address (ModRM) specification.
186  */
187 static uint8_t *do_ea(uint8_t *data, int modrm, int asize,
188                       int segsize, operand * op, insn *ins)
189 {
190     int mod, rm, scale, index, base;
191     int rex;
192     uint8_t sib = 0;
193
194     mod = (modrm >> 6) & 03;
195     rm = modrm & 07;
196
197     if (mod != 3 && rm == 4 && asize != 16)
198         sib = *data++;
199
200     if (ins->rex & REX_D) {
201         data = do_drex(data, ins);
202         if (!data)
203             return NULL;
204     }
205     rex = ins->rex;
206
207     if (mod == 3) {             /* pure register version */
208         op->basereg = rm+(rex & REX_B ? 8 : 0);
209         op->segment |= SEG_RMREG;
210         return data;
211     }
212
213     op->disp_size = 0;
214     op->eaflags = 0;
215
216     if (asize == 16) {
217         /*
218          * <mod> specifies the displacement size (none, byte or
219          * word), and <rm> specifies the register combination.
220          * Exception: mod=0,rm=6 does not specify [BP] as one might
221          * expect, but instead specifies [disp16].
222          */
223         op->indexreg = op->basereg = -1;
224         op->scale = 1;          /* always, in 16 bits */
225         switch (rm) {
226         case 0:
227             op->basereg = R_BX;
228             op->indexreg = R_SI;
229             break;
230         case 1:
231             op->basereg = R_BX;
232             op->indexreg = R_DI;
233             break;
234         case 2:
235             op->basereg = R_BP;
236             op->indexreg = R_SI;
237             break;
238         case 3:
239             op->basereg = R_BP;
240             op->indexreg = R_DI;
241             break;
242         case 4:
243             op->basereg = R_SI;
244             break;
245         case 5:
246             op->basereg = R_DI;
247             break;
248         case 6:
249             op->basereg = R_BP;
250             break;
251         case 7:
252             op->basereg = R_BX;
253             break;
254         }
255         if (rm == 6 && mod == 0) {      /* special case */
256             op->basereg = -1;
257             if (segsize != 16)
258                 op->disp_size = 16;
259             mod = 2;            /* fake disp16 */
260         }
261         switch (mod) {
262         case 0:
263             op->segment |= SEG_NODISP;
264             break;
265         case 1:
266             op->segment |= SEG_DISP8;
267             op->offset = (int8_t)*data++;
268             break;
269         case 2:
270             op->segment |= SEG_DISP16;
271             op->offset = *data++;
272             op->offset |= ((unsigned)*data++) << 8;
273             break;
274         }
275         return data;
276     } else {
277         /*
278          * Once again, <mod> specifies displacement size (this time
279          * none, byte or *dword*), while <rm> specifies the base
280          * register. Again, [EBP] is missing, replaced by a pure
281          * disp32 (this time that's mod=0,rm=*5*) in 32-bit mode,
282          * and RIP-relative addressing in 64-bit mode.
283          *
284          * However, rm=4
285          * indicates not a single base register, but instead the
286          * presence of a SIB byte...
287          */
288         int a64 = asize == 64;
289
290         op->indexreg = -1;
291
292         if (a64)
293             op->basereg = nasm_rd_reg64[rm | ((rex & REX_B) ? 8 : 0)];
294         else
295             op->basereg = nasm_rd_reg32[rm | ((rex & REX_B) ? 8 : 0)];
296
297         if (rm == 5 && mod == 0) {
298             if (segsize == 64) {
299                 op->eaflags |= EAF_REL;
300                 op->segment |= SEG_RELATIVE;
301                 mod = 2;        /* fake disp32 */
302             }
303
304             if (asize != 64)
305                 op->disp_size = asize;
306
307             op->basereg = -1;
308             mod = 2;            /* fake disp32 */
309         }
310
311         if (rm == 4) {          /* process SIB */
312             scale = (sib >> 6) & 03;
313             index = (sib >> 3) & 07;
314             base = sib & 07;
315
316             op->scale = 1 << scale;
317
318             if (index == 4)
319                 op->indexreg = -1; /* ESP/RSP/R12 cannot be an index */
320             else if (a64)
321                 op->indexreg = nasm_rd_reg64[index | ((rex & REX_X) ? 8 : 0)];
322             else
323                 op->indexreg = nasm_rd_reg32[index | ((rex & REX_X) ? 8 : 0)];
324
325             if (base == 5 && mod == 0) {
326                 op->basereg = -1;
327                 mod = 2;        /* Fake disp32 */
328             } else if (a64)
329                 op->basereg = nasm_rd_reg64[base | ((rex & REX_B) ? 8 : 0)];
330             else
331                 op->basereg = nasm_rd_reg32[base | ((rex & REX_B) ? 8 : 0)];
332
333             if (segsize == 16)
334                 op->disp_size = 32;
335         }
336
337         switch (mod) {
338         case 0:
339             op->segment |= SEG_NODISP;
340             break;
341         case 1:
342             op->segment |= SEG_DISP8;
343             op->offset = gets8(data);
344             data++;
345             break;
346         case 2:
347             op->segment |= SEG_DISP32;
348             op->offset = gets32(data);
349             data += 4;
350             break;
351         }
352         return data;
353     }
354 }
355
356 /*
357  * Determine whether the instruction template in t corresponds to the data
358  * stream in data. Return the number of bytes matched if so.
359  */
360 #define case4(x) case (x): case (x)+1: case (x)+2: case (x)+3
361
362 static int matches(const struct itemplate *t, uint8_t *data,
363                    const struct prefix_info *prefix, int segsize, insn *ins)
364 {
365     uint8_t *r = (uint8_t *)(t->code);
366     uint8_t *origdata = data;
367     bool a_used = false, o_used = false;
368     enum prefixes drep = 0;
369     uint8_t lock = prefix->lock;
370     int osize = prefix->osize;
371     int asize = prefix->asize;
372     int i, c;
373     struct operand *opx;
374     int s_field_for = -1;       /* No 144/154 series code encountered */
375
376     for (i = 0; i < MAX_OPERANDS; i++) {
377         ins->oprs[i].segment = ins->oprs[i].disp_size =
378             (segsize == 64 ? SEG_64BIT : segsize == 32 ? SEG_32BIT : 0);
379     }
380     ins->condition = -1;
381     ins->rex = prefix->rex;
382     memset(ins->prefixes, 0, sizeof ins->prefixes);
383
384     if (t->flags & (segsize == 64 ? IF_NOLONG : IF_LONG))
385         return false;
386
387     if (prefix->rep == 0xF2)
388         drep = P_REPNE;
389     else if (prefix->rep == 0xF3)
390         drep = P_REP;
391
392     while ((c = *r++) != 0) {
393         opx = &ins->oprs[c & 3];
394
395         switch (c) {
396         case 01:
397         case 02:
398         case 03:
399             while (c--)
400                 if (*r++ != *data++)
401                     return false;
402             break;
403
404         case 04:
405             switch (*data++) {
406             case 0x07:
407                 ins->oprs[0].basereg = 0;
408                 break;
409             case 0x17:
410                 ins->oprs[0].basereg = 2;
411                 break;
412             case 0x1F:
413                 ins->oprs[0].basereg = 3;
414                 break;
415             default:
416                 return false;
417             }
418             break;
419
420         case 05:
421             switch (*data++) {
422             case 0xA1:
423                 ins->oprs[0].basereg = 4;
424                 break;
425             case 0xA9:
426                 ins->oprs[0].basereg = 5;
427                 break;
428             default:
429                 return false;
430             }
431             break;
432
433         case 06:
434             switch (*data++) {
435             case 0x06:
436                 ins->oprs[0].basereg = 0;
437                 break;
438             case 0x0E:
439                 ins->oprs[0].basereg = 1;
440                 break;
441             case 0x16:
442                 ins->oprs[0].basereg = 2;
443                 break;
444             case 0x1E:
445                 ins->oprs[0].basereg = 3;
446                 break;
447             default:
448                 return false;
449             }
450             break;
451
452         case 07:
453             switch (*data++) {
454             case 0xA0:
455                 ins->oprs[0].basereg = 4;
456                 break;
457             case 0xA8:
458                 ins->oprs[0].basereg = 5;
459                 break;
460             default:
461                 return false;
462             }
463             break;
464
465         case4(010):
466         {
467             int t = *r++, d = *data++;
468             if (d < t || d > t + 7)
469                 return false;
470             else {
471                 opx->basereg = (d-t)+
472                     (ins->rex & REX_B ? 8 : 0);
473                 opx->segment |= SEG_RMREG;
474             }
475             break;
476         }
477
478         case4(014):
479             opx->offset = (int8_t)*data++;
480             opx->segment |= SEG_SIGNED;
481             break;
482
483         case4(020):
484             opx->offset = *data++;
485             break;
486
487         case4(024):
488             opx->offset = *data++;
489             break;
490
491         case4(030):
492             opx->offset = getu16(data);
493             data += 2;
494             break;
495
496         case4(034):
497             if (osize == 32) {
498                 opx->offset = getu32(data);
499                 data += 4;
500             } else {
501                 opx->offset = getu16(data);
502                 data += 2;
503             }
504             if (segsize != asize)
505                 opx->disp_size = asize;
506             break;
507
508         case4(040):
509             opx->offset = getu32(data);
510             data += 4;
511             break;
512
513         case4(044):
514             switch (asize) {
515             case 16:
516                 opx->offset = getu16(data);
517                 data += 2;
518                 if (segsize != 16)
519                     opx->disp_size = 16;
520                 break;
521             case 32:
522                 opx->offset = getu32(data);
523                 data += 4;
524                 if (segsize == 16)
525                     opx->disp_size = 32;
526                 break;
527             case 64:
528                 opx->offset = getu64(data);
529                 opx->disp_size = 64;
530                 data += 8;
531                 break;
532             }
533             break;
534
535         case4(050):
536             opx->offset = gets8(data++);
537             opx->segment |= SEG_RELATIVE;
538             break;
539
540         case4(054):
541             opx->offset = getu64(data);
542             data += 8;
543             break;
544
545         case4(060):
546             opx->offset = gets16(data);
547             data += 2;
548             opx->segment |= SEG_RELATIVE;
549             opx->segment &= ~SEG_32BIT;
550             break;
551
552         case4(064):
553             opx->segment |= SEG_RELATIVE;
554             if (osize == 16) {
555                 opx->offset = gets16(data);
556                 data += 2;
557                 opx->segment &= ~(SEG_32BIT|SEG_64BIT);
558             } else if (osize == 32) {
559                 opx->offset = gets32(data);
560                 data += 4;
561                 opx->segment &= ~SEG_64BIT;
562                 opx->segment |= SEG_32BIT;
563             }
564             if (segsize != osize) {
565                 opx->type =
566                     (opx->type & ~SIZE_MASK)
567                     | ((osize == 16) ? BITS16 : BITS32);
568             }
569             break;
570
571         case4(070):
572             opx->offset = gets32(data);
573             data += 4;
574             opx->segment |= SEG_32BIT | SEG_RELATIVE;
575             break;
576
577         case4(0100):
578         case4(0110):
579         case4(0120):
580         case4(0130):
581         {
582             int modrm = *data++;
583             opx->segment |= SEG_RMREG;
584             data = do_ea(data, modrm, asize, segsize,
585                          &ins->oprs[(c >> 3) & 3], ins);
586             if (!data)
587                 return false;
588             opx->basereg = ((modrm >> 3)&7)+
589                 (ins->rex & REX_R ? 8 : 0);
590             break;
591         }
592
593         case4(0140):
594             if (s_field_for == (c & 3)) {
595                 opx->offset = gets8(data);
596                 data++;
597             } else {
598                 opx->offset = getu16(data);
599                 data += 2;
600             }
601             break;
602
603         case4(0144):
604         case4(0154):
605             s_field_for = (*data & 0x02) ? c & 3 : -1;
606             if ((*data++ & ~0x02) != *r++)
607                 return false;
608             break;
609
610         case4(0150):
611             if (s_field_for == (c & 3)) {
612                 opx->offset = gets8(data);
613                 data++;
614             } else {
615                 opx->offset = getu32(data);
616                 data += 4;
617             }
618             break;
619
620         case4(0160):
621             ins->rex |= REX_D;
622             ins->drexdst = c & 3;
623             break;
624
625         case4(0164):
626             ins->rex |= REX_D|REX_OC;
627             ins->drexdst = c & 3;
628             break;
629
630         case 0171:
631             data = do_drex(data, ins);
632             if (!data)
633                 return false;
634             break;
635
636         case 0172:
637         {
638             uint8_t ximm = *data++;
639             c = *r++;
640             ins->oprs[c >> 3].basereg = ximm >> 4;
641             ins->oprs[c >> 3].segment |= SEG_RMREG;
642             ins->oprs[c & 7].offset = ximm & 15;
643         }
644         break;
645
646         case 0173:
647         {
648             uint8_t ximm = *data++;
649             c = *r++;
650
651             if ((c ^ ximm) & 15)
652                 return false;
653
654             ins->oprs[c >> 4].basereg = ximm >> 4;
655             ins->oprs[c >> 4].segment |= SEG_RMREG;
656         }
657         break;
658
659         case 0174:
660         {
661             uint8_t ximm = *data++;
662             c = *r++;
663
664             ins->oprs[c].basereg = ximm >> 4;
665             ins->oprs[c].segment |= SEG_RMREG;
666         }
667         break;
668
669         case4(0200):
670         case4(0204):
671         case4(0210):
672         case4(0214):
673         case4(0220):
674         case4(0224):
675         case4(0230):
676         case4(0234):
677         {
678             int modrm = *data++;
679             if (((modrm >> 3) & 07) != (c & 07))
680                 return false;   /* spare field doesn't match up */
681             data = do_ea(data, modrm, asize, segsize,
682                          &ins->oprs[(c >> 3) & 07], ins);
683             if (!data)
684                 return false;
685             break;
686         }
687
688         case4(0260):
689         {
690             int vexm   = *r++;
691             int vexwlp = *r++;
692             ins->rex |= REX_V;
693             if ((prefix->rex & (REX_V|REX_D|REX_P)) != REX_V)
694                 return false;
695
696             if ((vexm & 0x1f) != prefix->vex_m)
697                 return false;
698
699             switch (vexwlp & 030) {
700             case 000:
701                 if (prefix->rex & REX_W)
702                     return false;
703                 break;
704             case 010:
705                 if (!(prefix->rex & REX_W))
706                     return false;
707                 break;
708             default:
709                 break;          /* XXX: Need to do anything special here? */
710             }
711
712             if ((vexwlp & 007) != prefix->vex_lp)
713                 return false;
714
715             opx->segment |= SEG_RMREG;
716             opx->basereg = prefix->vex_v;
717             break;
718         }
719
720         case 0270:
721         {
722             int vexm   = *r++;
723             int vexwlp = *r++;
724             ins->rex |= REX_V;
725             if ((prefix->rex & (REX_V|REX_D|REX_P)) != REX_V)
726                 return false;
727
728             if ((vexm & 0x1f) != prefix->vex_m)
729                 return false;
730
731             switch (vexwlp & 030) {
732             case 000:
733                 if (ins->rex & REX_W)
734                     return false;
735                 break;
736             case 010:
737                 if (!(ins->rex & REX_W))
738                     return false;
739                 break;
740             default:
741                 break;          /* Need to do anything special here? */
742             }
743
744             if ((vexwlp & 007) != prefix->vex_lp)
745                 return false;
746
747             if (prefix->vex_v != 0)
748                 return false;
749
750             break;
751         }
752
753         case 0310:
754             if (asize != 16)
755                 return false;
756             else
757                 a_used = true;
758             break;
759
760         case 0311:
761             if (asize == 16)
762                 return false;
763             else
764                 a_used = true;
765             break;
766
767         case 0312:
768             if (asize != segsize)
769                 return false;
770             else
771                 a_used = true;
772             break;
773
774         case 0313:
775             if (asize != 64)
776                 return false;
777             else
778                 a_used = true;
779             break;
780
781         case 0314:
782             if (prefix->rex & REX_B)
783                 return false;
784             break;
785
786         case 0315:
787             if (prefix->rex & REX_X)
788                 return false;
789             break;
790
791         case 0316:
792             if (prefix->rex & REX_R)
793                 return false;
794             break;
795
796         case 0317:
797             if (prefix->rex & REX_W)
798                 return false;
799             break;
800
801         case 0320:
802             if (osize != 16)
803                 return false;
804             else
805                 o_used = true;
806             break;
807
808         case 0321:
809             if (osize != 32)
810                 return false;
811             else
812                 o_used = true;
813             break;
814
815         case 0322:
816             if (osize != (segsize == 16) ? 16 : 32)
817                 return false;
818             else
819                 o_used = true;
820             break;
821
822         case 0323:
823             ins->rex |= REX_W;  /* 64-bit only instruction */
824             osize = 64;
825             o_used = true;
826             break;
827
828         case 0324:
829             if (!(ins->rex & (REX_P|REX_W)) || osize != 64)
830                 return false;
831             o_used = true;
832             break;
833
834         case 0330:
835         {
836             int t = *r++, d = *data++;
837             if (d < t || d > t + 15)
838                 return false;
839             else
840                 ins->condition = d - t;
841             break;
842         }
843
844         case 0331:
845             if (prefix->rep)
846                 return false;
847             break;
848
849         case 0332:
850             if (prefix->rep != 0xF2)
851                 return false;
852             drep = 0;
853             break;
854
855         case 0333:
856             if (prefix->rep != 0xF3)
857                 return false;
858             drep = 0;
859             break;
860
861         case 0334:
862             if (lock) {
863                 ins->rex |= REX_R;
864                 lock = 0;
865             }
866             break;
867
868         case 0335:
869             if (drep == P_REP)
870                 drep = P_REPE;
871             break;
872
873         case 0340:
874             return false;
875
876         case 0360:
877             if (prefix->osp || prefix->rep)
878                 return false;
879             break;
880
881         case 0361:
882             if (!prefix->osp || prefix->rep)
883                 return false;
884             break;
885
886         case 0362:
887             if (prefix->osp || prefix->rep != 0xf2)
888                 return false;
889             break;
890
891         case 0363:
892             if (prefix->osp || prefix->rep != 0xf3)
893                 return false;
894             break;
895
896         case 0364:
897             if (prefix->osp)
898                 return false;
899             break;
900
901         case 0365:
902             if (prefix->asp)
903                 return false;
904             break;
905
906         case 0366:
907             if (!prefix->osp)
908                 return false;
909             o_used = true;
910             break;
911
912         case 0367:
913             if (!prefix->asp)
914                 return false;
915             a_used = true;
916             break;
917
918         default:
919             return false;       /* Unknown code */
920         }
921     }
922
923     /* REX cannot be combined with DREX or VEX */
924     if ((ins->rex & (REX_D|REX_V)) && (prefix->rex & REX_P))
925         return false;
926
927     /*
928      * Check for unused rep or a/o prefixes.
929      */
930     for (i = 0; i < t->operands; i++) {
931         if (ins->oprs[i].segment != SEG_RMREG)
932             a_used = true;
933     }
934
935     if (lock) {
936         if (ins->prefixes[PPS_LREP])
937             return false;
938         ins->prefixes[PPS_LREP] = P_LOCK;
939     }
940     if (drep) {
941         if (ins->prefixes[PPS_LREP])
942             return false;
943         ins->prefixes[PPS_LREP] = drep;
944     }
945     if (!o_used) {
946         if (osize != ((segsize == 16) ? 16 : 32)) {
947             enum prefixes pfx = 0;
948
949             switch (osize) {
950             case 16:
951                 pfx = P_O16;
952                 break;
953             case 32:
954                 pfx = P_O32;
955                 break;
956             case 64:
957                 pfx = P_O64;
958                 break;
959             }
960
961             if (ins->prefixes[PPS_OSIZE])
962                 return false;
963             ins->prefixes[PPS_OSIZE] = pfx;
964         }
965     }
966     if (!a_used && asize != segsize) {
967         if (ins->prefixes[PPS_ASIZE])
968             return false;
969         ins->prefixes[PPS_ASIZE] = asize == 16 ? P_A16 : P_A32;
970     }
971
972     /* Fix: check for redundant REX prefixes */
973
974     return data - origdata;
975 }
976
977 /* Condition names for disassembly, sorted by x86 code */
978 static const char * const condition_name[16] = {
979     "o", "no", "c", "nc", "z", "nz", "na", "a",
980     "s", "ns", "pe", "po", "l", "nl", "ng", "g"
981 };
982
983 int32_t disasm(uint8_t *data, char *output, int outbufsize, int segsize,
984             int32_t offset, int autosync, uint32_t prefer)
985 {
986     const struct itemplate * const *p, * const *best_p;
987     const struct disasm_index *ix;
988     uint8_t *dp;
989     int length, best_length = 0;
990     char *segover;
991     int i, slen, colon, n;
992     uint8_t *origdata;
993     int works;
994     insn tmp_ins, ins;
995     uint32_t goodness, best;
996     int best_pref;
997     struct prefix_info prefix;
998     bool end_prefix;
999
1000     memset(&ins, 0, sizeof ins);
1001
1002     /*
1003      * Scan for prefixes.
1004      */
1005     memset(&prefix, 0, sizeof prefix);
1006     prefix.asize = segsize;
1007     prefix.osize = (segsize == 64) ? 32 : segsize;
1008     segover = NULL;
1009     origdata = data;
1010
1011     end_prefix = false;
1012     while (!end_prefix) {
1013         switch (*data) {
1014         case 0xF2:
1015         case 0xF3:
1016             prefix.rep = *data++;
1017             break;
1018         case 0xF0:
1019             prefix.lock = *data++;
1020             break;
1021         case 0x2E:
1022             segover = "cs", prefix.seg = *data++;
1023             break;
1024         case 0x36:
1025             segover = "ss", prefix.seg = *data++;
1026             break;
1027         case 0x3E:
1028             segover = "ds", prefix.seg = *data++;
1029             break;
1030         case 0x26:
1031             segover = "es", prefix.seg = *data++;
1032             break;
1033         case 0x64:
1034             segover = "fs", prefix.seg = *data++;
1035             break;
1036         case 0x65:
1037             segover = "gs", prefix.seg = *data++;
1038             break;
1039         case 0x66:
1040             prefix.osize = (segsize == 16) ? 32 : 16;
1041             prefix.osp = *data++;
1042             break;
1043         case 0x67:
1044             prefix.asize = (segsize == 32) ? 16 : 32;
1045             prefix.asp = *data++;
1046             break;
1047         case 0xC4:
1048         case 0xC5:
1049             if (segsize == 64 || (data[1] & 0xc0) == 0xc0) {
1050                 prefix.vex[0] = *data++;
1051                 prefix.vex[1] = *data++;
1052                 if (prefix.vex[0] == 0xc4)
1053                     prefix.vex[2] = *data++;
1054             }
1055             prefix.rex = REX_V;
1056             if (prefix.vex[0] == 0xc4) {
1057                 prefix.rex |= (~prefix.vex[1] >> 5) & 7; /* REX_RXB */
1058                 prefix.rex |= (prefix.vex[2] >> (7-3)) & REX_W;
1059                 prefix.vex_m = prefix.vex[1] & 0x1f;
1060                 prefix.vex_v = (~prefix.vex[2] >> 3) & 15;
1061                 prefix.vex_lp = prefix.vex[2] & 7;
1062             } else {
1063                 prefix.rex |= (~prefix.vex[1] >> (7-2)) & REX_R;
1064                 prefix.vex_m = 1;
1065                 prefix.vex_v = (~prefix.vex[1] >> 3) & 15;
1066                 prefix.vex_lp = prefix.vex[1] & 7;
1067             }
1068             end_prefix = true;
1069             break;
1070         case REX_P + 0x0:
1071         case REX_P + 0x1:
1072         case REX_P + 0x2:
1073         case REX_P + 0x3:
1074         case REX_P + 0x4:
1075         case REX_P + 0x5:
1076         case REX_P + 0x6:
1077         case REX_P + 0x7:
1078         case REX_P + 0x8:
1079         case REX_P + 0x9:
1080         case REX_P + 0xA:
1081         case REX_P + 0xB:
1082         case REX_P + 0xC:
1083         case REX_P + 0xD:
1084         case REX_P + 0xE:
1085         case REX_P + 0xF:
1086             if (segsize == 64) {
1087                 prefix.rex = *data++;
1088                 if (prefix.rex & REX_W)
1089                     prefix.osize = 64;
1090             }
1091             end_prefix = true;
1092             break;
1093         default:
1094             end_prefix = true;
1095             break;
1096         }
1097     }
1098
1099     best = -1;                  /* Worst possible */
1100     best_p = NULL;
1101     best_pref = INT_MAX;
1102
1103     dp = data;
1104     ix = itable + *dp++;
1105     while (ix->n == -1) {
1106         ix = (const struct disasm_index *)ix->p + *dp++;
1107     }
1108
1109     p = (const struct itemplate * const *)ix->p;
1110     for (n = ix->n; n; n--, p++) {
1111         if ((length = matches(*p, data, &prefix, segsize, &tmp_ins))) {
1112             works = true;
1113             /*
1114              * Final check to make sure the types of r/m match up.
1115              * XXX: Need to make sure this is actually correct.
1116              */
1117             for (i = 0; i < (*p)->operands; i++) {
1118                 if (!((*p)->opd[i] & SAME_AS) &&
1119                     (
1120                         /* If it's a mem-only EA but we have a
1121                            register, die. */
1122                         ((tmp_ins.oprs[i].segment & SEG_RMREG) &&
1123                          !(MEMORY & ~(*p)->opd[i])) ||
1124                         /* If it's a reg-only EA but we have a memory
1125                            ref, die. */
1126                         (!(tmp_ins.oprs[i].segment & SEG_RMREG) &&
1127                          !(REG_EA & ~(*p)->opd[i]) &&
1128                          !((*p)->opd[i] & REG_SMASK)) ||
1129                         /* Register type mismatch (eg FS vs REG_DESS):
1130                            die. */
1131                         ((((*p)->opd[i] & (REGISTER | FPUREG)) ||
1132                           (tmp_ins.oprs[i].segment & SEG_RMREG)) &&
1133                          !whichreg((*p)->opd[i],
1134                                    tmp_ins.oprs[i].basereg, tmp_ins.rex))
1135                         )) {
1136                     works = false;
1137                     break;
1138                 }
1139             }
1140
1141             /*
1142              * Note: we always prefer instructions which incorporate
1143              * prefixes in the instructions themselves.  This is to allow
1144              * e.g. PAUSE to be preferred to REP NOP, and deal with
1145              * MMX/SSE instructions where prefixes are used to select
1146              * between MMX and SSE register sets or outright opcode
1147              * selection.
1148              */
1149             if (works) {
1150                 int i, nprefix;
1151                 goodness = ((*p)->flags & IF_PFMASK) ^ prefer;
1152                 nprefix = 0;
1153                 for (i = 0; i < MAXPREFIX; i++)
1154                     if (tmp_ins.prefixes[i])
1155                         nprefix++;
1156                 if (nprefix < best_pref ||
1157                     (nprefix == best_pref && goodness < best)) {
1158                     /* This is the best one found so far */
1159                     best = goodness;
1160                     best_p = p;
1161                     best_pref = nprefix;
1162                     best_length = length;
1163                     ins = tmp_ins;
1164                 }
1165             }
1166         }
1167     }
1168
1169     if (!best_p)
1170         return 0;               /* no instruction was matched */
1171
1172     /* Pick the best match */
1173     p = best_p;
1174     length = best_length;
1175
1176     slen = 0;
1177
1178     /* TODO: snprintf returns the value that the string would have if
1179      *      the buffer were long enough, and not the actual length of
1180      *      the returned string, so each instance of using the return
1181      *      value of snprintf should actually be checked to assure that
1182      *      the return value is "sane."  Maybe a macro wrapper could
1183      *      be used for that purpose.
1184      */
1185     for (i = 0; i < MAXPREFIX; i++)
1186         switch (ins.prefixes[i]) {
1187         case P_LOCK:
1188             slen += snprintf(output + slen, outbufsize - slen, "lock ");
1189             break;
1190         case P_REP:
1191             slen += snprintf(output + slen, outbufsize - slen, "rep ");
1192             break;
1193         case P_REPE:
1194             slen += snprintf(output + slen, outbufsize - slen, "repe ");
1195             break;
1196         case P_REPNE:
1197             slen += snprintf(output + slen, outbufsize - slen, "repne ");
1198             break;
1199         case P_A16:
1200             slen += snprintf(output + slen, outbufsize - slen, "a16 ");
1201             break;
1202         case P_A32:
1203             slen += snprintf(output + slen, outbufsize - slen, "a32 ");
1204             break;
1205         case P_A64:
1206             slen += snprintf(output + slen, outbufsize - slen, "a64 ");
1207             break;
1208         case P_O16:
1209             slen += snprintf(output + slen, outbufsize - slen, "o16 ");
1210             break;
1211         case P_O32:
1212             slen += snprintf(output + slen, outbufsize - slen, "o32 ");
1213             break;
1214         case P_O64:
1215             slen += snprintf(output + slen, outbufsize - slen, "o64 ");
1216             break;
1217         default:
1218             break;
1219         }
1220
1221     i = (*p)->opcode;
1222     if (i >= FIRST_COND_OPCODE) {
1223         slen += snprintf(output + slen, outbufsize - slen, "%s%s",
1224                          nasm_cond_insn_names[i-FIRST_COND_OPCODE],
1225                          condition_name[ins.condition]);
1226     } else {
1227         slen += snprintf(output + slen, outbufsize - slen, "%s",
1228                          nasm_insn_names[i]);
1229     }
1230     colon = false;
1231     length += data - origdata;  /* fix up for prefixes */
1232     for (i = 0; i < (*p)->operands; i++) {
1233         opflags_t t = (*p)->opd[i];
1234         const operand *o = &ins.oprs[i];
1235         int64_t offs;
1236
1237         if (t & SAME_AS) {
1238             o = &ins.oprs[t & ~SAME_AS];
1239             t = (*p)->opd[t & ~SAME_AS];
1240         }
1241
1242         output[slen++] = (colon ? ':' : i == 0 ? ' ' : ',');
1243
1244         offs = o->offset;
1245         if (o->segment & SEG_RELATIVE) {
1246             offs += offset + length;
1247             /*
1248              * sort out wraparound
1249              */
1250             if (!(o->segment & (SEG_32BIT|SEG_64BIT)))
1251                 offs &= 0xffff;
1252             else if (segsize != 64)
1253                 offs &= 0xffffffff;
1254
1255             /*
1256              * add sync marker, if autosync is on
1257              */
1258             if (autosync)
1259                 add_sync(offs, 0L);
1260         }
1261
1262         if (t & COLON)
1263             colon = true;
1264         else
1265             colon = false;
1266
1267         if ((t & (REGISTER | FPUREG)) ||
1268             (o->segment & SEG_RMREG)) {
1269             enum reg_enum reg;
1270             reg = whichreg(t, o->basereg, ins.rex);
1271             if (t & TO)
1272                 slen += snprintf(output + slen, outbufsize - slen, "to ");
1273             slen += snprintf(output + slen, outbufsize - slen, "%s",
1274                              nasm_reg_names[reg-EXPR_REG_START]);
1275         } else if (!(UNITY & ~t)) {
1276             output[slen++] = '1';
1277         } else if (t & IMMEDIATE) {
1278             if (t & BITS8) {
1279                 slen +=
1280                     snprintf(output + slen, outbufsize - slen, "byte ");
1281                 if (o->segment & SEG_SIGNED) {
1282                     if (offs < 0) {
1283                         offs *= -1;
1284                         output[slen++] = '-';
1285                     } else
1286                         output[slen++] = '+';
1287                 }
1288             } else if (t & BITS16) {
1289                 slen +=
1290                     snprintf(output + slen, outbufsize - slen, "word ");
1291             } else if (t & BITS32) {
1292                 slen +=
1293                     snprintf(output + slen, outbufsize - slen, "dword ");
1294             } else if (t & BITS64) {
1295                 slen +=
1296                     snprintf(output + slen, outbufsize - slen, "qword ");
1297             } else if (t & NEAR) {
1298                 slen +=
1299                     snprintf(output + slen, outbufsize - slen, "near ");
1300             } else if (t & SHORT) {
1301                 slen +=
1302                     snprintf(output + slen, outbufsize - slen, "short ");
1303             }
1304             slen +=
1305                 snprintf(output + slen, outbufsize - slen, "0x%"PRIx64"",
1306                          offs);
1307         } else if (!(MEM_OFFS & ~t)) {
1308             slen +=
1309                 snprintf(output + slen, outbufsize - slen,
1310                          "[%s%s%s0x%"PRIx64"]",
1311                          (segover ? segover : ""),
1312                          (segover ? ":" : ""),
1313                          (o->disp_size == 64 ? "qword " :
1314                           o->disp_size == 32 ? "dword " :
1315                           o->disp_size == 16 ? "word " : ""), offs);
1316             segover = NULL;
1317         } else if (!(REGMEM & ~t)) {
1318             int started = false;
1319             if (t & BITS8)
1320                 slen +=
1321                     snprintf(output + slen, outbufsize - slen, "byte ");
1322             if (t & BITS16)
1323                 slen +=
1324                     snprintf(output + slen, outbufsize - slen, "word ");
1325             if (t & BITS32)
1326                 slen +=
1327                     snprintf(output + slen, outbufsize - slen, "dword ");
1328             if (t & BITS64)
1329                 slen +=
1330                     snprintf(output + slen, outbufsize - slen, "qword ");
1331             if (t & BITS80)
1332                 slen +=
1333                     snprintf(output + slen, outbufsize - slen, "tword ");
1334             if (t & BITS128)
1335                 slen +=
1336                     snprintf(output + slen, outbufsize - slen, "oword ");
1337             if (t & BITS256)
1338                 slen +=
1339                     snprintf(output + slen, outbufsize - slen, "yword ");
1340             if (t & FAR)
1341                 slen += snprintf(output + slen, outbufsize - slen, "far ");
1342             if (t & NEAR)
1343                 slen +=
1344                     snprintf(output + slen, outbufsize - slen, "near ");
1345             output[slen++] = '[';
1346             if (o->disp_size)
1347                 slen += snprintf(output + slen, outbufsize - slen, "%s",
1348                                  (o->disp_size == 64 ? "qword " :
1349                                   o->disp_size == 32 ? "dword " :
1350                                   o->disp_size == 16 ? "word " :
1351                                   ""));
1352             if (o->eaflags & EAF_REL)
1353                 slen += snprintf(output + slen, outbufsize - slen, "rel ");
1354             if (segover) {
1355                 slen +=
1356                     snprintf(output + slen, outbufsize - slen, "%s:",
1357                              segover);
1358                 segover = NULL;
1359             }
1360             if (o->basereg != -1) {
1361                 slen += snprintf(output + slen, outbufsize - slen, "%s",
1362                                  nasm_reg_names[(o->basereg-EXPR_REG_START)]);
1363                 started = true;
1364             }
1365             if (o->indexreg != -1) {
1366                 if (started)
1367                     output[slen++] = '+';
1368                 slen += snprintf(output + slen, outbufsize - slen, "%s",
1369                                  nasm_reg_names[(o->indexreg-EXPR_REG_START)]);
1370                 if (o->scale > 1)
1371                     slen +=
1372                         snprintf(output + slen, outbufsize - slen, "*%d",
1373                                  o->scale);
1374                 started = true;
1375             }
1376
1377
1378             if (o->segment & SEG_DISP8) {
1379                 const char *prefix;
1380                 uint8_t offset = offs;
1381                 if ((int8_t)offset < 0) {
1382                     prefix = "-";
1383                     offset = -offset;
1384                 } else {
1385                     prefix = "+";
1386                 }
1387                 slen +=
1388                     snprintf(output + slen, outbufsize - slen, "%s0x%"PRIx8"",
1389                              prefix, offset);
1390             } else if (o->segment & SEG_DISP16) {
1391                 const char *prefix;
1392                 uint16_t offset = offs;
1393                 if ((int16_t)offset < 0 && started) {
1394                     offset = -offset;
1395                     prefix = "-";
1396                 } else {
1397                     prefix = started ? "+" : "";
1398                 }
1399                 slen +=
1400                     snprintf(output + slen, outbufsize - slen,
1401                              "%s0x%"PRIx16"", prefix, offset);
1402             } else if (o->segment & SEG_DISP32) {
1403                 if (prefix.asize == 64) {
1404                     const char *prefix;
1405                     uint64_t offset = (int64_t)(int32_t)offs;
1406                     if ((int32_t)offs < 0 && started) {
1407                         offset = -offset;
1408                         prefix = "-";
1409                     } else {
1410                         prefix = started ? "+" : "";
1411                     }
1412                     slen +=
1413                         snprintf(output + slen, outbufsize - slen,
1414                                  "%s0x%"PRIx64"", prefix, offset);
1415                 } else {
1416                     const char *prefix;
1417                     uint32_t offset = offs;
1418                     if ((int32_t) offset < 0 && started) {
1419                         offset = -offset;
1420                         prefix = "-";
1421                     } else {
1422                         prefix = started ? "+" : "";
1423                     }
1424                     slen +=
1425                         snprintf(output + slen, outbufsize - slen,
1426                                  "%s0x%"PRIx32"", prefix, offset);
1427                 }
1428             }
1429             output[slen++] = ']';
1430         } else {
1431             slen +=
1432                 snprintf(output + slen, outbufsize - slen, "<operand%d>",
1433                          i);
1434         }
1435     }
1436     output[slen] = '\0';
1437     if (segover) {              /* unused segment override */
1438         char *p = output;
1439         int count = slen + 1;
1440         while (count--)
1441             p[count + 3] = p[count];
1442         strncpy(output, segover, 2);
1443         output[2] = ' ';
1444     }
1445     return length;
1446 }
1447
1448 int32_t eatbyte(uint8_t *data, char *output, int outbufsize)
1449 {
1450     snprintf(output, outbufsize, "db 0x%02X", *data);
1451     return 1;
1452 }