cpu/mpc86xx/cpu.c

   1 /*
   2  * Copyright 2006 Freescale Semiconductor
   3  * Jeff Brown
   4  * Srikanth Srinivasan (srikanth.srinivasan@freescale.com)
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 #include <common.h>
  26 #include <watchdog.h>
  27 #include <command.h>
  28 #include <asm/cache.h>
  29 #include <asm/mmu.h>
  30 #include <mpc86xx.h>
  31 #include <asm/fsl_law.h>
  32
  33
  34 int
  35 checkcpu(void)
  36 {
  37         sys_info_t sysinfo;
  38         uint pvr, svr;
  39         uint ver;
  40         uint major, minor;
  41         uint lcrr;              /* local bus clock ratio register */
  42         uint clkdiv;            /* clock divider portion of lcrr */
  43         volatile immap_t *immap = (immap_t *) CFG_IMMR;
  44         volatile ccsr_gur_t *gur = &immap->im_gur;
  45
  46         puts("Freescale PowerPC\n");
  47
  48         pvr = get_pvr();
  49         ver = PVR_VER(pvr);
  50         major = PVR_MAJ(pvr);
  51         minor = PVR_MIN(pvr);
  52
  53         puts("CPU:\n");
  54         puts("    Core: ");
  55
  56         switch (ver) {
  57         case PVR_VER(PVR_86xx):
  58         {
  59                 uint msscr0 = mfspr(MSSCR0);
  60                 printf("E600 Core %d", (msscr0 & 0x20) ? 1 : 0 );
  61                 if (gur->pordevsr & MPC86xx_PORDEVSR_CORE1TE)
  62                         puts("\n    Core1Translation Enabled");
  63                 debug(" (MSSCR0=%x, PORDEVSR=%x)", msscr0, gur->pordevsr);
  64         }
  65         break;
  66         default:
  67                 puts("Unknown");
  68                 break;
  69         }
  70         printf(", Version: %d.%d, (0x%08x)\n", major, minor, pvr);
  71
  72         svr = get_svr();
  73         ver = SVR_SOC_VER(svr);
  74         major = SVR_MAJ(svr);
  75         minor = SVR_MIN(svr);
  76
  77         puts("    System: ");
  78         switch (ver) {
  79         case SVR_8641:
  80             if (SVR_SUBVER(svr) == 1) {
  81                 puts("8641D");
  82             } else {
  83                 puts("8641");
  84             }
  85             break;
  86         case SVR_8610:
  87                 puts("8610");
  88                 break;
  89         default:
  90                 puts("Unknown");
  91                 break;
  92         }
  93         printf(", Version: %d.%d, (0x%08x)\n", major, minor, svr);
  94
  95         get_sys_info(&sysinfo);
  96
  97         puts("    Clocks: ");
  98         printf("CPU:%4lu MHz, ", sysinfo.freqProcessor / 1000000);
  99         printf("MPX:%4lu MHz, ", sysinfo.freqSystemBus / 1000000);
 100         printf("DDR:%4lu MHz, ", sysinfo.freqSystemBus / 2000000);
 101
 102 #if defined(CFG_LBC_LCRR)
 103         lcrr = CFG_LBC_LCRR;
 104 #else
 105         {
 106                 volatile immap_t *immap = (immap_t *) CFG_IMMR;
 107                 volatile ccsr_lbc_t *lbc = &immap->im_lbc;
 108
 109                 lcrr = lbc->lcrr;
 110         }
 111 #endif
 112         clkdiv = lcrr & 0x0f;
 113         if (clkdiv == 2 || clkdiv == 4 || clkdiv == 8) {
 114                 printf("LBC:%4lu MHz\n",
 115                        sysinfo.freqSystemBus / 1000000 / clkdiv);
 116         } else {
 117                 printf("    LBC: unknown (lcrr: 0x%08x)\n", lcrr);
 118         }
 119
 120         puts("    L2: ");
 121         if (get_l2cr() & 0x80000000)
 122                 puts("Enabled\n");
 123         else
 124                 puts("Disabled\n");
 125
 126         return 0;
 127 }
 128
 129
 130 static inline void
 131 soft_restart(unsigned long addr)
 132 {
 133 #if !defined(CONFIG_MPC8641HPCN) && !defined(CONFIG_MPC8610HPCD)
 134
 135         /*
 136          * SRR0 has system reset vector, SRR1 has default MSR value
 137          * rfi restores MSR from SRR1 and sets the PC to the SRR0 value
 138          */
 139
 140         __asm__ __volatile__ ("mtspr    26, %0"         :: "r" (addr));
 141         __asm__ __volatile__ ("li       4, (1 << 6)"    ::: "r4");
 142         __asm__ __volatile__ ("mtspr    27, 4");
 143         __asm__ __volatile__ ("rfi");
 144
 145 #else /* CONFIG_MPC8641HPCN */
 146
 147         out8(PIXIS_BASE + PIXIS_RST, 0);
 148
 149 #endif /* !CONFIG_MPC8641HPCN */
 150
 151         while (1) ;             /* not reached */
 152 }
 153
 154
 155 /*
 156  * No generic way to do board reset. Simply call soft_reset.
 157  */
 158 void
 159 do_reset(cmd_tbl_t *cmdtp, int flag, int argc, char *argv[])
 160 {
 161 #if !defined(CONFIG_MPC8641HPCN) && !defined(CONFIG_MPC8610HPCD)
 162
 163 #ifdef CFG_RESET_ADDRESS
 164         ulong addr = CFG_RESET_ADDRESS;
 165 #else
 166         /*
 167          * note: when CFG_MONITOR_BASE points to a RAM address,
 168          * CFG_MONITOR_BASE - sizeof (ulong) is usually a valid
 169          * address. Better pick an address known to be invalid on your
 170          * system and assign it to CFG_RESET_ADDRESS.
 171          */
 172         ulong addr = CFG_MONITOR_BASE - sizeof(ulong);
 173 #endif
 174
 175         /* flush and disable I/D cache */
 176         __asm__ __volatile__ ("mfspr    3, 1008"        ::: "r3");
 177         __asm__ __volatile__ ("ori      5, 5, 0xcc00"   ::: "r5");
 178         __asm__ __volatile__ ("ori      4, 3, 0xc00"    ::: "r4");
 179         __asm__ __volatile__ ("andc     5, 3, 5"        ::: "r5");
 180         __asm__ __volatile__ ("sync");
 181         __asm__ __volatile__ ("mtspr    1008, 4");
 182         __asm__ __volatile__ ("isync");
 183         __asm__ __volatile__ ("sync");
 184         __asm__ __volatile__ ("mtspr    1008, 5");
 185         __asm__ __volatile__ ("isync");
 186         __asm__ __volatile__ ("sync");
 187
 188         soft_restart(addr);
 189
 190 #else /* CONFIG_MPC8641HPCN */
 191
 192         out8(PIXIS_BASE + PIXIS_RST, 0);
 193
 194 #endif /* !CONFIG_MPC8641HPCN */
 195
 196         while (1) ;             /* not reached */
 197 }
 198
 199
 200 /*
 201  * Get timebase clock frequency
 202  */
 203 unsigned long
 204 get_tbclk(void)
 205 {
 206         sys_info_t sys_info;
 207
 208         get_sys_info(&sys_info);
 209         return (sys_info.freqSystemBus + 3L) / 4L;
 210 }
 211
 212
 213 #if defined(CONFIG_WATCHDOG)
 214 void
 215 watchdog_reset(void)
 216 {
 217 }
 218 #endif  /* CONFIG_WATCHDOG */
 219
 220
 221 #if defined(CONFIG_DDR_ECC)
 222 void
 223 dma_init(void)
 224 {
 225         volatile immap_t *immap = (immap_t *) CFG_IMMR;
 226         volatile ccsr_dma_t *dma = &immap->im_dma;
 227
 228         dma->satr0 = 0x00040000;
 229         dma->datr0 = 0x00040000;
 230         asm("sync; isync");
 231 }
 232
 233 uint
 234 dma_check(void)
 235 {
 236         volatile immap_t *immap = (immap_t *) CFG_IMMR;
 237         volatile ccsr_dma_t *dma = &immap->im_dma;
 238         volatile uint status = dma->sr0;
 239
 240         /* While the channel is busy, spin */
 241         while ((status & 4) == 4) {
 242                 status = dma->sr0;
 243         }
 244
 245         if (status != 0) {
 246                 printf("DMA Error: status = %x\n", status);
 247         }
 248         return status;
 249 }
 250
 251 int
 252 dma_xfer(void *dest, uint count, void *src)
 253 {
 254         volatile immap_t *immap = (immap_t *) CFG_IMMR;
 255         volatile ccsr_dma_t *dma = &immap->im_dma;
 256
 257         dma->dar0 = (uint) dest;
 258         dma->sar0 = (uint) src;
 259         dma->bcr0 = count;
 260         dma->mr0 = 0xf000004;
 261         asm("sync;isync");
 262         dma->mr0 = 0xf000005;
 263         asm("sync;isync");
 264         return dma_check();
 265 }
 266
 267 #endif  /* CONFIG_DDR_ECC */
 268
 269
 270 /*
 271  * Print out the state of various machine registers.
 272  * Currently prints out LAWs, BR0/OR0, and BATs
 273  */
 274 void mpc86xx_reginfo(void)
 275 {
 276         immap_t *immap = (immap_t *)CFG_IMMR;
 277         ccsr_lbc_t *lbc = &immap->im_lbc;
 278
 279         print_bats();
 280         print_laws();
 281
 282         printf ("Local Bus Controller Registers\n"
 283                 "\tBR0\t0x%08X\tOR0\t0x%08X \n", in_be32(&lbc->br0), in_be32(&lbc->or0));
 284         printf("\tBR1\t0x%08X\tOR1\t0x%08X \n", in_be32(&lbc->br1), in_be32(&lbc->or1));
 285         printf("\tBR2\t0x%08X\tOR2\t0x%08X \n", in_be32(&lbc->br2), in_be32(&lbc->or2));
 286         printf("\tBR3\t0x%08X\tOR3\t0x%08X \n", in_be32(&lbc->br3), in_be32(&lbc->or3));
 287         printf("\tBR4\t0x%08X\tOR4\t0x%08X \n", in_be32(&lbc->br4), in_be32(&lbc->or4));
 288         printf("\tBR5\t0x%08X\tOR5\t0x%08X \n", in_be32(&lbc->br5), in_be32(&lbc->or5));
 289         printf("\tBR6\t0x%08X\tOR6\t0x%08X \n", in_be32(&lbc->br6), in_be32(&lbc->or6));
 290         printf("\tBR7\t0x%08X\tOR7\t0x%08X \n", in_be32(&lbc->br7), in_be32(&lbc->or7));
 291
 292 }