cpu/mpc83xx/cpu.c

   1 /*
   2  * Copyright (C) 2004-2006 Freescale Semiconductor, Inc.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 /*
  24  * CPU specific code for the MPC83xx family.
  25  *
  26  * Derived from the MPC8260 and MPC85xx.
  27  */
  28
  29 #include <common.h>
  30 #include <watchdog.h>
  31 #include <command.h>
  32 #include <mpc83xx.h>
  33 #include <asm/processor.h>
  34 #if defined(CONFIG_OF_FLAT_TREE)
  35 #include <ft_build.h>
  36 #elif defined(CONFIG_OF_LIBFDT)
  37 #include <libfdt.h>
  38 #include <libfdt_env.h>
  39 #endif
  40
  41 DECLARE_GLOBAL_DATA_PTR;
  42
  43
  44 int checkcpu(void)
  45 {
  46         volatile immap_t *immr;
  47         ulong clock = gd->cpu_clk;
  48         u32 pvr = get_pvr();
  49         u32 spridr;
  50         char buf[32];
  51
  52         immr = (immap_t *)CFG_IMMR;
  53
  54         puts("CPU:   ");
  55
  56         switch (pvr & 0xffff0000) {
  57                 case PVR_E300C1:
  58                         printf("e300c1, ");
  59                         break;
  60
  61                 case PVR_E300C2:
  62                         printf("e300c2, ");
  63                         break;
  64
  65                 case PVR_E300C3:
  66                         printf("e300c3, ");
  67                         break;
  68
  69                 default:
  70                         printf("Unknown core, ");
  71         }
  72
  73         spridr = immr->sysconf.spridr;
  74         switch(spridr) {
  75         case SPR_8349E_REV10:
  76         case SPR_8349E_REV11:
  77         case SPR_8349E_REV31:
  78                 puts("MPC8349E, ");
  79                 break;
  80         case SPR_8349_REV10:
  81         case SPR_8349_REV11:
  82         case SPR_8349_REV31:
  83                 puts("MPC8349, ");
  84                 break;
  85         case SPR_8347E_REV10_TBGA:
  86         case SPR_8347E_REV11_TBGA:
  87         case SPR_8347E_REV31_TBGA:
  88         case SPR_8347E_REV10_PBGA:
  89         case SPR_8347E_REV11_PBGA:
  90         case SPR_8347E_REV31_PBGA:
  91                 puts("MPC8347E, ");
  92                 break;
  93         case SPR_8347_REV10_TBGA:
  94         case SPR_8347_REV11_TBGA:
  95         case SPR_8347_REV31_TBGA:
  96         case SPR_8347_REV10_PBGA:
  97         case SPR_8347_REV11_PBGA:
  98         case SPR_8347_REV31_PBGA:
  99                 puts("MPC8347, ");
 100                 break;
 101         case SPR_8343E_REV10:
 102         case SPR_8343E_REV11:
 103         case SPR_8343E_REV31:
 104                 puts("MPC8343E, ");
 105                 break;
 106         case SPR_8343_REV10:
 107         case SPR_8343_REV11:
 108         case SPR_8343_REV31:
 109                 puts("MPC8343, ");
 110                 break;
 111         case SPR_8360E_REV10:
 112         case SPR_8360E_REV11:
 113         case SPR_8360E_REV12:
 114         case SPR_8360E_REV20:
 115         case SPR_8360E_REV21:
 116                 puts("MPC8360E, ");
 117                 break;
 118         case SPR_8360_REV10:
 119         case SPR_8360_REV11:
 120         case SPR_8360_REV12:
 121         case SPR_8360_REV20:
 122         case SPR_8360_REV21:
 123                 puts("MPC8360, ");
 124                 break;
 125         case SPR_8323E_REV10:
 126         case SPR_8323E_REV11:
 127                 puts("MPC8323E, ");
 128                 break;
 129         case SPR_8323_REV10:
 130         case SPR_8323_REV11:
 131                 puts("MPC8323, ");
 132                 break;
 133         case SPR_8321E_REV10:
 134         case SPR_8321E_REV11:
 135                 puts("MPC8321E, ");
 136                 break;
 137         case SPR_8321_REV10:
 138         case SPR_8321_REV11:
 139                 puts("MPC8321, ");
 140                 break;
 141         case SPR_8311_REV10:
 142                 puts("MPC8311, ");
 143                 break;
 144         case SPR_8311E_REV10:
 145                 puts("MPC8311E, ");
 146                 break;
 147         case SPR_8313_REV10:
 148                 puts("MPC8313, ");
 149                 break;
 150         case SPR_8313E_REV10:
 151                 puts("MPC8313E, ");
 152                 break;
 153         default:
 154                 printf("Rev: Unknown revision number:%08x\n"
 155                         "Warning: Unsupported cpu revision!\n",spridr);
 156                 return 0;
 157         }
 158
 159 #if defined(CONFIG_MPC834X)
 160         /* Multiple revisons of 834x processors may have the same SPRIDR value.
 161          * So use PVR to identify the revision number.
 162          */
 163         printf("Rev: %02x at %s MHz", PVR_MAJ(pvr)<<4 | PVR_MIN(pvr), strmhz(buf, clock));
 164 #else
 165         printf("Rev: %02x at %s MHz", spridr & 0x0000FFFF, strmhz(buf, clock));
 166 #endif
 167         printf(", CSB: %4d MHz\n", gd->csb_clk / 1000000);
 168
 169         return 0;
 170 }
 171
 172
 173 /*
 174  * Program a UPM with the code supplied in the table.
 175  *
 176  * The 'dummy' variable is used to increment the MAD. 'dummy' is
 177  * supposed to be a pointer to the memory of the device being
 178  * programmed by the UPM.  The data in the MDR is written into
 179  * memory and the MAD is incremented every time there's a read
 180  * from 'dummy'. Unfortunately, the current prototype for this
 181  * function doesn't allow for passing the address of this
 182  * device, and changing the prototype will break a number lots
 183  * of other code, so we need to use a round-about way of finding
 184  * the value for 'dummy'.
 185  *
 186  * The value can be extracted from the base address bits of the
 187  * Base Register (BR) associated with the specific UPM.  To find
 188  * that BR, we need to scan all 8 BRs until we find the one that
 189  * has its MSEL bits matching the UPM we want.  Once we know the
 190  * right BR, we can extract the base address bits from it.
 191  *
 192  * The MxMR and the BR and OR of the chosen bank should all be
 193  * configured before calling this function.
 194  *
 195  * Parameters:
 196  * upm: 0=UPMA, 1=UPMB, 2=UPMC
 197  * table: Pointer to an array of values to program
 198  * size: Number of elements in the array.  Must be 64 or less.
 199  */
 200 void upmconfig (uint upm, uint *table, uint size)
 201 {
 202 #if defined(CONFIG_MPC834X)
 203         volatile immap_t *immap = (immap_t *) CFG_IMMR;
 204         volatile lbus83xx_t *lbus = &immap->lbus;
 205         volatile uchar *dummy = NULL;
 206         const u32 msel = (upm + 4) << BR_MSEL_SHIFT;    /* What the MSEL field in BRn should be */
 207         volatile u32 *mxmr = &lbus->mamr + upm; /* Pointer to mamr, mbmr, or mcmr */
 208         uint i;
 209
 210         /* Scan all the banks to determine the base address of the device */
 211         for (i = 0; i < 8; i++) {
 212                 if ((lbus->bank[i].br & BR_MSEL) == msel) {
 213                         dummy = (uchar *) (lbus->bank[i].br & BR_BA);
 214                         break;
 215                 }
 216         }
 217
 218         if (!dummy) {
 219                 printf("Error: %s() could not find matching BR\n", __FUNCTION__);
 220                 hang();
 221         }
 222
 223         /* Set the OP field in the MxMR to "write" and the MAD field to 000000 */
 224         *mxmr = (*mxmr & 0xCFFFFFC0) | 0x10000000;
 225
 226         for (i = 0; i < size; i++) {
 227                 lbus->mdr = table[i];
 228                 __asm__ __volatile__ ("sync");
 229                 *dummy; /* Write the value to memory and increment MAD */
 230                 __asm__ __volatile__ ("sync");
 231         }
 232
 233         /* Set the OP field in the MxMR to "normal" and the MAD field to 000000 */
 234         *mxmr &= 0xCFFFFFC0;
 235 #else
 236         printf("Error: %s() not defined for this configuration.\n", __FUNCTION__);
 237         hang();
 238 #endif
 239 }
 240
 241
 242 int
 243 do_reset (cmd_tbl_t * cmdtp, int flag, int argc, char *argv[])
 244 {
 245         ulong msr;
 246 #ifndef MPC83xx_RESET
 247         ulong addr;
 248 #endif
 249
 250         volatile immap_t *immap = (immap_t *) CFG_IMMR;
 251
 252 #ifdef MPC83xx_RESET
 253         /* Interrupts and MMU off */
 254         __asm__ __volatile__ ("mfmsr    %0":"=r" (msr):);
 255
 256         msr &= ~( MSR_EE | MSR_IR | MSR_DR);
 257         __asm__ __volatile__ ("mtmsr    %0"::"r" (msr));
 258
 259         /* enable Reset Control Reg */
 260         immap->reset.rpr = 0x52535445;
 261         __asm__ __volatile__ ("sync");
 262         __asm__ __volatile__ ("isync");
 263
 264         /* confirm Reset Control Reg is enabled */
 265         while(!((immap->reset.rcer) & RCER_CRE));
 266
 267         printf("Resetting the board.");
 268         printf("\n");
 269
 270         udelay(200);
 271
 272         /* perform reset, only one bit */
 273         immap->reset.rcr = RCR_SWHR;
 274
 275 #else   /* ! MPC83xx_RESET */
 276
 277         immap->reset.rmr = RMR_CSRE;    /* Checkstop Reset enable */
 278
 279         /* Interrupts and MMU off */
 280         __asm__ __volatile__ ("mfmsr    %0":"=r" (msr):);
 281
 282         msr &= ~(MSR_ME | MSR_EE | MSR_IR | MSR_DR);
 283         __asm__ __volatile__ ("mtmsr    %0"::"r" (msr));
 284
 285         /*
 286          * Trying to execute the next instruction at a non-existing address
 287          * should cause a machine check, resulting in reset
 288          */
 289         addr = CFG_RESET_ADDRESS;
 290
 291         printf("resetting the board.");
 292         printf("\n");
 293         ((void (*)(void)) addr) ();
 294 #endif  /* MPC83xx_RESET */
 295
 296         return 1;
 297 }
 298
 299
 300 /*
 301  * Get timebase clock frequency (like cpu_clk in Hz)
 302  */
 303
 304 unsigned long get_tbclk(void)
 305 {
 306         ulong tbclk;
 307
 308         tbclk = (gd->bus_clk + 3L) / 4L;
 309
 310         return tbclk;
 311 }
 312
 313
 314 #if defined(CONFIG_WATCHDOG)
 315 void watchdog_reset (void)
 316 {
 317         int re_enable = disable_interrupts();
 318
 319         /* Reset the 83xx watchdog */
 320         volatile immap_t *immr = (immap_t *) CFG_IMMR;
 321         immr->wdt.swsrr = 0x556c;
 322         immr->wdt.swsrr = 0xaa39;
 323
 324         if (re_enable)
 325                 enable_interrupts ();
 326 }
 327 #endif
 328
 329 #if defined(CONFIG_OF_LIBFDT)
 330
 331 /*
 332  * "Setter" functions used to add/modify FDT entries.
 333  */
 334 static int fdt_set_eth0(void *blob, int nodeoffset, const char *name, bd_t *bd)
 335 {
 336         /*
 337          * Fix it up if it exists, don't create it if it doesn't exist.
 338          */
 339         if (fdt_get_property(blob, nodeoffset, name, 0)) {
 340                 return fdt_setprop(blob, nodeoffset, name, bd->bi_enetaddr, 6);
 341         }
 342         return 0;
 343 }
 344 #ifdef CONFIG_HAS_ETH1
 345 /* second onboard ethernet port */
 346 static int fdt_set_eth1(void *blob, int nodeoffset, const char *name, bd_t *bd)
 347 {
 348         /*
 349          * Fix it up if it exists, don't create it if it doesn't exist.
 350          */
 351         if (fdt_get_property(blob, nodeoffset, name, 0)) {
 352                 return fdt_setprop(blob, nodeoffset, name, bd->bi_enet1addr, 6);
 353         }
 354         return 0;
 355 }
 356 #endif
 357 #ifdef CONFIG_HAS_ETH2
 358 /* third onboard ethernet port */
 359 static int fdt_set_eth2(void *blob, int nodeoffset, const char *name, bd_t *bd)
 360 {
 361         /*
 362          * Fix it up if it exists, don't create it if it doesn't exist.
 363          */
 364         if (fdt_get_property(blob, nodeoffset, name, 0)) {
 365                 return fdt_setprop(blob, nodeoffset, name, bd->bi_enet2addr, 6);
 366         }
 367         return 0;
 368 }
 369 #endif
 370 #ifdef CONFIG_HAS_ETH3
 371 /* fourth onboard ethernet port */
 372 static int fdt_set_eth3(void *blob, int nodeoffset, const char *name, bd_t *bd)
 373 {
 374         /*
 375          * Fix it up if it exists, don't create it if it doesn't exist.
 376          */
 377         if (fdt_get_property(blob, nodeoffset, name, 0)) {
 378                 return fdt_setprop(blob, nodeoffset, name, bd->bi_enet3addr, 6);
 379         }
 380         return 0;
 381 }
 382 #endif
 383
 384 static int fdt_set_busfreq(void *blob, int nodeoffset, const char *name, bd_t *bd)
 385 {
 386         u32  tmp;
 387         /*
 388          * Create or update the property.
 389          */
 390         tmp = cpu_to_be32(bd->bi_busfreq);
 391         return fdt_setprop(blob, nodeoffset, name, &tmp, sizeof(tmp));
 392 }
 393
 394 static int fdt_set_tbfreq(void *blob, int nodeoffset, const char *name, bd_t *bd)
 395 {
 396         u32  tmp;
 397         /*
 398          * Create or update the property.
 399          */
 400         tmp = cpu_to_be32(OF_TBCLK);
 401         return fdt_setprop(blob, nodeoffset, name, &tmp, sizeof(tmp));
 402 }
 403
 404
 405 /*
 406  * Fixups to the fdt.
 407  */
 408 static const struct {
 409         char *node;
 410         char *prop;
 411         int (*set_fn)(void *blob, int nodeoffset, const char *name, bd_t *bd);
 412 } fixup_props[] = {
 413         {       "/cpus/" OF_CPU,
 414                 "timebase-frequency",
 415                 fdt_set_tbfreq
 416         },
 417         {       "/cpus/" OF_CPU,
 418                 "bus-frequency",
 419                 fdt_set_busfreq
 420         },
 421         {       "/cpus/" OF_CPU,
 422                 "clock-frequency",
 423                 fdt_set_busfreq
 424         },
 425         {       "/" OF_SOC "/serial@4500",
 426                 "clock-frequency",
 427                 fdt_set_busfreq
 428         },
 429         {       "/" OF_SOC "/serial@4600",
 430                 "clock-frequency",
 431                 fdt_set_busfreq
 432         },
 433 #ifdef CONFIG_TSEC1
 434         {       "/" OF_SOC "/ethernet@24000",
 435                 "mac-address",
 436                 fdt_set_eth0
 437         },
 438         {       "/" OF_SOC "/ethernet@24000",
 439                 "local-mac-address",
 440                 fdt_set_eth0
 441         },
 442 #endif
 443 #ifdef CONFIG_TSEC2
 444         {       "/" OF_SOC "/ethernet@25000",
 445                 "mac-address",
 446                 fdt_set_eth1
 447         },
 448         {       "/" OF_SOC "/ethernet@25000",
 449                 "local-mac-address",
 450                 fdt_set_eth1
 451         },
 452 #endif
 453 #ifdef CONFIG_UEC_ETH1
 454 #if CFG_UEC1_UCC_NUM == 0  /* UCC1 */
 455         {       "/" OF_QE "/ucc@2000",
 456                 "mac-address",
 457                 fdt_set_eth0
 458         },
 459         {       "/" OF_QE "/ucc@2000",
 460                 "local-mac-address",
 461                 fdt_set_eth0
 462         },
 463 #elif CFG_UEC1_UCC_NUM == 2  /* UCC3 */
 464         {       "/" OF_QE "/ucc@2200",
 465                 "mac-address",
 466                 fdt_set_eth0
 467         },
 468         {       "/" OF_QE "/ucc@2200",
 469                 "local-mac-address",
 470                 fdt_set_eth0
 471         },
 472 #endif
 473 #endif /* CONFIG_UEC_ETH1 */
 474 #ifdef CONFIG_UEC_ETH2
 475 #if CFG_UEC2_UCC_NUM == 1  /* UCC2 */
 476         {       "/" OF_QE "/ucc@3000",
 477                 "mac-address",
 478                 fdt_set_eth1
 479         },
 480         {       "/" OF_QE "/ucc@3000",
 481                 "local-mac-address",
 482                 fdt_set_eth1
 483         },
 484 #elif CFG_UEC1_UCC_NUM == 3  /* UCC4 */
 485         {       "/" OF_QE "/ucc@3200",
 486                 "mac-address",
 487                 fdt_set_eth1
 488         },
 489         {       "/" OF_QE "/ucc@3200",
 490                 "local-mac-address",
 491                 fdt_set_eth1
 492         },
 493 #endif
 494 #endif /* CONFIG_UEC_ETH2 */
 495 };
 496
 497 void
 498 ft_cpu_setup(void *blob, bd_t *bd)
 499 {
 500         int  nodeoffset;
 501         int  err;
 502         int  j;
 503
 504         for (j = 0; j < (sizeof(fixup_props) / sizeof(fixup_props[0])); j++) {
 505                 nodeoffset = fdt_find_node_by_path(blob, fixup_props[j].node);
 506                 if (nodeoffset >= 0) {
 507                         err = fixup_props[j].set_fn(blob, nodeoffset,
 508                                                     fixup_props[j].prop, bd);
 509                         if (err < 0)
 510                                 debug("Problem setting %s = %s: %s\n",
 511                                         fixup_props[j].node,
 512                                         fixup_props[j].prop,
 513                                         fdt_strerror(err));
 514                 } else {
 515                         debug("Couldn't find %s: %s\n",
 516                                 fixup_props[j].node,
 517                                 fdt_strerror(nodeoffset));
 518                 }
 519         }
 520 }
 521 #elif defined(CONFIG_OF_FLAT_TREE)
 522 void
 523 ft_cpu_setup(void *blob, bd_t *bd)
 524 {
 525         u32 *p;
 526         int len;
 527         ulong clock;
 528
 529         clock = bd->bi_busfreq;
 530         p = ft_get_prop(blob, "/cpus/" OF_CPU "/bus-frequency", &len);
 531         if (p != NULL)
 532                 *p = cpu_to_be32(clock);
 533
 534         p = ft_get_prop(blob, "/" OF_SOC "/bus-frequency", &len);
 535         if (p != NULL)
 536                 *p = cpu_to_be32(clock);
 537
 538         p = ft_get_prop(blob, "/" OF_SOC "/serial@4500/clock-frequency", &len);
 539         if (p != NULL)
 540                 *p = cpu_to_be32(clock);
 541
 542         p = ft_get_prop(blob, "/" OF_SOC "/serial@4600/clock-frequency", &len);
 543         if (p != NULL)
 544                 *p = cpu_to_be32(clock);
 545
 546 #ifdef CONFIG_TSEC1
 547         p = ft_get_prop(blob, "/" OF_SOC "/ethernet@24000/mac-address", &len);
 548         if (p != NULL)
 549                 memcpy(p, bd->bi_enetaddr, 6);
 550
 551         p = ft_get_prop(blob, "/" OF_SOC "/ethernet@24000/local-mac-address", &len);
 552         if (p != NULL)
 553                 memcpy(p, bd->bi_enetaddr, 6);
 554 #endif
 555
 556 #ifdef CONFIG_TSEC2
 557         p = ft_get_prop(blob, "/" OF_SOC "/ethernet@25000/mac-address", &len);
 558         if (p != NULL)
 559                 memcpy(p, bd->bi_enet1addr, 6);
 560
 561         p = ft_get_prop(blob, "/" OF_SOC "/ethernet@25000/local-mac-address", &len);
 562         if (p != NULL)
 563                 memcpy(p, bd->bi_enet1addr, 6);
 564 #endif
 565
 566 #ifdef CONFIG_UEC_ETH1
 567 #if CFG_UEC1_UCC_NUM == 0  /* UCC1 */
 568         p = ft_get_prop(blob, "/" OF_QE "/ucc@2000/mac-address", &len);
 569         if (p != NULL)
 570                 memcpy(p, bd->bi_enetaddr, 6);
 571
 572         p = ft_get_prop(blob, "/" OF_QE "/ucc@2000/local-mac-address", &len);
 573         if (p != NULL)
 574                 memcpy(p, bd->bi_enetaddr, 6);
 575 #elif CFG_UEC1_UCC_NUM == 2  /* UCC3 */
 576         p = ft_get_prop(blob, "/" OF_QE "/ucc@2200/mac-address", &len);
 577         if (p != NULL)
 578                 memcpy(p, bd->bi_enetaddr, 6);
 579
 580         p = ft_get_prop(blob, "/" OF_QE "/ucc@2200/local-mac-address", &len);
 581         if (p != NULL)
 582                 memcpy(p, bd->bi_enetaddr, 6);
 583 #endif
 584 #endif
 585
 586 #ifdef CONFIG_UEC_ETH2
 587 #if CFG_UEC2_UCC_NUM == 1  /* UCC2 */
 588         p = ft_get_prop(blob, "/" OF_QE "/ucc@3000/mac-address", &len);
 589         if (p != NULL)
 590                 memcpy(p, bd->bi_enet1addr, 6);
 591
 592         p = ft_get_prop(blob, "/" OF_QE "/ucc@3000/local-mac-address", &len);
 593         if (p != NULL)
 594                 memcpy(p, bd->bi_enet1addr, 6);
 595 #elif CFG_UEC2_UCC_NUM == 3  /* UCC4 */
 596         p = ft_get_prop(blob, "/" OF_QE "/ucc@3200/mac-address", &len);
 597         if (p != NULL)
 598                 memcpy(p, bd->bi_enet1addr, 6);
 599
 600         p = ft_get_prop(blob, "/" OF_QE "/ucc@3200/local-mac-address", &len);
 601         if (p != NULL)
 602                 memcpy(p, bd->bi_enet1addr, 6);
 603 #endif
 604 #endif
 605 }
 606 #endif
 607
 608 #if defined(CONFIG_DDR_ECC)
 609 void dma_init(void)
 610 {
 611         volatile immap_t *immap = (immap_t *)CFG_IMMR;
 612         volatile dma83xx_t *dma = &immap->dma;
 613         volatile u32 status = swab32(dma->dmasr0);
 614         volatile u32 dmamr0 = swab32(dma->dmamr0);
 615
 616         debug("DMA-init\n");
 617
 618         /* initialize DMASARn, DMADAR and DMAABCRn */
 619         dma->dmadar0 = (u32)0;
 620         dma->dmasar0 = (u32)0;
 621         dma->dmabcr0 = 0;
 622
 623         __asm__ __volatile__ ("sync");
 624         __asm__ __volatile__ ("isync");
 625
 626         /* clear CS bit */
 627         dmamr0 &= ~DMA_CHANNEL_START;
 628         dma->dmamr0 = swab32(dmamr0);
 629         __asm__ __volatile__ ("sync");
 630         __asm__ __volatile__ ("isync");
 631
 632         /* while the channel is busy, spin */
 633         while(status & DMA_CHANNEL_BUSY) {
 634                 status = swab32(dma->dmasr0);
 635         }
 636
 637         debug("DMA-init end\n");
 638 }
 639
 640 uint dma_check(void)
 641 {
 642         volatile immap_t *immap = (immap_t *)CFG_IMMR;
 643         volatile dma83xx_t *dma = &immap->dma;
 644         volatile u32 status = swab32(dma->dmasr0);
 645         volatile u32 byte_count = swab32(dma->dmabcr0);
 646
 647         /* while the channel is busy, spin */
 648         while (status & DMA_CHANNEL_BUSY) {
 649                 status = swab32(dma->dmasr0);
 650         }
 651
 652         if (status & DMA_CHANNEL_TRANSFER_ERROR) {
 653                 printf ("DMA Error: status = %x @ %d\n", status, byte_count);
 654         }
 655
 656         return status;
 657 }
 658
 659 int dma_xfer(void *dest, u32 count, void *src)
 660 {
 661         volatile immap_t *immap = (immap_t *)CFG_IMMR;
 662         volatile dma83xx_t *dma = &immap->dma;
 663         volatile u32 dmamr0;
 664
 665         /* initialize DMASARn, DMADAR and DMAABCRn */
 666         dma->dmadar0 = swab32((u32)dest);
 667         dma->dmasar0 = swab32((u32)src);
 668         dma->dmabcr0 = swab32(count);
 669
 670         __asm__ __volatile__ ("sync");
 671         __asm__ __volatile__ ("isync");
 672
 673         /* init direct transfer, clear CS bit */
 674         dmamr0 = (DMA_CHANNEL_TRANSFER_MODE_DIRECT |
 675                         DMA_CHANNEL_SOURCE_ADDRESS_HOLD_8B |
 676                         DMA_CHANNEL_SOURCE_ADRESSS_HOLD_EN);
 677
 678         dma->dmamr0 = swab32(dmamr0);
 679
 680         __asm__ __volatile__ ("sync");
 681         __asm__ __volatile__ ("isync");
 682
 683         /* set CS to start DMA transfer */
 684         dmamr0 |= DMA_CHANNEL_START;
 685         dma->dmamr0 = swab32(dmamr0);
 686         __asm__ __volatile__ ("sync");
 687         __asm__ __volatile__ ("isync");
 688
 689         return ((int)dma_check());
 690 }
 691 #endif /*CONFIG_DDR_ECC*/