cpu/at91rm9200/interrupts.c

   1 /*
   2  * (C) Copyright 2002
   3  * Lineo, Inc. <www.lineo.com>
   4  * Bernhard Kuhn <bkuhn@lineo.com>
   5  *
   6  * (C) Copyright 2002
   7  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   8  * Marius Groeger <mgroeger@sysgo.de>
   9  *
  10  * (C) Copyright 2002
  11  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
  12  * Alex Zuepke <azu@sysgo.de>
  13  *
  14  * See file CREDITS for list of people who contributed to this
  15  * project.
  16  *
  17  * This program is free software; you can redistribute it and/or
  18  * modify it under the terms of the GNU General Public License as
  19  * published by the Free Software Foundation; either version 2 of
  20  * the License, or (at your option) any later version.
  21  *
  22  * This program is distributed in the hope that it will be useful,
  23  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  24  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  25  * GNU General Public License for more details.
  26  *
  27  * You should have received a copy of the GNU General Public License
  28  * along with this program; if not, write to the Free Software
  29  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  30  * MA 02111-1307 USA
  31  */
  32
  33 #include <common.h>
  34 #include <asm/io.h>
  35 #include <asm/arch/hardware.h>
  36 #include <asm/proc/ptrace.h>
  37
  38 extern void reset_cpu(ulong addr);
  39
  40 /* the number of clocks per CFG_HZ */
  41 #define TIMER_LOAD_VAL (CFG_HZ_CLOCK/CFG_HZ)
  42
  43 /* macro to read the 16 bit timer */
  44 #define READ_TIMER (tmr->TC_CV & 0x0000ffff)
  45 AT91PS_TC tmr;
  46
  47 #ifdef CONFIG_USE_IRQ
  48 #error There is no IRQ support for AT91RM9200 in U-Boot yet.
  49 #else
  50 void enable_interrupts (void)
  51 {
  52         return;
  53 }
  54 int disable_interrupts (void)
  55 {
  56         return 0;
  57 }
  58 #endif
  59
  60
  61 void bad_mode (void)
  62 {
  63         panic ("Resetting CPU ...\n");
  64         reset_cpu (0);
  65 }
  66
  67 void show_regs (struct pt_regs *regs)
  68 {
  69         unsigned long flags;
  70         const char *processor_modes[] = {
  71         "USER_26",      "FIQ_26",       "IRQ_26",       "SVC_26",
  72         "UK4_26",       "UK5_26",       "UK6_26",       "UK7_26",
  73         "UK8_26",       "UK9_26",       "UK10_26",      "UK11_26",
  74         "UK12_26",      "UK13_26",      "UK14_26",      "UK15_26",
  75         "USER_32",      "FIQ_32",       "IRQ_32",       "SVC_32",
  76         "UK4_32",       "UK5_32",       "UK6_32",       "ABT_32",
  77         "UK8_32",       "UK9_32",       "UK10_32",      "UND_32",
  78         "UK12_32",      "UK13_32",      "UK14_32",      "SYS_32",
  79         };
  80
  81         flags = condition_codes (regs);
  82
  83         printf ("pc : [<%08lx>]    lr : [<%08lx>]\n"
  84                 "sp : %08lx  ip : %08lx  fp : %08lx\n",
  85                 instruction_pointer (regs),
  86                 regs->ARM_lr, regs->ARM_sp, regs->ARM_ip, regs->ARM_fp);
  87         printf ("r10: %08lx  r9 : %08lx  r8 : %08lx\n",
  88                 regs->ARM_r10, regs->ARM_r9, regs->ARM_r8);
  89         printf ("r7 : %08lx  r6 : %08lx  r5 : %08lx  r4 : %08lx\n",
  90                 regs->ARM_r7, regs->ARM_r6, regs->ARM_r5, regs->ARM_r4);
  91         printf ("r3 : %08lx  r2 : %08lx  r1 : %08lx  r0 : %08lx\n",
  92                 regs->ARM_r3, regs->ARM_r2, regs->ARM_r1, regs->ARM_r0);
  93         printf ("Flags: %c%c%c%c",
  94                 flags & CC_N_BIT ? 'N' : 'n',
  95                 flags & CC_Z_BIT ? 'Z' : 'z',
  96                 flags & CC_C_BIT ? 'C' : 'c',
  97                 flags & CC_V_BIT ? 'V' : 'v');
  98         printf ("  IRQs %s  FIQs %s  Mode %s%s\n",
  99                 interrupts_enabled (regs) ? "on" : "off",
 100                 fast_interrupts_enabled (regs) ? "on" : "off",
 101                 processor_modes[processor_mode (regs)],
 102                 thumb_mode (regs) ? " (T)" : "");
 103 }
 104
 105 void do_undefined_instruction (struct pt_regs *pt_regs)
 106 {
 107         printf ("undefined instruction\n");
 108         show_regs (pt_regs);
 109         bad_mode ();
 110 }
 111
 112 void do_software_interrupt (struct pt_regs *pt_regs)
 113 {
 114         printf ("software interrupt\n");
 115         show_regs (pt_regs);
 116         bad_mode ();
 117 }
 118
 119 void do_prefetch_abort (struct pt_regs *pt_regs)
 120 {
 121         printf ("prefetch abort\n");
 122         show_regs (pt_regs);
 123         bad_mode ();
 124 }
 125
 126 void do_data_abort (struct pt_regs *pt_regs)
 127 {
 128         printf ("data abort\n");
 129         show_regs (pt_regs);
 130         bad_mode ();
 131 }
 132
 133 void do_not_used (struct pt_regs *pt_regs)
 134 {
 135         printf ("not used\n");
 136         show_regs (pt_regs);
 137         bad_mode ();
 138 }
 139
 140 void do_fiq (struct pt_regs *pt_regs)
 141 {
 142         printf ("fast interrupt request\n");
 143         show_regs (pt_regs);
 144         bad_mode ();
 145 }
 146
 147 void do_irq (struct pt_regs *pt_regs)
 148 {
 149         printf ("interrupt request\n");
 150         show_regs (pt_regs);
 151         bad_mode ();
 152 }
 153
 154 static ulong timestamp;
 155 static ulong lastinc;
 156
 157 int interrupt_init (void)
 158 {
 159
 160         tmr = AT91C_BASE_TC0;
 161
 162         /* enables TC1.0 clock */
 163         *AT91C_PMC_PCER = 1 << AT91C_ID_TC0;  /* enable clock */
 164
 165         *AT91C_TCB0_BCR = 0;
 166         *AT91C_TCB0_BMR = AT91C_TCB_TC0XC0S_NONE | AT91C_TCB_TC1XC1S_NONE | AT91C_TCB_TC2XC2S_NONE;
 167         tmr->TC_CCR = AT91C_TC_CLKDIS;
 168 #define AT91C_TC_CMR_CPCTRG (1 << 14)
 169         /* set to MCLK/2 and restart the timer when the vlaue in TC_RC is reached */
 170         tmr->TC_CMR = AT91C_TC_TIMER_DIV1_CLOCK | AT91C_TC_CMR_CPCTRG;
 171
 172         tmr->TC_IDR = ~0ul;
 173         tmr->TC_RC = TIMER_LOAD_VAL;
 174         lastinc = 0;
 175         tmr->TC_CCR = AT91C_TC_SWTRG | AT91C_TC_CLKEN;
 176         timestamp = 0;
 177
 178         return (0);
 179 }
 180
 181 /*
 182  * timer without interrupts
 183  */
 184
 185 void reset_timer (void)
 186 {
 187         reset_timer_masked ();
 188 }
 189
 190 ulong get_timer (ulong base)
 191 {
 192         return get_timer_masked () - base;
 193 }
 194
 195 void set_timer (ulong t)
 196 {
 197         timestamp = t;
 198 }
 199
 200 void udelay (unsigned long usec)
 201 {
 202         udelay_masked(usec);
 203 }
 204
 205 void reset_timer_masked (void)
 206 {
 207         /* reset time */
 208         lastinc = READ_TIMER;
 209         timestamp = 0;
 210 }
 211
 212 ulong get_timer_raw (void)
 213 {
 214         ulong now = READ_TIMER;
 215
 216         if (now >= lastinc) {
 217                 /* normal mode */
 218                 timestamp += now - lastinc;
 219         } else {
 220                 /* we have an overflow ... */
 221                 timestamp += now + TIMER_LOAD_VAL - lastinc;
 222         }
 223         lastinc = now;
 224
 225         return timestamp;
 226 }
 227
 228 ulong get_timer_masked (void)
 229 {
 230         return get_timer_raw()/TIMER_LOAD_VAL;
 231 }
 232
 233 void udelay_masked (unsigned long usec)
 234 {
 235         ulong tmo;
 236
 237 #if 0 /* doesn't work for usec < 1000 */
 238         tmo = usec / 1000;
 239         tmo *= CFG_HZ_CLOCK;
 240 #else
 241         tmo = CFG_HZ_CLOCK / 1000;
 242         tmo *= usec;
 243 #endif
 244         tmo /= 1000;
 245
 246         reset_timer_masked ();
 247
 248         while (get_timer_raw () < tmo)
 249                 /*NOP*/;
 250 }
 251
 252 /*
 253  * This function is derived from PowerPC code (read timebase as long long).
 254  * On ARM it just returns the timer value.
 255  */
 256 unsigned long long get_ticks(void)
 257 {
 258         return get_timer(0);
 259 }
 260
 261 /*
 262  * This function is derived from PowerPC code (timebase clock frequency).
 263  * On ARM it returns the number of timer ticks per second.
 264  */
 265 ulong get_tbclk (void)
 266 {
 267         ulong tbclk;
 268
 269         tbclk = CFG_HZ;
 270         return tbclk;
 271 }