* Patch by Yuli Barcohen, 26 Jan 2004:
[platform/kernel/u-boot.git] / common / miiphyutil.c
1 /*
2  * (C) Copyright 2001
3  * Gerald Van Baren, Custom IDEAS, vanbaren@cideas.com.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /*
25  * This provides a bit-banged interface to the ethernet MII management
26  * channel.
27  */
28
29 #include <common.h>
30 #include <miiphy.h>
31
32 #if defined(CONFIG_MII) || (CONFIG_COMMANDS & CFG_CMD_MII)
33
34 /*****************************************************************************
35  *
36  * Read the OUI, manufacture's model number, and revision number.
37  *
38  * OUI:     22 bits (unsigned int)
39  * Model:    6 bits (unsigned char)
40  * Revision: 4 bits (unsigned char)
41  *
42  * Returns:
43  *   0 on success
44  */
45 int miiphy_info (unsigned char addr,
46                  unsigned int *oui,
47                  unsigned char *model, unsigned char *rev)
48 {
49         unsigned int reg = 0;
50         unsigned short tmp;
51
52         if (miiphy_read (addr, PHY_PHYIDR2, &tmp) != 0) {
53 #ifdef DEBUG
54                 printf ("PHY ID register 2 read failed\n");
55 #endif
56                 return (-1);
57         }
58         reg = tmp;
59
60 #ifdef DEBUG
61         printf ("PHY_PHYIDR2 @ 0x%x = 0x%04x\n", addr, reg);
62 #endif
63         if (reg == 0xFFFF) {
64                 /* No physical device present at this address */
65                 return (-1);
66         }
67
68         if (miiphy_read (addr, PHY_PHYIDR1, &tmp) != 0) {
69 #ifdef DEBUG
70                 printf ("PHY ID register 1 read failed\n");
71 #endif
72                 return (-1);
73         }
74         reg |= tmp << 16;
75 #ifdef DEBUG
76         printf ("PHY_PHYIDR[1,2] @ 0x%x = 0x%08x\n", addr, reg);
77 #endif
78         *oui   =                 ( reg >> 10);
79         *model = (unsigned char) ((reg >>  4) & 0x0000003F);
80         *rev   = (unsigned char) ( reg        & 0x0000000F);
81         return (0);
82 }
83
84
85 /*****************************************************************************
86  *
87  * Reset the PHY.
88  * Returns:
89  *   0 on success
90  */
91 int miiphy_reset (unsigned char addr)
92 {
93         unsigned short reg;
94         int loop_cnt;
95
96         if (miiphy_write (addr, PHY_BMCR, 0x8000) != 0) {
97 #ifdef DEBUG
98                 printf ("PHY reset failed\n");
99 #endif
100                 return (-1);
101         }
102 #ifdef CONFIG_PHY_RESET_DELAY
103         udelay (CONFIG_PHY_RESET_DELAY);        /* Intel LXT971A needs this */
104 #endif
105         /*
106          * Poll the control register for the reset bit to go to 0 (it is
107          * auto-clearing).  This should happen within 0.5 seconds per the
108          * IEEE spec.
109          */
110         loop_cnt = 0;
111         reg = 0x8000;
112         while (((reg & 0x8000) != 0) && (loop_cnt++ < 1000000)) {
113                 if (miiphy_read (addr, PHY_BMCR, &reg) != 0) {
114 #     ifdef DEBUG
115                         printf ("PHY status read failed\n");
116 #     endif
117                         return (-1);
118                 }
119         }
120         if ((reg & 0x8000) == 0) {
121                 return (0);
122         } else {
123                 printf ("PHY reset timed out\n");
124                 return (-1);
125         }
126         return (0);
127 }
128
129
130 /*****************************************************************************
131  *
132  * Determine the ethernet speed (10/100).
133  */
134 int miiphy_speed (unsigned char addr)
135 {
136         unsigned short reg;
137
138         if (miiphy_read (addr, PHY_ANLPAR, &reg)) {
139                 printf ("PHY speed1 read failed, assuming 10bT\n");
140                 return (_10BASET);
141         }
142
143         if ((reg & PHY_ANLPAR_100) != 0) {
144                 return (_100BASET);
145         } else {
146                 return (_10BASET);
147         }
148 }
149
150
151 /*****************************************************************************
152  *
153  * Determine full/half duplex.
154  */
155 int miiphy_duplex (unsigned char addr)
156 {
157         unsigned short reg;
158
159         if (miiphy_read (addr, PHY_ANLPAR, &reg)) {
160                 printf ("PHY duplex read failed, assuming half duplex\n");
161                 return (HALF);
162         }
163
164         if ((reg & (PHY_ANLPAR_10FD | PHY_ANLPAR_TXFD)) != 0) {
165                 return (FULL);
166         } else {
167                 return (HALF);
168         }
169 }
170
171 #ifdef CFG_FAULT_ECHO_LINK_DOWN
172 /*****************************************************************************
173  *
174  * Determine link status
175  */
176 int miiphy_link (unsigned char addr)
177 {
178         unsigned short reg;
179
180         if (miiphy_read (addr, PHY_BMSR, &reg)) {
181                 printf ("PHY_BMSR read failed, assuming no link\n");
182                 return (0);
183         }
184
185         /* Determine if a link is active */
186         if ((reg & PHY_BMSR_LS) != 0) {
187                 return (1);
188         } else {
189                 return (0);
190         }
191 }
192 #endif
193
194 #endif /* CONFIG_MII || (CONFIG_COMMANDS & CFG_CMD_MII) */