board/tqm5200/tqm5200.c

   1 /*
   2  * (C) Copyright 2003-2006
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * (C) Copyright 2004
   6  * Mark Jonas, Freescale Semiconductor, mark.jonas@motorola.com.
   7  *
   8  * (C) Copyright 2004-2006
   9  * Martin Krause, TQ-Systems GmbH, martin.krause@tqs.de
  10  *
  11  * See file CREDITS for list of people who contributed to this
  12  * project.
  13  *
  14  * This program is free software; you can redistribute it and/or
  15  * modify it under the terms of the GNU General Public License as
  16  * published by the Free Software Foundation; either version 2 of
  17  * the License, or (at your option) any later version.
  18  *
  19  * This program is distributed in the hope that it will be useful,
  20  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  21  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  22  * GNU General Public License for more details.
  23  *
  24  * You should have received a copy of the GNU General Public License
  25  * along with this program; if not, write to the Free Software
  26  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  27  * MA 02111-1307 USA
  28  */
  29
  30 #include <common.h>
  31 #include <mpc5xxx.h>
  32 #include <pci.h>
  33 #include <asm/processor.h>
  34 #include <libfdt.h>
  35
  36 #ifdef CONFIG_VIDEO_SM501
  37 #include <sm501.h>
  38 #endif
  39
  40 #if defined(CONFIG_MPC5200_DDR)
  41 #include "mt46v16m16-75.h"
  42 #else
  43 #include "mt48lc16m16a2-75.h"
  44 #endif
  45
  46 #ifdef CONFIG_OF_LIBFDT
  47 #include <fdt_support.h>
  48 #endif /* CONFIG_OF_LIBFDT */
  49
  50 DECLARE_GLOBAL_DATA_PTR;
  51
  52 #ifdef CONFIG_PS2MULT
  53 void ps2mult_early_init(void);
  54 #endif
  55
  56 #ifndef CFG_RAMBOOT
  57 static void sdram_start (int hi_addr)
  58 {
  59         long hi_addr_bit = hi_addr ? 0x01000000 : 0;
  60
  61         /* unlock mode register */
  62         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000000 |
  63                 hi_addr_bit;
  64         __asm__ volatile ("sync");
  65
  66         /* precharge all banks */
  67         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000002 |
  68                 hi_addr_bit;
  69         __asm__ volatile ("sync");
  70
  71 #if SDRAM_DDR
  72         /* set mode register: extended mode */
  73         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_EMODE;
  74         __asm__ volatile ("sync");
  75
  76         /* set mode register: reset DLL */
  77         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_MODE | 0x04000000;
  78         __asm__ volatile ("sync");
  79 #endif
  80
  81         /* precharge all banks */
  82         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000002 |
  83                 hi_addr_bit;
  84         __asm__ volatile ("sync");
  85
  86         /* auto refresh */
  87         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | 0x80000004 |
  88                 hi_addr_bit;
  89         __asm__ volatile ("sync");
  90
  91         /* set mode register */
  92         *(vu_long *)MPC5XXX_SDRAM_MODE = SDRAM_MODE;
  93         __asm__ volatile ("sync");
  94
  95         /* normal operation */
  96         *(vu_long *)MPC5XXX_SDRAM_CTRL = SDRAM_CONTROL | hi_addr_bit;
  97         __asm__ volatile ("sync");
  98 }
  99 #endif
 100
 101 /*
 102  * ATTENTION: Although partially referenced initdram does NOT make real use
 103  *            use of CFG_SDRAM_BASE. The code does not work if CFG_SDRAM_BASE
 104  *            is something else than 0x00000000.
 105  */
 106
 107 #if defined(CONFIG_MPC5200)
 108 long int initdram (int board_type)
 109 {
 110         ulong dramsize = 0;
 111         ulong dramsize2 = 0;
 112         uint svr, pvr;
 113
 114 #ifndef CFG_RAMBOOT
 115         ulong test1, test2;
 116
 117         /* setup SDRAM chip selects */
 118         *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0x0000001c; /* 512MB at 0x0 */
 119         *(vu_long *)MPC5XXX_SDRAM_CS1CFG = 0x40000000; /* disabled */
 120         __asm__ volatile ("sync");
 121
 122         /* setup config registers */
 123         *(vu_long *)MPC5XXX_SDRAM_CONFIG1 = SDRAM_CONFIG1;
 124         *(vu_long *)MPC5XXX_SDRAM_CONFIG2 = SDRAM_CONFIG2;
 125         __asm__ volatile ("sync");
 126
 127 #if SDRAM_DDR
 128         /* set tap delay */
 129         *(vu_long *)MPC5XXX_CDM_PORCFG = SDRAM_TAPDELAY;
 130         __asm__ volatile ("sync");
 131 #endif
 132
 133         /* find RAM size using SDRAM CS0 only */
 134         sdram_start(0);
 135         test1 = get_ram_size((long *)CFG_SDRAM_BASE, 0x20000000);
 136         sdram_start(1);
 137         test2 = get_ram_size((long *)CFG_SDRAM_BASE, 0x20000000);
 138         if (test1 > test2) {
 139                 sdram_start(0);
 140                 dramsize = test1;
 141         } else {
 142                 dramsize = test2;
 143         }
 144
 145         /* memory smaller than 1MB is impossible */
 146         if (dramsize < (1 << 20)) {
 147                 dramsize = 0;
 148         }
 149
 150         /* set SDRAM CS0 size according to the amount of RAM found */
 151         if (dramsize > 0) {
 152                 *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0x13 +
 153                         __builtin_ffs(dramsize >> 20) - 1;
 154         } else {
 155                 *(vu_long *)MPC5XXX_SDRAM_CS0CFG = 0; /* disabled */
 156         }
 157
 158         /* let SDRAM CS1 start right after CS0 */
 159         *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize + 0x0000001c; /* 512MB */
 160
 161         /* find RAM size using SDRAM CS1 only */
 162         if (!dramsize)
 163                 sdram_start(0);
 164         test2 = test1 = get_ram_size((long *)(CFG_SDRAM_BASE + dramsize), 0x20000000);
 165         if (!dramsize) {
 166                 sdram_start(1);
 167                 test2 = get_ram_size((long *)(CFG_SDRAM_BASE + dramsize), 0x20000000);
 168         }
 169         if (test1 > test2) {
 170                 sdram_start(0);
 171                 dramsize2 = test1;
 172         } else {
 173                 dramsize2 = test2;
 174         }
 175
 176         /* memory smaller than 1MB is impossible */
 177         if (dramsize2 < (1 << 20)) {
 178                 dramsize2 = 0;
 179         }
 180
 181         /* set SDRAM CS1 size according to the amount of RAM found */
 182         if (dramsize2 > 0) {
 183                 *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize
 184                         | (0x13 + __builtin_ffs(dramsize2 >> 20) - 1);
 185         } else {
 186                 *(vu_long *)MPC5XXX_SDRAM_CS1CFG = dramsize; /* disabled */
 187         }
 188
 189 #else /* CFG_RAMBOOT */
 190
 191         /* retrieve size of memory connected to SDRAM CS0 */
 192         dramsize = *(vu_long *)MPC5XXX_SDRAM_CS0CFG & 0xFF;
 193         if (dramsize >= 0x13) {
 194                 dramsize = (1 << (dramsize - 0x13)) << 20;
 195         } else {
 196                 dramsize = 0;
 197         }
 198
 199         /* retrieve size of memory connected to SDRAM CS1 */
 200         dramsize2 = *(vu_long *)MPC5XXX_SDRAM_CS1CFG & 0xFF;
 201         if (dramsize2 >= 0x13) {
 202                 dramsize2 = (1 << (dramsize2 - 0x13)) << 20;
 203         } else {
 204                 dramsize2 = 0;
 205         }
 206 #endif /* CFG_RAMBOOT */
 207
 208         /*
 209          * On MPC5200B we need to set the special configuration delay in the
 210          * DDR controller. Please refer to Freescale's AN3221 "MPC5200B SDRAM
 211          * Initialization and Configuration", 3.3.1 SDelay--MBAR + 0x0190:
 212          *
 213          * "The SDelay should be written to a value of 0x00000004. It is
 214          * required to account for changes caused by normal wafer processing
 215          * parameters."
 216          */
 217         svr = get_svr();
 218         pvr = get_pvr();
 219         if ((SVR_MJREV(svr) >= 2) &&
 220             (PVR_MAJ(pvr) == 1) && (PVR_MIN(pvr) == 4)) {
 221
 222                 *(vu_long *)MPC5XXX_SDRAM_SDELAY = 0x04;
 223                 __asm__ volatile ("sync");
 224         }
 225
 226 #if defined(CONFIG_TQM5200_B)
 227         return dramsize + dramsize2;
 228 #else
 229         return dramsize;
 230 #endif /* CONFIG_TQM5200_B */
 231 }
 232
 233 #elif defined(CONFIG_MGT5100)
 234
 235 long int initdram (int board_type)
 236 {
 237         ulong dramsize = 0;
 238 #ifndef CFG_RAMBOOT
 239         ulong test1, test2;
 240
 241         /* setup and enable SDRAM chip selects */
 242         *(vu_long *)MPC5XXX_SDRAM_START = 0x00000000;
 243         *(vu_long *)MPC5XXX_SDRAM_STOP = 0x0000ffff;/* 2G */
 244         *(vu_long *)MPC5XXX_ADDECR |= (1 << 22); /* Enable SDRAM */
 245         __asm__ volatile ("sync");
 246
 247         /* setup config registers */
 248         *(vu_long *)MPC5XXX_SDRAM_CONFIG1 = SDRAM_CONFIG1;
 249         *(vu_long *)MPC5XXX_SDRAM_CONFIG2 = SDRAM_CONFIG2;
 250
 251         /* address select register */
 252         *(vu_long *)MPC5XXX_SDRAM_XLBSEL = SDRAM_ADDRSEL;
 253         __asm__ volatile ("sync");
 254
 255         /* find RAM size */
 256         sdram_start(0);
 257         test1 = get_ram_size((ulong *)CFG_SDRAM_BASE, 0x80000000);
 258         sdram_start(1);
 259         test2 = get_ram_size((ulong *)CFG_SDRAM_BASE, 0x80000000);
 260         if (test1 > test2) {
 261                 sdram_start(0);
 262                 dramsize = test1;
 263         } else {
 264                 dramsize = test2;
 265         }
 266
 267         /* set SDRAM end address according to size */
 268         *(vu_long *)MPC5XXX_SDRAM_STOP = ((dramsize - 1) >> 15);
 269
 270 #else /* CFG_RAMBOOT */
 271
 272         /* Retrieve amount of SDRAM available */
 273         dramsize = ((*(vu_long *)MPC5XXX_SDRAM_STOP + 1) << 15);
 274
 275 #endif /* CFG_RAMBOOT */
 276
 277         return dramsize;
 278 }
 279
 280 #else
 281 #error Neither CONFIG_MPC5200 or CONFIG_MGT5100 defined
 282 #endif
 283
 284 int checkboard (void)
 285 {
 286 #if defined(CONFIG_AEVFIFO)
 287         puts ("Board: AEVFIFO\n");
 288         return 0;
 289 #endif
 290
 291 #if defined(CONFIG_TQM5200S)
 292 # define MODULE_NAME    "TQM5200S"
 293 #else
 294 # define MODULE_NAME    "TQM5200"
 295 #endif
 296
 297 #if defined(CONFIG_STK52XX)
 298 # define CARRIER_NAME   "STK52xx"
 299 #elif defined(CONFIG_TB5200)
 300 # define CARRIER_NAME   "TB5200"
 301 #elif defined(CONFIG_CAM5200)
 302 # define CARRIER_NAME   "CAM5200"
 303 #elif defined(CONFIG_FO300)
 304 # define CARRIER_NAME   "FO300"
 305 #else
 306 # error "UNKNOWN"
 307 #endif
 308
 309         puts (  "Board: " MODULE_NAME " (TQ-Components GmbH)\n"
 310                 "       on a " CARRIER_NAME " carrier board\n");
 311
 312         return 0;
 313 }
 314
 315 #undef MODULE_NAME
 316 #undef CARRIER_NAME
 317
 318 void flash_preinit(void)
 319 {
 320         /*
 321          * Now, when we are in RAM, enable flash write
 322          * access for detection process.
 323          * Note that CS_BOOT cannot be cleared when
 324          * executing in flash.
 325          */
 326 #if defined(CONFIG_MGT5100)
 327         *(vu_long *)MPC5XXX_ADDECR &= ~(1 << 25); /* disable CS_BOOT */
 328         *(vu_long *)MPC5XXX_ADDECR |= (1 << 16); /* enable CS0 */
 329 #endif
 330         *(vu_long *)MPC5XXX_BOOTCS_CFG &= ~0x1; /* clear RO */
 331 }
 332
 333
 334 #ifdef  CONFIG_PCI
 335 static struct pci_controller hose;
 336
 337 extern void pci_mpc5xxx_init(struct pci_controller *);
 338
 339 void pci_init_board(void)
 340 {
 341         pci_mpc5xxx_init(&hose);
 342 }
 343 #endif
 344
 345 #if defined(CONFIG_CMD_IDE) && defined(CONFIG_IDE_RESET)
 346
 347 #if defined (CONFIG_MINIFAP)
 348 #define SM501_POWER_MODE0_GATE          0x00000040UL
 349 #define SM501_POWER_MODE1_GATE          0x00000048UL
 350 #define POWER_MODE_GATE_GPIO_PWM_I2C    0x00000040UL
 351 #define SM501_GPIO_DATA_DIR_HIGH        0x0001000CUL
 352 #define SM501_GPIO_DATA_HIGH            0x00010004UL
 353 #define SM501_GPIO_51                   0x00080000UL
 354 #endif /* CONFIG MINIFAP */
 355
 356 void init_ide_reset (void)
 357 {
 358         debug ("init_ide_reset\n");
 359
 360 #if defined (CONFIG_MINIFAP)
 361         /* Configure GPIO_51 of the SM501 grafic controller as ATA reset */
 362
 363         /* enable GPIO control (in both power modes) */
 364         *(vu_long *) (SM501_MMIO_BASE+SM501_POWER_MODE0_GATE) |=
 365                 POWER_MODE_GATE_GPIO_PWM_I2C;
 366         *(vu_long *) (SM501_MMIO_BASE+SM501_POWER_MODE1_GATE) |=
 367                 POWER_MODE_GATE_GPIO_PWM_I2C;
 368         /* configure GPIO51 as output */
 369         *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_DIR_HIGH) |=
 370                 SM501_GPIO_51;
 371 #else
 372         /* Configure PSC1_4 as GPIO output for ATA reset */
 373         *(vu_long *) MPC5XXX_WU_GPIO_ENABLE |= GPIO_PSC1_4;
 374         *(vu_long *) MPC5XXX_WU_GPIO_DIR    |= GPIO_PSC1_4;
 375 #endif
 376 }
 377
 378 void ide_set_reset (int idereset)
 379 {
 380         debug ("ide_reset(%d)\n", idereset);
 381
 382 #if defined (CONFIG_MINIFAP)
 383         if (idereset) {
 384                 *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_HIGH) &=
 385                         ~SM501_GPIO_51;
 386         } else {
 387                 *(vu_long *) (SM501_MMIO_BASE+SM501_GPIO_DATA_HIGH) |=
 388                         SM501_GPIO_51;
 389         }
 390 #else
 391         if (idereset) {
 392                 *(vu_long *) MPC5XXX_WU_GPIO_DATA_O &= ~GPIO_PSC1_4;
 393         } else {
 394                 *(vu_long *) MPC5XXX_WU_GPIO_DATA_O |=  GPIO_PSC1_4;
 395         }
 396 #endif
 397 }
 398 #endif
 399
 400 #ifdef CONFIG_POST
 401 /*
 402  * Reads GPIO pin PSC6_3. A keypress is reported, if PSC6_3 is low. If PSC6_3
 403  * is left open, no keypress is detected.
 404  */
 405 int post_hotkeys_pressed(void)
 406 {
 407 #ifdef CONFIG_STK52XX
 408         struct mpc5xxx_gpio *gpio;
 409
 410         gpio = (struct mpc5xxx_gpio*) MPC5XXX_GPIO;
 411
 412         /*
 413          * Configure PSC6_1 and PSC6_3 as GPIO. PSC6 then couldn't be used in
 414          * CODEC or UART mode. Consumer IrDA should still be possible.
 415          */
 416         gpio->port_config &= ~(0x07000000);
 417         gpio->port_config |=   0x03000000;
 418
 419         /* Enable GPIO for GPIO_IRDA_1 (IR_USB_CLK pin) = PSC6_3 */
 420         gpio->simple_gpioe |= 0x20000000;
 421
 422         /* Configure GPIO_IRDA_1 as input */
 423         gpio->simple_ddr &= ~(0x20000000);
 424
 425         return ((gpio->simple_ival & 0x20000000) ? 0 : 1);
 426 #else
 427         return 0;
 428 #endif
 429 }
 430 #endif
 431
 432 #if defined(CONFIG_POST) || defined(CONFIG_LOGBUFFER)
 433
 434 void post_word_store (ulong a)
 435 {
 436         volatile ulong *save_addr =
 437                 (volatile ulong *)(MPC5XXX_SRAM + MPC5XXX_SRAM_POST_SIZE);
 438
 439         *save_addr = a;
 440 }
 441
 442 ulong post_word_load (void)
 443 {
 444         volatile ulong *save_addr =
 445                 (volatile ulong *)(MPC5XXX_SRAM + MPC5XXX_SRAM_POST_SIZE);
 446
 447         return *save_addr;
 448 }
 449 #endif  /* CONFIG_POST || CONFIG_LOGBUFFER*/
 450
 451 #ifdef CONFIG_BOARD_EARLY_INIT_R
 452 int board_early_init_r (void)
 453 {
 454
 455         extern int usb_cpu_init(void);
 456
 457 #ifdef CONFIG_PS2MULT
 458         ps2mult_early_init();
 459 #endif /* CONFIG_PS2MULT */
 460
 461 #if defined(CONFIG_USB_OHCI_NEW) && defined(CFG_USB_OHCI_CPU_INIT)
 462         /* Low level USB init, required for proper kernel operation */
 463         usb_cpu_init();
 464 #endif
 465
 466         return (0);
 467 }
 468 #endif
 469
 470 #ifdef CONFIG_FO300
 471 int silent_boot (void)
 472 {
 473         vu_long timer3_status;
 474
 475         /* Configure GPT3 as GPIO input */
 476         *(vu_long *)MPC5XXX_GPT3_ENABLE = 0x00000004;
 477
 478         /* Read in TIMER_3 pin status */
 479         timer3_status = *(vu_long *)MPC5XXX_GPT3_STATUS;
 480
 481 #ifdef FO300_SILENT_CONSOLE_WHEN_S1_CLOSED
 482         /* Force silent console mode if S1 switch
 483          * is in closed position (TIMER_3 pin status is LOW). */
 484         if (MPC5XXX_GPT_GPIO_PIN(timer3_status) == 0)
 485                 return 1;
 486 #else
 487         /* Force silent console mode if S1 switch
 488          * is in open position (TIMER_3 pin status is HIGH). */
 489         if (MPC5XXX_GPT_GPIO_PIN(timer3_status) == 1)
 490                 return 1;
 491 #endif
 492
 493         return 0;
 494 }
 495
 496 int board_early_init_f (void)
 497 {
 498         if (silent_boot())
 499                 gd->flags |= GD_FLG_SILENT;
 500
 501         return 0;
 502 }
 503 #endif  /* CONFIG_FO300 */
 504
 505 int last_stage_init (void)
 506 {
 507         /*
 508          * auto scan for really existing devices and re-set chip select
 509          * configuration.
 510          */
 511         u16 save, tmp;
 512         int restore;
 513
 514         /*
 515          * Check for SRAM and SRAM size
 516          */
 517
 518         /* save original SRAM content  */
 519         save = *(volatile u16 *)CFG_CS2_START;
 520         restore = 1;
 521
 522         /* write test pattern to SRAM */
 523         *(volatile u16 *)CFG_CS2_START = 0xA5A5;
 524         __asm__ volatile ("sync");
 525         /*
 526          * Put a different pattern on the data lines: otherwise they may float
 527          * long enough to read back what we wrote.
 528          */
 529         tmp = *(volatile u16 *)CFG_FLASH_BASE;
 530         if (tmp == 0xA5A5)
 531                 puts ("!! possible error in SRAM detection\n");
 532
 533         if (*(volatile u16 *)CFG_CS2_START != 0xA5A5) {
 534                 /* no SRAM at all, disable cs */
 535                 *(vu_long *)MPC5XXX_ADDECR &= ~(1 << 18);
 536                 *(vu_long *)MPC5XXX_CS2_START = 0x0000FFFF;
 537                 *(vu_long *)MPC5XXX_CS2_STOP = 0x0000FFFF;
 538                 restore = 0;
 539                 __asm__ volatile ("sync");
 540         } else if (*(volatile u16 *)(CFG_CS2_START + (1<<19)) == 0xA5A5) {
 541                 /* make sure that we access a mirrored address */
 542                 *(volatile u16 *)CFG_CS2_START = 0x1111;
 543                 __asm__ volatile ("sync");
 544                 if (*(volatile u16 *)(CFG_CS2_START + (1<<19)) == 0x1111) {
 545                         /* SRAM size = 512 kByte */
 546                         *(vu_long *)MPC5XXX_CS2_STOP = STOP_REG(CFG_CS2_START,
 547                                                                 0x80000);
 548                         __asm__ volatile ("sync");
 549                         puts ("SRAM:  512 kB\n");
 550                 }
 551                 else
 552                         puts ("!! possible error in SRAM detection\n");
 553         } else {
 554                 puts ("SRAM:  1 MB\n");
 555         }
 556         /* restore origianl SRAM content  */
 557         if (restore) {
 558                 *(volatile u16 *)CFG_CS2_START = save;
 559                 __asm__ volatile ("sync");
 560         }
 561
 562 #ifndef CONFIG_TQM5200S /* The TQM5200S has no SM501 grafic controller */
 563         /*
 564          * Check for Grafic Controller
 565          */
 566
 567         /* save origianl FB content  */
 568         save = *(volatile u16 *)CFG_CS1_START;
 569         restore = 1;
 570
 571         /* write test pattern to FB memory */
 572         *(volatile u16 *)CFG_CS1_START = 0xA5A5;
 573         __asm__ volatile ("sync");
 574         /*
 575          * Put a different pattern on the data lines: otherwise they may float
 576          * long enough to read back what we wrote.
 577          */
 578         tmp = *(volatile u16 *)CFG_FLASH_BASE;
 579         if (tmp == 0xA5A5)
 580                 puts ("!! possible error in grafic controller detection\n");
 581
 582         if (*(volatile u16 *)CFG_CS1_START != 0xA5A5) {
 583                 /* no grafic controller at all, disable cs */
 584                 *(vu_long *)MPC5XXX_ADDECR &= ~(1 << 17);
 585                 *(vu_long *)MPC5XXX_CS1_START = 0x0000FFFF;
 586                 *(vu_long *)MPC5XXX_CS1_STOP = 0x0000FFFF;
 587                 restore = 0;
 588                 __asm__ volatile ("sync");
 589         } else {
 590                 puts ("VGA:   SMI501 (Voyager) with 8 MB\n");
 591         }
 592         /* restore origianl FB content  */
 593         if (restore) {
 594                 *(volatile u16 *)CFG_CS1_START = save;
 595                 __asm__ volatile ("sync");
 596         }
 597
 598 #ifdef CONFIG_FO300
 599         if (silent_boot()) {
 600                 setenv("bootdelay", "0");
 601                 disable_ctrlc(1);
 602         }
 603 #endif
 604 #endif /* !CONFIG_TQM5200S */
 605
 606         return 0;
 607 }
 608
 609 #ifdef CONFIG_VIDEO_SM501
 610
 611 #ifdef CONFIG_FO300
 612 #define DISPLAY_WIDTH   800
 613 #else
 614 #define DISPLAY_WIDTH   640
 615 #endif
 616 #define DISPLAY_HEIGHT  480
 617
 618 #ifdef CONFIG_VIDEO_SM501_8BPP
 619 #error CONFIG_VIDEO_SM501_8BPP not supported.
 620 #endif /* CONFIG_VIDEO_SM501_8BPP */
 621
 622 #ifdef CONFIG_VIDEO_SM501_16BPP
 623 #error CONFIG_VIDEO_SM501_16BPP not supported.
 624 #endif /* CONFIG_VIDEO_SM501_16BPP */
 625 #ifdef CONFIG_VIDEO_SM501_32BPP
 626 static const SMI_REGS init_regs [] =
 627 {
 628 #if 0 /* CRT only */
 629         {0x00004, 0x0},
 630         {0x00048, 0x00021807},
 631         {0x0004C, 0x10090a01},
 632         {0x00054, 0x1},
 633         {0x00040, 0x00021807},
 634         {0x00044, 0x10090a01},
 635         {0x00054, 0x0},
 636         {0x80200, 0x00010000},
 637         {0x80204, 0x0},
 638         {0x80208, 0x0A000A00},
 639         {0x8020C, 0x02fa027f},
 640         {0x80210, 0x004a028b},
 641         {0x80214, 0x020c01df},
 642         {0x80218, 0x000201e9},
 643         {0x80200, 0x00013306},
 644 #else  /* panel + CRT */
 645 #ifdef CONFIG_FO300
 646         {0x00004, 0x0},
 647         {0x00048, 0x00021807},
 648         {0x0004C, 0x301a0a01},
 649         {0x00054, 0x1},
 650         {0x00040, 0x00021807},
 651         {0x00044, 0x091a0a01},
 652         {0x00054, 0x0},
 653         {0x80000, 0x0f013106},
 654         {0x80004, 0xc428bb17},
 655         {0x8000C, 0x00000000},
 656         {0x80010, 0x0C800C80},
 657         {0x80014, 0x03200000},
 658         {0x80018, 0x01e00000},
 659         {0x8001C, 0x00000000},
 660         {0x80020, 0x01e00320},
 661         {0x80024, 0x042a031f},
 662         {0x80028, 0x0086034a},
 663         {0x8002C, 0x020c01df},
 664         {0x80030, 0x000201ea},
 665         {0x80200, 0x00010000},
 666 #else
 667         {0x00004, 0x0},
 668         {0x00048, 0x00021807},
 669         {0x0004C, 0x091a0a01},
 670         {0x00054, 0x1},
 671         {0x00040, 0x00021807},
 672         {0x00044, 0x091a0a01},
 673         {0x00054, 0x0},
 674         {0x80000, 0x0f013106},
 675         {0x80004, 0xc428bb17},
 676         {0x8000C, 0x00000000},
 677         {0x80010, 0x0a000a00},
 678         {0x80014, 0x02800000},
 679         {0x80018, 0x01e00000},
 680         {0x8001C, 0x00000000},
 681         {0x80020, 0x01e00280},
 682         {0x80024, 0x02fa027f},
 683         {0x80028, 0x004a028b},
 684         {0x8002C, 0x020c01df},
 685         {0x80030, 0x000201e9},
 686         {0x80200, 0x00010000},
 687 #endif /* #ifdef CONFIG_FO300 */
 688 #endif
 689         {0, 0}
 690 };
 691 #endif /* CONFIG_VIDEO_SM501_32BPP */
 692
 693 #ifdef CONFIG_CONSOLE_EXTRA_INFO
 694 /*
 695  * Return text to be printed besides the logo.
 696  */
 697 void video_get_info_str (int line_number, char *info)
 698 {
 699         if (line_number == 1) {
 700         strcpy (info, " Board: TQM5200 (TQ-Components GmbH)");
 701 #if defined (CONFIG_STK52XX) || defined (CONFIG_TB5200) || defined(CONFIG_FO300)
 702         } else if (line_number == 2) {
 703 #if defined (CONFIG_STK52XX)
 704                 strcpy (info, "        on a STK52xx carrier board");
 705 #endif
 706 #if defined (CONFIG_TB5200)
 707                 strcpy (info, "        on a TB5200 carrier board");
 708 #endif
 709 #if defined (CONFIG_FO300)
 710                 strcpy (info, "        on a FO300 carrier board");
 711 #endif
 712 #endif
 713         }
 714         else {
 715                 info [0] = '\0';
 716         }
 717 }
 718 #endif
 719
 720 /*
 721  * Returns SM501 register base address. First thing called in the
 722  * driver. Checks if SM501 is physically present.
 723  */
 724 unsigned int board_video_init (void)
 725 {
 726         u16 save, tmp;
 727         int restore, ret;
 728
 729         /*
 730          * Check for Grafic Controller
 731          */
 732
 733         /* save origianl FB content  */
 734         save = *(volatile u16 *)CFG_CS1_START;
 735         restore = 1;
 736
 737         /* write test pattern to FB memory */
 738         *(volatile u16 *)CFG_CS1_START = 0xA5A5;
 739         __asm__ volatile ("sync");
 740         /*
 741          * Put a different pattern on the data lines: otherwise they may float
 742          * long enough to read back what we wrote.
 743          */
 744         tmp = *(volatile u16 *)CFG_FLASH_BASE;
 745         if (tmp == 0xA5A5)
 746                 puts ("!! possible error in grafic controller detection\n");
 747
 748         if (*(volatile u16 *)CFG_CS1_START != 0xA5A5) {
 749                 /* no grafic controller found */
 750                 restore = 0;
 751                 ret = 0;
 752         } else {
 753                 ret = SM501_MMIO_BASE;
 754         }
 755
 756         if (restore) {
 757                 *(volatile u16 *)CFG_CS1_START = save;
 758                 __asm__ volatile ("sync");
 759         }
 760         return ret;
 761 }
 762
 763 /*
 764  * Returns SM501 framebuffer address
 765  */
 766 unsigned int board_video_get_fb (void)
 767 {
 768         return SM501_FB_BASE;
 769 }
 770
 771 /*
 772  * Called after initializing the SM501 and before clearing the screen.
 773  */
 774 void board_validate_screen (unsigned int base)
 775 {
 776 }
 777
 778 /*
 779  * Return a pointer to the initialization sequence.
 780  */
 781 const SMI_REGS *board_get_regs (void)
 782 {
 783         return init_regs;
 784 }
 785
 786 int board_get_width (void)
 787 {
 788         return DISPLAY_WIDTH;
 789 }
 790
 791 int board_get_height (void)
 792 {
 793         return DISPLAY_HEIGHT;
 794 }
 795
 796 #endif /* CONFIG_VIDEO_SM501 */
 797
 798 #if defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP)
 799 void ft_board_setup(void *blob, bd_t *bd)
 800 {
 801         ft_cpu_setup(blob, bd);
 802         fdt_fixup_memory(blob, (u64)bd->bi_memstart, (u64)bd->bi_memsize);
 803 }
 804 #endif /* defined(CONFIG_OF_LIBFDT) && defined(CONFIG_OF_BOARD_SETUP) */