board/technexion/pico-imx6ul/pico-imx6ul.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2015 Technexion Ltd.
   4  *
   5  * Author: Richard Hu <richard.hu@technexion.com>
   6  */
   7
   8 #include <net.h>
   9 #include <asm/arch/clock.h>
  10 #include <asm/arch/iomux.h>
  11 #include <asm/arch/imx-regs.h>
  12 #include <asm/arch/crm_regs.h>
  13 #include <asm/arch/mx6-pins.h>
  14 #include <asm/arch/sys_proto.h>
  15 #include <asm/gpio.h>
  16 #include <asm/mach-imx/iomux-v3.h>
  17 #include <asm/io.h>
  18 #include <common.h>
  19 #include <miiphy.h>
  20 #include <netdev.h>
  21 #include <linux/sizes.h>
  22 #include <usb.h>
  23 #include <power/pmic.h>
  24 #include <power/pfuze3000_pmic.h>
  25 #include "../../freescale/common/pfuze.h"
  26
  27 DECLARE_GLOBAL_DATA_PTR;
  28
  29 #define UART_PAD_CTRL  (PAD_CTL_PKE | PAD_CTL_PUE |             \
  30         PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED |               \
  31         PAD_CTL_DSE_40ohm   | PAD_CTL_SRE_FAST  | PAD_CTL_HYS)
  32
  33 #define OTG_ID_PAD_CTRL (PAD_CTL_PKE | PAD_CTL_PUE |            \
  34         PAD_CTL_PUS_47K_UP  | PAD_CTL_SPEED_LOW |               \
  35         PAD_CTL_DSE_80ohm   | PAD_CTL_SRE_FAST  | PAD_CTL_HYS)
  36
  37 #define MDIO_PAD_CTRL  (PAD_CTL_PUS_100K_UP | PAD_CTL_PUE |     \
  38         PAD_CTL_DSE_48ohm   | PAD_CTL_SRE_FAST | PAD_CTL_ODE)
  39
  40 #define ENET_PAD_CTRL  (PAD_CTL_PUS_100K_UP | PAD_CTL_PUE |     \
  41         PAD_CTL_SPEED_HIGH   |                                   \
  42         PAD_CTL_DSE_48ohm   | PAD_CTL_SRE_FAST)
  43
  44 #define ENET_CLK_PAD_CTRL  (PAD_CTL_DSE_40ohm   | PAD_CTL_SRE_FAST)
  45
  46 #define LCD_PAD_CTRL    (PAD_CTL_HYS | PAD_CTL_PUS_100K_UP | PAD_CTL_PUE | \
  47         PAD_CTL_PKE | PAD_CTL_SPEED_MED | PAD_CTL_DSE_40ohm)
  48
  49 #define RMII_PHY_RESET IMX_GPIO_NR(1, 28)
  50
  51 static iomux_v3_cfg_t const fec_pads[] = {
  52         MX6_PAD_ENET1_TX_EN__ENET2_MDC          | MUX_PAD_CTRL(MDIO_PAD_CTRL),
  53         MX6_PAD_ENET1_TX_DATA1__ENET2_MDIO      | MUX_PAD_CTRL(MDIO_PAD_CTRL),
  54         MX6_PAD_ENET2_TX_DATA0__ENET2_TDATA00   | MUX_PAD_CTRL(ENET_PAD_CTRL),
  55         MX6_PAD_ENET2_TX_DATA1__ENET2_TDATA01   | MUX_PAD_CTRL(ENET_PAD_CTRL),
  56         MX6_PAD_ENET2_TX_CLK__ENET2_REF_CLK2    | MUX_PAD_CTRL(ENET_CLK_PAD_CTRL),
  57         MX6_PAD_ENET2_TX_EN__ENET2_TX_EN        | MUX_PAD_CTRL(ENET_PAD_CTRL),
  58         MX6_PAD_ENET2_RX_DATA0__ENET2_RDATA00   | MUX_PAD_CTRL(ENET_PAD_CTRL),
  59         MX6_PAD_ENET2_RX_DATA1__ENET2_RDATA01   | MUX_PAD_CTRL(ENET_PAD_CTRL),
  60         MX6_PAD_ENET2_RX_EN__ENET2_RX_EN        | MUX_PAD_CTRL(ENET_PAD_CTRL),
  61         MX6_PAD_ENET2_RX_ER__ENET2_RX_ER        | MUX_PAD_CTRL(ENET_PAD_CTRL),
  62         MX6_PAD_UART4_TX_DATA__GPIO1_IO28       | MUX_PAD_CTRL(NO_PAD_CTRL),
  63 };
  64
  65 static void setup_iomux_fec(void)
  66 {
  67         imx_iomux_v3_setup_multiple_pads(fec_pads, ARRAY_SIZE(fec_pads));
  68 }
  69
  70 int board_eth_init(bd_t *bis)
  71 {
  72         setup_iomux_fec();
  73
  74         gpio_request(RMII_PHY_RESET, "enet_phy_reset");
  75         gpio_direction_output(RMII_PHY_RESET, 0);
  76         /*
  77          * According to KSZ8081MNX-RNB manual:
  78          * For warm reset, the reset (RST#) pin should be asserted low for a
  79          * minimum of 500μs.  The strap-in pin values are read and updated
  80          * at the de-assertion of reset.
  81          */
  82         udelay(500);
  83
  84         gpio_direction_output(RMII_PHY_RESET, 1);
  85         /*
  86          * According to KSZ8081MNX-RNB manual:
  87          * After the de-assertion of reset, wait a minimum of 100μs before
  88          * starting programming on the MIIM (MDC/MDIO) interface.
  89          */
  90         udelay(100);
  91
  92         return fecmxc_initialize(bis);
  93 }
  94
  95 static int setup_fec(void)
  96 {
  97         struct iomuxc *const iomuxc_regs = (struct iomuxc *)IOMUXC_BASE_ADDR;
  98         int ret;
  99
 100         clrsetbits_le32(&iomuxc_regs->gpr[1], IOMUX_GPR1_FEC2_MASK,
 101                         IOMUX_GPR1_FEC2_CLOCK_MUX1_SEL_MASK);
 102
 103         ret = enable_fec_anatop_clock(1, ENET_50MHZ);
 104         if (ret)
 105                 return ret;
 106
 107         enable_enet_clk(1);
 108
 109         return 0;
 110 }
 111
 112 #ifdef CONFIG_VIDEO_MXS
 113 static iomux_v3_cfg_t const lcd_pads[] = {
 114         MX6_PAD_LCD_CLK__LCDIF_CLK | MUX_PAD_CTRL(LCD_PAD_CTRL),
 115         MX6_PAD_LCD_ENABLE__LCDIF_ENABLE | MUX_PAD_CTRL(LCD_PAD_CTRL),
 116         MX6_PAD_LCD_HSYNC__LCDIF_HSYNC | MUX_PAD_CTRL(LCD_PAD_CTRL),
 117         MX6_PAD_LCD_VSYNC__LCDIF_VSYNC | MUX_PAD_CTRL(LCD_PAD_CTRL),
 118         MX6_PAD_LCD_DATA00__LCDIF_DATA00 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 119         MX6_PAD_LCD_DATA01__LCDIF_DATA01 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 120         MX6_PAD_LCD_DATA02__LCDIF_DATA02 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 121         MX6_PAD_LCD_DATA03__LCDIF_DATA03 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 122         MX6_PAD_LCD_DATA04__LCDIF_DATA04 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 123         MX6_PAD_LCD_DATA05__LCDIF_DATA05 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 124         MX6_PAD_LCD_DATA06__LCDIF_DATA06 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 125         MX6_PAD_LCD_DATA07__LCDIF_DATA07 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 126         MX6_PAD_LCD_DATA08__LCDIF_DATA08 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 127         MX6_PAD_LCD_DATA09__LCDIF_DATA09 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 128         MX6_PAD_LCD_DATA10__LCDIF_DATA10 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 129         MX6_PAD_LCD_DATA11__LCDIF_DATA11 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 130         MX6_PAD_LCD_DATA12__LCDIF_DATA12 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 131         MX6_PAD_LCD_DATA13__LCDIF_DATA13 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 132         MX6_PAD_LCD_DATA14__LCDIF_DATA14 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 133         MX6_PAD_LCD_DATA15__LCDIF_DATA15 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 134         MX6_PAD_LCD_DATA16__LCDIF_DATA16 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 135         MX6_PAD_LCD_DATA17__LCDIF_DATA17 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 136         MX6_PAD_LCD_DATA18__LCDIF_DATA18 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 137         MX6_PAD_LCD_DATA19__LCDIF_DATA19 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 138         MX6_PAD_LCD_DATA20__LCDIF_DATA20 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 139         MX6_PAD_LCD_DATA21__LCDIF_DATA21 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 140         MX6_PAD_LCD_DATA22__LCDIF_DATA22 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 141         MX6_PAD_LCD_DATA23__LCDIF_DATA23 | MUX_PAD_CTRL(LCD_PAD_CTRL),
 142         /* LCD_BLT_CTRL: GPIO for Brightness adjustment  */
 143         MX6_PAD_NAND_ALE__GPIO4_IO10 | MUX_PAD_CTRL(NO_PAD_CTRL),
 144         /* LCD_VDD_EN: LCD enabled */
 145         MX6_PAD_JTAG_TMS__GPIO1_IO11 | MUX_PAD_CTRL(NO_PAD_CTRL),
 146 };
 147
 148 void setup_lcd(void)
 149 {
 150         imx_iomux_v3_setup_multiple_pads(lcd_pads, ARRAY_SIZE(lcd_pads));
 151         gpio_request(IMX_GPIO_NR(4, 10), "lcd_brightness");
 152         gpio_request(IMX_GPIO_NR(1, 11), "lcd_enable");
 153         /* Set Brightness to high */
 154         gpio_direction_output(IMX_GPIO_NR(4, 10) , 1);
 155         /* Set LCD enable to high */
 156         gpio_direction_output(IMX_GPIO_NR(1, 11) , 1);
 157 }
 158 #endif
 159
 160 int board_phy_config(struct phy_device *phydev)
 161 {
 162         phy_write(phydev, MDIO_DEVAD_NONE, 0x1f, 0x8190);
 163
 164         if (phydev->drv->config)
 165                 phydev->drv->config(phydev);
 166
 167         return 0;
 168 }
 169
 170 int dram_init(void)
 171 {
 172         gd->ram_size = imx_ddr_size();
 173
 174         return 0;
 175 }
 176
 177 static iomux_v3_cfg_t const uart6_pads[] = {
 178         MX6_PAD_CSI_MCLK__UART6_DCE_TX | MUX_PAD_CTRL(UART_PAD_CTRL),
 179         MX6_PAD_CSI_PIXCLK__UART6_DCE_RX | MUX_PAD_CTRL(UART_PAD_CTRL),
 180 };
 181
 182 #define USB_OTHERREGS_OFFSET    0x800
 183 #define UCTRL_PWR_POL           (1 << 9)
 184
 185 static iomux_v3_cfg_t const usb_otg_pad[] = {
 186         MX6_PAD_GPIO1_IO00__ANATOP_OTG1_ID | MUX_PAD_CTRL(OTG_ID_PAD_CTRL),
 187 };
 188
 189 static void setup_iomux_uart(void)
 190 {
 191         imx_iomux_v3_setup_multiple_pads(uart6_pads, ARRAY_SIZE(uart6_pads));
 192 }
 193
 194 static void setup_usb(void)
 195 {
 196         imx_iomux_v3_setup_multiple_pads(usb_otg_pad, ARRAY_SIZE(usb_otg_pad));
 197 }
 198
 199 int board_early_init_f(void)
 200 {
 201         setup_iomux_uart();
 202
 203         return 0;
 204 }
 205
 206 #ifdef CONFIG_DM_PMIC
 207 int power_init_board(void)
 208 {
 209         struct udevice *dev;
 210         int ret, dev_id, rev_id;
 211
 212         ret = pmic_get("pfuze3000", &dev);
 213         if (ret == -ENODEV)
 214                 return 0;
 215         if (ret != 0)
 216                 return ret;
 217
 218         dev_id = pmic_reg_read(dev, PFUZE3000_DEVICEID);
 219         rev_id = pmic_reg_read(dev, PFUZE3000_REVID);
 220         printf("PMIC: PFUZE3000 DEV_ID=0x%x REV_ID=0x%x\n", dev_id, rev_id);
 221
 222         /* disable Low Power Mode during standby mode */
 223         pmic_reg_write(dev, PFUZE3000_LDOGCTL, 0x1);
 224
 225         /* SW1B step ramp up time from 2us to 4us/25mV */
 226         pmic_reg_write(dev, PFUZE3000_SW1BCONF, 0x40);
 227
 228         /* SW1B mode to APS/PFM */
 229         pmic_reg_write(dev, PFUZE3000_SW1BMODE, 0xc);
 230
 231         /* SW1B standby voltage set to 0.975V */
 232         pmic_reg_write(dev, PFUZE3000_SW1BSTBY, 0xb);
 233
 234         return 0;
 235 }
 236 #endif
 237
 238 int board_usb_phy_mode(int port)
 239 {
 240         if (port == 1)
 241                 return USB_INIT_HOST;
 242         else
 243                 return USB_INIT_DEVICE;
 244 }
 245
 246 int board_ehci_hcd_init(int port)
 247 {
 248         u32 *usbnc_usb_ctrl;
 249
 250         if (port > 1)
 251                 return -EINVAL;
 252
 253         usbnc_usb_ctrl = (u32 *)(USB_BASE_ADDR + USB_OTHERREGS_OFFSET +
 254                                  port * 4);
 255
 256         /* Set Power polarity */
 257         setbits_le32(usbnc_usb_ctrl, UCTRL_PWR_POL);
 258
 259         return 0;
 260 }
 261
 262 int board_init(void)
 263 {
 264         /* Address of boot parameters */
 265         gd->bd->bi_boot_params = PHYS_SDRAM + 0x100;
 266
 267         setup_fec();
 268         setup_usb();
 269 #ifdef CONFIG_VIDEO_MXS
 270         setup_lcd();
 271 #endif
 272         return 0;
 273 }
 274
 275 int checkboard(void)
 276 {
 277         puts("Board: PICO-IMX6UL-EMMC\n");
 278
 279         return 0;
 280 }