board/sunxi/board.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2012-2013 Henrik Nordstrom <henrik@henriknordstrom.net>
   4  * (C) Copyright 2013 Luke Kenneth Casson Leighton <lkcl@lkcl.net>
   5  *
   6  * (C) Copyright 2007-2011
   7  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   8  * Tom Cubie <tangliang@allwinnertech.com>
   9  *
  10  * Some board init for the Allwinner A10-evb board.
  11  */
  12
  13 #include <common.h>
  14 #include <clock_legacy.h>
  15 #include <dm.h>
  16 #include <env.h>
  17 #include <hang.h>
  18 #include <image.h>
  19 #include <init.h>
  20 #include <log.h>
  21 #include <mmc.h>
  22 #include <axp_pmic.h>
  23 #include <generic-phy.h>
  24 #include <phy-sun4i-usb.h>
  25 #include <asm/arch/clock.h>
  26 #include <asm/arch/cpu.h>
  27 #include <asm/arch/display.h>
  28 #include <asm/arch/dram.h>
  29 #include <asm/arch/mmc.h>
  30 #include <asm/arch/prcm.h>
  31 #include <asm/arch/pmic_bus.h>
  32 #include <asm/arch/spl.h>
  33 #include <asm/global_data.h>
  34 #include <linux/delay.h>
  35 #include <u-boot/crc.h>
  36 #ifndef CONFIG_ARM64
  37 #include <asm/armv7.h>
  38 #endif
  39 #include <asm/gpio.h>
  40 #include <asm/io.h>
  41 #include <u-boot/crc.h>
  42 #include <env_internal.h>
  43 #include <linux/libfdt.h>
  44 #include <fdt_support.h>
  45 #include <nand.h>
  46 #include <net.h>
  47 #include <spl.h>
  48 #include <sy8106a.h>
  49 #include <asm/setup.h>
  50 #include <status_led.h>
  51
  52 DECLARE_GLOBAL_DATA_PTR;
  53
  54 void i2c_init_board(void)
  55 {
  56 #ifdef CONFIG_I2C0_ENABLE
  57 #if defined(CONFIG_MACH_SUN4I) || \
  58     defined(CONFIG_MACH_SUN5I) || \
  59     defined(CONFIG_MACH_SUN7I) || \
  60     defined(CONFIG_MACH_SUN8I_R40)
  61         sunxi_gpio_set_cfgpin(SUNXI_GPB(0), SUN4I_GPB_TWI0);
  62         sunxi_gpio_set_cfgpin(SUNXI_GPB(1), SUN4I_GPB_TWI0);
  63         clock_twi_onoff(0, 1);
  64 #elif defined(CONFIG_MACH_SUN6I)
  65         sunxi_gpio_set_cfgpin(SUNXI_GPH(14), SUN6I_GPH_TWI0);
  66         sunxi_gpio_set_cfgpin(SUNXI_GPH(15), SUN6I_GPH_TWI0);
  67         clock_twi_onoff(0, 1);
  68 #elif defined(CONFIG_MACH_SUN8I_V3S)
  69         sunxi_gpio_set_cfgpin(SUNXI_GPB(6), SUN8I_V3S_GPB_TWI0);
  70         sunxi_gpio_set_cfgpin(SUNXI_GPB(7), SUN8I_V3S_GPB_TWI0);
  71         clock_twi_onoff(0, 1);
  72 #elif defined(CONFIG_MACH_SUN8I)
  73         sunxi_gpio_set_cfgpin(SUNXI_GPH(2), SUN8I_GPH_TWI0);
  74         sunxi_gpio_set_cfgpin(SUNXI_GPH(3), SUN8I_GPH_TWI0);
  75         clock_twi_onoff(0, 1);
  76 #elif defined(CONFIG_MACH_SUN50I)
  77         sunxi_gpio_set_cfgpin(SUNXI_GPH(0), SUN50I_GPH_TWI0);
  78         sunxi_gpio_set_cfgpin(SUNXI_GPH(1), SUN50I_GPH_TWI0);
  79         clock_twi_onoff(0, 1);
  80 #endif
  81 #endif
  82
  83 #ifdef CONFIG_I2C1_ENABLE
  84 #if defined(CONFIG_MACH_SUN4I) || \
  85     defined(CONFIG_MACH_SUN7I) || \
  86     defined(CONFIG_MACH_SUN8I_R40)
  87         sunxi_gpio_set_cfgpin(SUNXI_GPB(18), SUN4I_GPB_TWI1);
  88         sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN4I_GPB_TWI1);
  89         clock_twi_onoff(1, 1);
  90 #elif defined(CONFIG_MACH_SUN5I)
  91         sunxi_gpio_set_cfgpin(SUNXI_GPB(15), SUN5I_GPB_TWI1);
  92         sunxi_gpio_set_cfgpin(SUNXI_GPB(16), SUN5I_GPB_TWI1);
  93         clock_twi_onoff(1, 1);
  94 #elif defined(CONFIG_MACH_SUN6I)
  95         sunxi_gpio_set_cfgpin(SUNXI_GPH(16), SUN6I_GPH_TWI1);
  96         sunxi_gpio_set_cfgpin(SUNXI_GPH(17), SUN6I_GPH_TWI1);
  97         clock_twi_onoff(1, 1);
  98 #elif defined(CONFIG_MACH_SUN8I)
  99         sunxi_gpio_set_cfgpin(SUNXI_GPH(4), SUN8I_GPH_TWI1);
 100         sunxi_gpio_set_cfgpin(SUNXI_GPH(5), SUN8I_GPH_TWI1);
 101         clock_twi_onoff(1, 1);
 102 #elif defined(CONFIG_MACH_SUN50I)
 103         sunxi_gpio_set_cfgpin(SUNXI_GPH(2), SUN50I_GPH_TWI1);
 104         sunxi_gpio_set_cfgpin(SUNXI_GPH(3), SUN50I_GPH_TWI1);
 105         clock_twi_onoff(1, 1);
 106 #endif
 107 #endif
 108
 109 #ifdef CONFIG_I2C2_ENABLE
 110 #if defined(CONFIG_MACH_SUN4I) || \
 111     defined(CONFIG_MACH_SUN7I) || \
 112     defined(CONFIG_MACH_SUN8I_R40)
 113         sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN4I_GPB_TWI2);
 114         sunxi_gpio_set_cfgpin(SUNXI_GPB(21), SUN4I_GPB_TWI2);
 115         clock_twi_onoff(2, 1);
 116 #elif defined(CONFIG_MACH_SUN5I)
 117         sunxi_gpio_set_cfgpin(SUNXI_GPB(17), SUN5I_GPB_TWI2);
 118         sunxi_gpio_set_cfgpin(SUNXI_GPB(18), SUN5I_GPB_TWI2);
 119         clock_twi_onoff(2, 1);
 120 #elif defined(CONFIG_MACH_SUN6I)
 121         sunxi_gpio_set_cfgpin(SUNXI_GPH(18), SUN6I_GPH_TWI2);
 122         sunxi_gpio_set_cfgpin(SUNXI_GPH(19), SUN6I_GPH_TWI2);
 123         clock_twi_onoff(2, 1);
 124 #elif defined(CONFIG_MACH_SUN8I)
 125         sunxi_gpio_set_cfgpin(SUNXI_GPE(12), SUN8I_GPE_TWI2);
 126         sunxi_gpio_set_cfgpin(SUNXI_GPE(13), SUN8I_GPE_TWI2);
 127         clock_twi_onoff(2, 1);
 128 #elif defined(CONFIG_MACH_SUN50I)
 129         sunxi_gpio_set_cfgpin(SUNXI_GPE(14), SUN50I_GPE_TWI2);
 130         sunxi_gpio_set_cfgpin(SUNXI_GPE(15), SUN50I_GPE_TWI2);
 131         clock_twi_onoff(2, 1);
 132 #endif
 133 #endif
 134
 135 #ifdef CONFIG_I2C3_ENABLE
 136 #if defined(CONFIG_MACH_SUN6I)
 137         sunxi_gpio_set_cfgpin(SUNXI_GPG(10), SUN6I_GPG_TWI3);
 138         sunxi_gpio_set_cfgpin(SUNXI_GPG(11), SUN6I_GPG_TWI3);
 139         clock_twi_onoff(3, 1);
 140 #elif defined(CONFIG_MACH_SUN7I) || \
 141       defined(CONFIG_MACH_SUN8I_R40)
 142         sunxi_gpio_set_cfgpin(SUNXI_GPI(0), SUN7I_GPI_TWI3);
 143         sunxi_gpio_set_cfgpin(SUNXI_GPI(1), SUN7I_GPI_TWI3);
 144         clock_twi_onoff(3, 1);
 145 #endif
 146 #endif
 147
 148 #ifdef CONFIG_I2C4_ENABLE
 149 #if defined(CONFIG_MACH_SUN7I) || \
 150     defined(CONFIG_MACH_SUN8I_R40)
 151         sunxi_gpio_set_cfgpin(SUNXI_GPI(2), SUN7I_GPI_TWI4);
 152         sunxi_gpio_set_cfgpin(SUNXI_GPI(3), SUN7I_GPI_TWI4);
 153         clock_twi_onoff(4, 1);
 154 #endif
 155 #endif
 156
 157 #ifdef CONFIG_R_I2C_ENABLE
 158 #ifdef CONFIG_MACH_SUN50I
 159         clock_twi_onoff(5, 1);
 160         sunxi_gpio_set_cfgpin(SUNXI_GPL(8), SUN50I_GPL_R_TWI);
 161         sunxi_gpio_set_cfgpin(SUNXI_GPL(9), SUN50I_GPL_R_TWI);
 162 #elif CONFIG_MACH_SUN50I_H616
 163         clock_twi_onoff(5, 1);
 164         sunxi_gpio_set_cfgpin(SUNXI_GPL(0), SUN50I_H616_GPL_R_TWI);
 165         sunxi_gpio_set_cfgpin(SUNXI_GPL(1), SUN50I_H616_GPL_R_TWI);
 166 #else
 167         clock_twi_onoff(5, 1);
 168         sunxi_gpio_set_cfgpin(SUNXI_GPL(0), SUN8I_H3_GPL_R_TWI);
 169         sunxi_gpio_set_cfgpin(SUNXI_GPL(1), SUN8I_H3_GPL_R_TWI);
 170 #endif
 171 #endif
 172 }
 173
 174 #if defined(CONFIG_ENV_IS_IN_MMC) && defined(CONFIG_ENV_IS_IN_FAT)
 175 enum env_location env_get_location(enum env_operation op, int prio)
 176 {
 177         switch (prio) {
 178         case 0:
 179                 return ENVL_FAT;
 180
 181         case 1:
 182                 return ENVL_MMC;
 183
 184         default:
 185                 return ENVL_UNKNOWN;
 186         }
 187 }
 188 #endif
 189
 190 #ifdef CONFIG_DM_MMC
 191 static void mmc_pinmux_setup(int sdc);
 192 #endif
 193
 194 /* add board specific code here */
 195 int board_init(void)
 196 {
 197         __maybe_unused int id_pfr1, ret, satapwr_pin, macpwr_pin;
 198
 199         gd->bd->bi_boot_params = (PHYS_SDRAM_0 + 0x100);
 200
 201 #if !defined(CONFIG_ARM64) && !defined(CONFIG_MACH_SUNIV)
 202         asm volatile("mrc p15, 0, %0, c0, c1, 1" : "=r"(id_pfr1));
 203         debug("id_pfr1: 0x%08x\n", id_pfr1);
 204         /* Generic Timer Extension available? */
 205         if ((id_pfr1 >> CPUID_ARM_GENTIMER_SHIFT) & 0xf) {
 206                 uint32_t freq;
 207
 208                 debug("Setting CNTFRQ\n");
 209
 210                 /*
 211                  * CNTFRQ is a secure register, so we will crash if we try to
 212                  * write this from the non-secure world (read is OK, though).
 213                  * In case some bootcode has already set the correct value,
 214                  * we avoid the risk of writing to it.
 215                  */
 216                 asm volatile("mrc p15, 0, %0, c14, c0, 0" : "=r"(freq));
 217                 if (freq != COUNTER_FREQUENCY) {
 218                         debug("arch timer frequency is %d Hz, should be %d, fixing ...\n",
 219                               freq, COUNTER_FREQUENCY);
 220 #ifdef CONFIG_NON_SECURE
 221                         printf("arch timer frequency is wrong, but cannot adjust it\n");
 222 #else
 223                         asm volatile("mcr p15, 0, %0, c14, c0, 0"
 224                                      : : "r"(COUNTER_FREQUENCY));
 225 #endif
 226                 }
 227         }
 228 #endif /* !CONFIG_ARM64 && !CONFIG_MACH_SUNIV */
 229
 230         ret = axp_gpio_init();
 231         if (ret)
 232                 return ret;
 233
 234         /* strcmp() would look better, but doesn't get optimised away. */
 235         if (CONFIG_SATAPWR[0]) {
 236                 satapwr_pin = sunxi_name_to_gpio(CONFIG_SATAPWR);
 237                 if (satapwr_pin >= 0) {
 238                         gpio_request(satapwr_pin, "satapwr");
 239                         gpio_direction_output(satapwr_pin, 1);
 240
 241                         /*
 242                          * Give the attached SATA device time to power-up
 243                          * to avoid link timeouts
 244                          */
 245                         mdelay(500);
 246                 }
 247         }
 248
 249         if (CONFIG_MACPWR[0]) {
 250                 macpwr_pin = sunxi_name_to_gpio(CONFIG_MACPWR);
 251                 if (macpwr_pin >= 0) {
 252                         gpio_request(macpwr_pin, "macpwr");
 253                         gpio_direction_output(macpwr_pin, 1);
 254                 }
 255         }
 256
 257 #if CONFIG_IS_ENABLED(DM_I2C)
 258         /*
 259          * Temporary workaround for enabling I2C clocks until proper sunxi DM
 260          * clk, reset and pinctrl drivers land.
 261          */
 262         i2c_init_board();
 263 #endif
 264
 265 #ifdef CONFIG_DM_MMC
 266         /*
 267          * Temporary workaround for enabling MMC clocks until a sunxi DM
 268          * pinctrl driver lands.
 269          */
 270         mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT);
 271 #if CONFIG_MMC_SUNXI_SLOT_EXTRA != -1
 272         mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT_EXTRA);
 273 #endif
 274 #endif  /* CONFIG_DM_MMC */
 275
 276         return 0;
 277 }
 278
 279 /*
 280  * On older SoCs the SPL is actually at address zero, so using NULL as
 281  * an error value does not work.
 282  */
 283 #define INVALID_SPL_HEADER ((void *)~0UL)
 284
 285 static struct boot_file_head * get_spl_header(uint8_t req_version)
 286 {
 287         struct boot_file_head *spl = (void *)(ulong)SPL_ADDR;
 288         uint8_t spl_header_version = spl->spl_signature[3];
 289
 290         /* Is there really the SPL header (still) there? */
 291         if (memcmp(spl->spl_signature, SPL_SIGNATURE, 3) != 0)
 292                 return INVALID_SPL_HEADER;
 293
 294         if (spl_header_version < req_version) {
 295                 printf("sunxi SPL version mismatch: expected %u, got %u\n",
 296                        req_version, spl_header_version);
 297                 return INVALID_SPL_HEADER;
 298         }
 299
 300         return spl;
 301 }
 302
 303 static const char *get_spl_dt_name(void)
 304 {
 305         struct boot_file_head *spl = get_spl_header(SPL_DT_HEADER_VERSION);
 306
 307         /* Check if there is a DT name stored in the SPL header. */
 308         if (spl != INVALID_SPL_HEADER && spl->dt_name_offset)
 309                 return (char *)spl + spl->dt_name_offset;
 310
 311         return NULL;
 312 }
 313
 314 int dram_init(void)
 315 {
 316         struct boot_file_head *spl = get_spl_header(SPL_DRAM_HEADER_VERSION);
 317
 318         if (spl == INVALID_SPL_HEADER)
 319                 gd->ram_size = get_ram_size((long *)PHYS_SDRAM_0,
 320                                             PHYS_SDRAM_0_SIZE);
 321         else
 322                 gd->ram_size = (phys_addr_t)spl->dram_size << 20;
 323
 324         if (gd->ram_size > CONFIG_SUNXI_DRAM_MAX_SIZE)
 325                 gd->ram_size = CONFIG_SUNXI_DRAM_MAX_SIZE;
 326
 327         return 0;
 328 }
 329
 330 #if defined(CONFIG_NAND_SUNXI)
 331 static void nand_pinmux_setup(void)
 332 {
 333         unsigned int pin;
 334
 335         for (pin = SUNXI_GPC(0); pin <= SUNXI_GPC(19); pin++)
 336                 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_NAND);
 337
 338 #if defined CONFIG_MACH_SUN4I || defined CONFIG_MACH_SUN7I
 339         for (pin = SUNXI_GPC(20); pin <= SUNXI_GPC(22); pin++)
 340                 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_NAND);
 341 #endif
 342         /* sun4i / sun7i do have a PC23, but it is not used for nand,
 343          * only sun7i has a PC24 */
 344 #ifdef CONFIG_MACH_SUN7I
 345         sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUNXI_GPC_NAND);
 346 #endif
 347 }
 348
 349 static void nand_clock_setup(void)
 350 {
 351         struct sunxi_ccm_reg *const ccm =
 352                 (struct sunxi_ccm_reg *)SUNXI_CCM_BASE;
 353
 354         setbits_le32(&ccm->ahb_gate0, (CLK_GATE_OPEN << AHB_GATE_OFFSET_NAND0));
 355 #if defined CONFIG_MACH_SUN6I || defined CONFIG_MACH_SUN8I || \
 356     defined CONFIG_MACH_SUN9I || defined CONFIG_MACH_SUN50I
 357         setbits_le32(&ccm->ahb_reset0_cfg, (1 << AHB_GATE_OFFSET_NAND0));
 358 #endif
 359         setbits_le32(&ccm->nand0_clk_cfg, CCM_NAND_CTRL_ENABLE | AHB_DIV_1);
 360 }
 361
 362 void board_nand_init(void)
 363 {
 364         nand_pinmux_setup();
 365         nand_clock_setup();
 366 #ifndef CONFIG_SPL_BUILD
 367         sunxi_nand_init();
 368 #endif
 369 }
 370 #endif
 371
 372 #ifdef CONFIG_MMC
 373 static void mmc_pinmux_setup(int sdc)
 374 {
 375         unsigned int pin;
 376
 377         switch (sdc) {
 378         case 0:
 379                 /* SDC0: PF0-PF5 */
 380                 for (pin = SUNXI_GPF(0); pin <= SUNXI_GPF(5); pin++) {
 381                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPF_SDC0);
 382                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 383                         sunxi_gpio_set_drv(pin, 2);
 384                 }
 385                 break;
 386
 387         case 1:
 388 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I) || \
 389     defined(CONFIG_MACH_SUN8I_R40)
 390                 if (IS_ENABLED(CONFIG_MMC1_PINS_PH)) {
 391                         /* SDC1: PH22-PH-27 */
 392                         for (pin = SUNXI_GPH(22); pin <= SUNXI_GPH(27); pin++) {
 393                                 sunxi_gpio_set_cfgpin(pin, SUN4I_GPH_SDC1);
 394                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 395                                 sunxi_gpio_set_drv(pin, 2);
 396                         }
 397                 } else {
 398                         /* SDC1: PG0-PG5 */
 399                         for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
 400                                 sunxi_gpio_set_cfgpin(pin, SUN4I_GPG_SDC1);
 401                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 402                                 sunxi_gpio_set_drv(pin, 2);
 403                         }
 404                 }
 405 #elif defined(CONFIG_MACH_SUN5I)
 406                 /* SDC1: PG3-PG8 */
 407                 for (pin = SUNXI_GPG(3); pin <= SUNXI_GPG(8); pin++) {
 408                         sunxi_gpio_set_cfgpin(pin, SUN5I_GPG_SDC1);
 409                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 410                         sunxi_gpio_set_drv(pin, 2);
 411                 }
 412 #elif defined(CONFIG_MACH_SUN6I)
 413                 /* SDC1: PG0-PG5 */
 414                 for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
 415                         sunxi_gpio_set_cfgpin(pin, SUN6I_GPG_SDC1);
 416                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 417                         sunxi_gpio_set_drv(pin, 2);
 418                 }
 419 #elif defined(CONFIG_MACH_SUN8I)
 420                 /* SDC1: PG0-PG5 */
 421                 for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
 422                         sunxi_gpio_set_cfgpin(pin, SUN8I_GPG_SDC1);
 423                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 424                         sunxi_gpio_set_drv(pin, 2);
 425                 }
 426 #endif
 427                 break;
 428
 429         case 2:
 430 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
 431                 /* SDC2: PC6-PC11 */
 432                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(11); pin++) {
 433                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 434                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 435                         sunxi_gpio_set_drv(pin, 2);
 436                 }
 437 #elif defined(CONFIG_MACH_SUN5I)
 438                 /* SDC2: PC6-PC15 */
 439                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 440                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 441                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 442                         sunxi_gpio_set_drv(pin, 2);
 443                 }
 444 #elif defined(CONFIG_MACH_SUN6I)
 445                 /* SDC2: PC6-PC15, PC24 */
 446                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 447                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 448                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 449                         sunxi_gpio_set_drv(pin, 2);
 450                 }
 451
 452                 sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUNXI_GPC_SDC2);
 453                 sunxi_gpio_set_pull(SUNXI_GPC(24), SUNXI_GPIO_PULL_UP);
 454                 sunxi_gpio_set_drv(SUNXI_GPC(24), 2);
 455 #elif defined(CONFIG_MACH_SUN8I_R40)
 456                 /* SDC2: PC6-PC15, PC24 */
 457                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 458                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 459                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 460                         sunxi_gpio_set_drv(pin, 2);
 461                 }
 462
 463                 sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUNXI_GPC_SDC2);
 464                 sunxi_gpio_set_pull(SUNXI_GPC(24), SUNXI_GPIO_PULL_UP);
 465                 sunxi_gpio_set_drv(SUNXI_GPC(24), 2);
 466 #elif defined(CONFIG_MACH_SUN8I) || defined(CONFIG_MACH_SUN50I)
 467                 /* SDC2: PC5-PC6, PC8-PC16 */
 468                 for (pin = SUNXI_GPC(5); pin <= SUNXI_GPC(6); pin++) {
 469                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 470                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 471                         sunxi_gpio_set_drv(pin, 2);
 472                 }
 473
 474                 for (pin = SUNXI_GPC(8); pin <= SUNXI_GPC(16); pin++) {
 475                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 476                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 477                         sunxi_gpio_set_drv(pin, 2);
 478                 }
 479 #elif defined(CONFIG_MACH_SUN50I_H6)
 480                 /* SDC2: PC4-PC14 */
 481                 for (pin = SUNXI_GPC(4); pin <= SUNXI_GPC(14); pin++) {
 482                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 483                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 484                         sunxi_gpio_set_drv(pin, 2);
 485                 }
 486 #elif defined(CONFIG_MACH_SUN50I_H616)
 487                 /* SDC2: PC0-PC1, PC5-PC6, PC8-PC11, PC13-PC16 */
 488                 for (pin = SUNXI_GPC(0); pin <= SUNXI_GPC(16); pin++) {
 489                         if (pin > SUNXI_GPC(1) && pin < SUNXI_GPC(5))
 490                                 continue;
 491                         if (pin == SUNXI_GPC(7) || pin == SUNXI_GPC(12))
 492                                 continue;
 493                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 494                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 495                         sunxi_gpio_set_drv(pin, 3);
 496                 }
 497 #elif defined(CONFIG_MACH_SUN9I)
 498                 /* SDC2: PC6-PC16 */
 499                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(16); pin++) {
 500                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 501                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 502                         sunxi_gpio_set_drv(pin, 2);
 503                 }
 504 #else
 505                 puts("ERROR: No pinmux setup defined for MMC2!\n");
 506 #endif
 507                 break;
 508
 509         case 3:
 510 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I) || \
 511     defined(CONFIG_MACH_SUN8I_R40)
 512                 /* SDC3: PI4-PI9 */
 513                 for (pin = SUNXI_GPI(4); pin <= SUNXI_GPI(9); pin++) {
 514                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPI_SDC3);
 515                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 516                         sunxi_gpio_set_drv(pin, 2);
 517                 }
 518 #elif defined(CONFIG_MACH_SUN6I)
 519                 /* SDC3: PC6-PC15, PC24 */
 520                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 521                         sunxi_gpio_set_cfgpin(pin, SUN6I_GPC_SDC3);
 522                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 523                         sunxi_gpio_set_drv(pin, 2);
 524                 }
 525
 526                 sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUN6I_GPC_SDC3);
 527                 sunxi_gpio_set_pull(SUNXI_GPC(24), SUNXI_GPIO_PULL_UP);
 528                 sunxi_gpio_set_drv(SUNXI_GPC(24), 2);
 529 #endif
 530                 break;
 531
 532         default:
 533                 printf("sunxi: invalid MMC slot %d for pinmux setup\n", sdc);
 534                 break;
 535         }
 536 }
 537
 538 int board_mmc_init(struct bd_info *bis)
 539 {
 540         __maybe_unused struct mmc *mmc0, *mmc1;
 541
 542         mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT);
 543         mmc0 = sunxi_mmc_init(CONFIG_MMC_SUNXI_SLOT);
 544         if (!mmc0)
 545                 return -1;
 546
 547 #if CONFIG_MMC_SUNXI_SLOT_EXTRA != -1
 548         mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT_EXTRA);
 549         mmc1 = sunxi_mmc_init(CONFIG_MMC_SUNXI_SLOT_EXTRA);
 550         if (!mmc1)
 551                 return -1;
 552 #endif
 553
 554         return 0;
 555 }
 556
 557 #if CONFIG_MMC_SUNXI_SLOT_EXTRA != -1
 558 int mmc_get_env_dev(void)
 559 {
 560         switch (sunxi_get_boot_device()) {
 561         case BOOT_DEVICE_MMC1:
 562                 return 0;
 563         case BOOT_DEVICE_MMC2:
 564                 return 1;
 565         default:
 566                 return CONFIG_SYS_MMC_ENV_DEV;
 567         }
 568 }
 569 #endif
 570 #endif
 571
 572 #ifdef CONFIG_SPL_BUILD
 573
 574 static void sunxi_spl_store_dram_size(phys_addr_t dram_size)
 575 {
 576         struct boot_file_head *spl = get_spl_header(SPL_DT_HEADER_VERSION);
 577
 578         if (spl == INVALID_SPL_HEADER)
 579                 return;
 580
 581         /* Promote the header version for U-Boot proper, if needed. */
 582         if (spl->spl_signature[3] < SPL_DRAM_HEADER_VERSION)
 583                 spl->spl_signature[3] = SPL_DRAM_HEADER_VERSION;
 584
 585         spl->dram_size = dram_size >> 20;
 586 }
 587
 588 void sunxi_board_init(void)
 589 {
 590         int power_failed = 0;
 591
 592 #ifdef CONFIG_LED_STATUS
 593         if (IS_ENABLED(CONFIG_SPL_DRIVERS_MISC))
 594                 status_led_init();
 595 #endif
 596
 597 #ifdef CONFIG_SY8106A_POWER
 598         power_failed = sy8106a_set_vout1(CONFIG_SY8106A_VOUT1_VOLT);
 599 #endif
 600
 601 #if defined CONFIG_AXP152_POWER || defined CONFIG_AXP209_POWER || \
 602         defined CONFIG_AXP221_POWER || defined CONFIG_AXP305_POWER || \
 603         defined CONFIG_AXP809_POWER || defined CONFIG_AXP818_POWER
 604         power_failed = axp_init();
 605
 606         if (IS_ENABLED(CONFIG_AXP_DISABLE_BOOT_ON_POWERON) && !power_failed) {
 607                 u8 boot_reason;
 608
 609                 pmic_bus_read(AXP_POWER_STATUS, &boot_reason);
 610                 if (boot_reason & AXP_POWER_STATUS_ALDO_IN) {
 611                         printf("Power on by plug-in, shutting down.\n");
 612                         pmic_bus_write(0x32, BIT(7));
 613                 }
 614         }
 615
 616 #if defined CONFIG_AXP221_POWER || defined CONFIG_AXP809_POWER || \
 617         defined CONFIG_AXP818_POWER
 618         power_failed |= axp_set_dcdc1(CONFIG_AXP_DCDC1_VOLT);
 619 #endif
 620 #if !defined(CONFIG_AXP305_POWER)
 621         power_failed |= axp_set_dcdc2(CONFIG_AXP_DCDC2_VOLT);
 622         power_failed |= axp_set_dcdc3(CONFIG_AXP_DCDC3_VOLT);
 623 #endif
 624 #if !defined(CONFIG_AXP209_POWER) && !defined(CONFIG_AXP818_POWER)
 625         power_failed |= axp_set_dcdc4(CONFIG_AXP_DCDC4_VOLT);
 626 #endif
 627 #if defined CONFIG_AXP221_POWER || defined CONFIG_AXP809_POWER || \
 628         defined CONFIG_AXP818_POWER
 629         power_failed |= axp_set_dcdc5(CONFIG_AXP_DCDC5_VOLT);
 630 #endif
 631
 632 #if defined CONFIG_AXP221_POWER || defined CONFIG_AXP809_POWER || \
 633         defined CONFIG_AXP818_POWER
 634         power_failed |= axp_set_aldo1(CONFIG_AXP_ALDO1_VOLT);
 635 #endif
 636 #if !defined(CONFIG_AXP305_POWER)
 637         power_failed |= axp_set_aldo2(CONFIG_AXP_ALDO2_VOLT);
 638 #endif
 639 #if !defined(CONFIG_AXP152_POWER) && !defined(CONFIG_AXP305_POWER)
 640         power_failed |= axp_set_aldo3(CONFIG_AXP_ALDO3_VOLT);
 641 #endif
 642 #ifdef CONFIG_AXP209_POWER
 643         power_failed |= axp_set_aldo4(CONFIG_AXP_ALDO4_VOLT);
 644 #endif
 645
 646 #if defined(CONFIG_AXP221_POWER) || defined(CONFIG_AXP809_POWER) || \
 647         defined(CONFIG_AXP818_POWER)
 648         power_failed |= axp_set_dldo(1, CONFIG_AXP_DLDO1_VOLT);
 649         power_failed |= axp_set_dldo(2, CONFIG_AXP_DLDO2_VOLT);
 650 #if !defined CONFIG_AXP809_POWER
 651         power_failed |= axp_set_dldo(3, CONFIG_AXP_DLDO3_VOLT);
 652         power_failed |= axp_set_dldo(4, CONFIG_AXP_DLDO4_VOLT);
 653 #endif
 654         power_failed |= axp_set_eldo(1, CONFIG_AXP_ELDO1_VOLT);
 655         power_failed |= axp_set_eldo(2, CONFIG_AXP_ELDO2_VOLT);
 656         power_failed |= axp_set_eldo(3, CONFIG_AXP_ELDO3_VOLT);
 657 #endif
 658
 659 #ifdef CONFIG_AXP818_POWER
 660         power_failed |= axp_set_fldo(1, CONFIG_AXP_FLDO1_VOLT);
 661         power_failed |= axp_set_fldo(2, CONFIG_AXP_FLDO2_VOLT);
 662         power_failed |= axp_set_fldo(3, CONFIG_AXP_FLDO3_VOLT);
 663 #endif
 664
 665 #if defined CONFIG_AXP809_POWER || defined CONFIG_AXP818_POWER
 666         power_failed |= axp_set_sw(IS_ENABLED(CONFIG_AXP_SW_ON));
 667 #endif
 668 #endif
 669         printf("DRAM:");
 670         gd->ram_size = sunxi_dram_init();
 671         printf(" %d MiB\n", (int)(gd->ram_size >> 20));
 672         if (!gd->ram_size)
 673                 hang();
 674
 675         sunxi_spl_store_dram_size(gd->ram_size);
 676
 677         /*
 678          * Only clock up the CPU to full speed if we are reasonably
 679          * assured it's being powered with suitable core voltage
 680          */
 681         if (!power_failed)
 682                 clock_set_pll1(get_board_sys_clk());
 683         else
 684                 printf("Failed to set core voltage! Can't set CPU frequency\n");
 685 }
 686 #endif
 687
 688 #ifdef CONFIG_USB_GADGET
 689 int g_dnl_board_usb_cable_connected(void)
 690 {
 691         struct udevice *dev;
 692         struct phy phy;
 693         int ret;
 694
 695         ret = uclass_get_device(UCLASS_USB_GADGET_GENERIC, 0, &dev);
 696         if (ret) {
 697                 pr_err("%s: Cannot find USB device\n", __func__);
 698                 return ret;
 699         }
 700
 701         ret = generic_phy_get_by_name(dev, "usb", &phy);
 702         if (ret) {
 703                 pr_err("failed to get %s USB PHY\n", dev->name);
 704                 return ret;
 705         }
 706
 707         ret = generic_phy_init(&phy);
 708         if (ret) {
 709                 pr_debug("failed to init %s USB PHY\n", dev->name);
 710                 return ret;
 711         }
 712
 713         return sun4i_usb_phy_vbus_detect(&phy);
 714 }
 715 #endif
 716
 717 #ifdef CONFIG_SERIAL_TAG
 718 void get_board_serial(struct tag_serialnr *serialnr)
 719 {
 720         char *serial_string;
 721         unsigned long long serial;
 722
 723         serial_string = env_get("serial#");
 724
 725         if (serial_string) {
 726                 serial = simple_strtoull(serial_string, NULL, 16);
 727
 728                 serialnr->high = (unsigned int) (serial >> 32);
 729                 serialnr->low = (unsigned int) (serial & 0xffffffff);
 730         } else {
 731                 serialnr->high = 0;
 732                 serialnr->low = 0;
 733         }
 734 }
 735 #endif
 736
 737 /*
 738  * Check the SPL header for the "sunxi" variant. If found: parse values
 739  * that might have been passed by the loader ("fel" utility), and update
 740  * the environment accordingly.
 741  */
 742 static void parse_spl_header(const uint32_t spl_addr)
 743 {
 744         struct boot_file_head *spl = get_spl_header(SPL_ENV_HEADER_VERSION);
 745
 746         if (spl == INVALID_SPL_HEADER)
 747                 return;
 748
 749         if (!spl->fel_script_address)
 750                 return;
 751
 752         if (spl->fel_uEnv_length != 0) {
 753                 /*
 754                  * data is expected in uEnv.txt compatible format, so "env
 755                  * import -t" the string(s) at fel_script_address right away.
 756                  */
 757                 himport_r(&env_htab, (char *)(uintptr_t)spl->fel_script_address,
 758                           spl->fel_uEnv_length, '\n', H_NOCLEAR, 0, 0, NULL);
 759                 return;
 760         }
 761         /* otherwise assume .scr format (mkimage-type script) */
 762         env_set_hex("fel_scriptaddr", spl->fel_script_address);
 763 }
 764
 765 static bool get_unique_sid(unsigned int *sid)
 766 {
 767         if (sunxi_get_sid(sid) != 0)
 768                 return false;
 769
 770         if (!sid[0])
 771                 return false;
 772
 773         /*
 774          * The single words 1 - 3 of the SID have quite a few bits
 775          * which are the same on many models, so we take a crc32
 776          * of all 3 words, to get a more unique value.
 777          *
 778          * Note we only do this on newer SoCs as we cannot change
 779          * the algorithm on older SoCs since those have been using
 780          * fixed mac-addresses based on only using word 3 for a
 781          * long time and changing a fixed mac-address with an
 782          * u-boot update is not good.
 783          */
 784 #if !defined(CONFIG_MACH_SUN4I) && !defined(CONFIG_MACH_SUN5I) && \
 785     !defined(CONFIG_MACH_SUN6I) && !defined(CONFIG_MACH_SUN7I) && \
 786     !defined(CONFIG_MACH_SUN8I_A23) && !defined(CONFIG_MACH_SUN8I_A33)
 787         sid[3] = crc32(0, (unsigned char *)&sid[1], 12);
 788 #endif
 789
 790         /* Ensure the NIC specific bytes of the mac are not all 0 */
 791         if ((sid[3] & 0xffffff) == 0)
 792                 sid[3] |= 0x800000;
 793
 794         return true;
 795 }
 796
 797 /*
 798  * Note this function gets called multiple times.
 799  * It must not make any changes to env variables which already exist.
 800  */
 801 static void setup_environment(const void *fdt)
 802 {
 803         char serial_string[17] = { 0 };
 804         unsigned int sid[4];
 805         uint8_t mac_addr[6];
 806         char ethaddr[16];
 807         int i;
 808
 809         if (!get_unique_sid(sid))
 810                 return;
 811
 812         for (i = 0; i < 4; i++) {
 813                 sprintf(ethaddr, "ethernet%d", i);
 814                 if (!fdt_get_alias(fdt, ethaddr))
 815                         continue;
 816
 817                 if (i == 0)
 818                         strcpy(ethaddr, "ethaddr");
 819                 else
 820                         sprintf(ethaddr, "eth%daddr", i);
 821
 822                 if (env_get(ethaddr))
 823                         continue;
 824
 825                 /* Non OUI / registered MAC address */
 826                 mac_addr[0] = (i << 4) | 0x02;
 827                 mac_addr[1] = (sid[0] >>  0) & 0xff;
 828                 mac_addr[2] = (sid[3] >> 24) & 0xff;
 829                 mac_addr[3] = (sid[3] >> 16) & 0xff;
 830                 mac_addr[4] = (sid[3] >>  8) & 0xff;
 831                 mac_addr[5] = (sid[3] >>  0) & 0xff;
 832
 833                 eth_env_set_enetaddr(ethaddr, mac_addr);
 834         }
 835
 836         if (!env_get("serial#")) {
 837                 snprintf(serial_string, sizeof(serial_string),
 838                         "%08x%08x", sid[0], sid[3]);
 839
 840                 env_set("serial#", serial_string);
 841         }
 842 }
 843
 844 int misc_init_r(void)
 845 {
 846         const char *spl_dt_name;
 847         uint boot;
 848
 849         env_set("fel_booted", NULL);
 850         env_set("fel_scriptaddr", NULL);
 851         env_set("mmc_bootdev", NULL);
 852
 853         boot = sunxi_get_boot_device();
 854         /* determine if we are running in FEL mode */
 855         if (boot == BOOT_DEVICE_BOARD) {
 856                 env_set("fel_booted", "1");
 857                 parse_spl_header(SPL_ADDR);
 858         /* or if we booted from MMC, and which one */
 859         } else if (boot == BOOT_DEVICE_MMC1) {
 860                 env_set("mmc_bootdev", "0");
 861         } else if (boot == BOOT_DEVICE_MMC2) {
 862                 env_set("mmc_bootdev", "1");
 863         }
 864
 865         /* Set fdtfile to match the FIT configuration chosen in SPL. */
 866         spl_dt_name = get_spl_dt_name();
 867         if (spl_dt_name) {
 868                 char *prefix = IS_ENABLED(CONFIG_ARM64) ? "allwinner/" : "";
 869                 char str[64];
 870
 871                 snprintf(str, sizeof(str), "%s%s.dtb", prefix, spl_dt_name);
 872                 env_set("fdtfile", str);
 873         }
 874
 875         setup_environment(gd->fdt_blob);
 876
 877         return 0;
 878 }
 879
 880 int board_late_init(void)
 881 {
 882 #ifdef CONFIG_USB_ETHER
 883         usb_ether_init();
 884 #endif
 885
 886         return 0;
 887 }
 888
 889 static void bluetooth_dt_fixup(void *blob)
 890 {
 891         /* Some devices ship with a Bluetooth controller default address.
 892          * Set a valid address through the device tree.
 893          */
 894         uchar tmp[ETH_ALEN], bdaddr[ETH_ALEN];
 895         unsigned int sid[4];
 896         int i;
 897
 898         if (!CONFIG_BLUETOOTH_DT_DEVICE_FIXUP[0])
 899                 return;
 900
 901         if (eth_env_get_enetaddr("bdaddr", tmp)) {
 902                 /* Convert between the binary formats of the corresponding stacks */
 903                 for (i = 0; i < ETH_ALEN; ++i)
 904                         bdaddr[i] = tmp[ETH_ALEN - i - 1];
 905         } else {
 906                 if (!get_unique_sid(sid))
 907                         return;
 908
 909                 bdaddr[0] = ((sid[3] >>  0) & 0xff) ^ 1;
 910                 bdaddr[1] = (sid[3] >>  8) & 0xff;
 911                 bdaddr[2] = (sid[3] >> 16) & 0xff;
 912                 bdaddr[3] = (sid[3] >> 24) & 0xff;
 913                 bdaddr[4] = (sid[0] >>  0) & 0xff;
 914                 bdaddr[5] = 0x02;
 915         }
 916
 917         do_fixup_by_compat(blob, CONFIG_BLUETOOTH_DT_DEVICE_FIXUP,
 918                            "local-bd-address", bdaddr, ETH_ALEN, 1);
 919 }
 920
 921 int ft_board_setup(void *blob, struct bd_info *bd)
 922 {
 923         int __maybe_unused r;
 924
 925         /*
 926          * Call setup_environment and fdt_fixup_ethernet again
 927          * in case the boot fdt has ethernet aliases the u-boot
 928          * copy does not have.
 929          */
 930         setup_environment(blob);
 931         fdt_fixup_ethernet(blob);
 932
 933         bluetooth_dt_fixup(blob);
 934
 935 #ifdef CONFIG_VIDEO_DT_SIMPLEFB
 936         r = sunxi_simplefb_setup(blob);
 937         if (r)
 938                 return r;
 939 #endif
 940         return 0;
 941 }
 942
 943 #ifdef CONFIG_SPL_LOAD_FIT
 944
 945 static void set_spl_dt_name(const char *name)
 946 {
 947         struct boot_file_head *spl = get_spl_header(SPL_ENV_HEADER_VERSION);
 948
 949         if (spl == INVALID_SPL_HEADER)
 950                 return;
 951
 952         /* Promote the header version for U-Boot proper, if needed. */
 953         if (spl->spl_signature[3] < SPL_DT_HEADER_VERSION)
 954                 spl->spl_signature[3] = SPL_DT_HEADER_VERSION;
 955
 956         strcpy((char *)&spl->string_pool, name);
 957         spl->dt_name_offset = offsetof(struct boot_file_head, string_pool);
 958 }
 959
 960 int board_fit_config_name_match(const char *name)
 961 {
 962         const char *best_dt_name = get_spl_dt_name();
 963         int ret;
 964
 965 #ifdef CONFIG_DEFAULT_DEVICE_TREE
 966         if (best_dt_name == NULL)
 967                 best_dt_name = CONFIG_DEFAULT_DEVICE_TREE;
 968 #endif
 969
 970         if (best_dt_name == NULL) {
 971                 /* No DT name was provided, so accept the first config. */
 972                 return 0;
 973         }
 974 #ifdef CONFIG_PINE64_DT_SELECTION
 975         if (strstr(best_dt_name, "-pine64-plus")) {
 976                 /* Differentiate the Pine A64 boards by their DRAM size. */
 977                 if ((gd->ram_size == 512 * 1024 * 1024))
 978                         best_dt_name = "sun50i-a64-pine64";
 979         }
 980 #endif
 981 #ifdef CONFIG_PINEPHONE_DT_SELECTION
 982         if (strstr(best_dt_name, "-pinephone")) {
 983                 /* Differentiate the PinePhone revisions by GPIO inputs. */
 984                 prcm_apb0_enable(PRCM_APB0_GATE_PIO);
 985                 sunxi_gpio_set_pull(SUNXI_GPL(6), SUNXI_GPIO_PULL_UP);
 986                 sunxi_gpio_set_cfgpin(SUNXI_GPL(6), SUNXI_GPIO_INPUT);
 987                 udelay(100);
 988
 989                 /* PL6 is pulled low by the modem on v1.2. */
 990                 if (gpio_get_value(SUNXI_GPL(6)) == 0)
 991                         best_dt_name = "sun50i-a64-pinephone-1.2";
 992                 else
 993                         best_dt_name = "sun50i-a64-pinephone-1.1";
 994
 995                 sunxi_gpio_set_cfgpin(SUNXI_GPL(6), SUNXI_GPIO_DISABLE);
 996                 sunxi_gpio_set_pull(SUNXI_GPL(6), SUNXI_GPIO_PULL_DISABLE);
 997                 prcm_apb0_disable(PRCM_APB0_GATE_PIO);
 998         }
 999 #endif
1000
1001         ret = strcmp(name, best_dt_name);
1002
1003         /*
1004          * If one of the FIT configurations matches the most accurate DT name,
1005          * update the SPL header to provide that DT name to U-Boot proper.
1006          */
1007         if (ret == 0)
1008                 set_spl_dt_name(best_dt_name);
1009
1010         return ret;
1011 }
1012 #endif