board/sunxi/board.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2012-2013 Henrik Nordstrom <henrik@henriknordstrom.net>
   4  * (C) Copyright 2013 Luke Kenneth Casson Leighton <lkcl@lkcl.net>
   5  *
   6  * (C) Copyright 2007-2011
   7  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   8  * Tom Cubie <tangliang@allwinnertech.com>
   9  *
  10  * Some board init for the Allwinner A10-evb board.
  11  */
  12
  13 #include <common.h>
  14 #include <dm.h>
  15 #include <env.h>
  16 #include <hang.h>
  17 #include <image.h>
  18 #include <init.h>
  19 #include <log.h>
  20 #include <mmc.h>
  21 #include <axp_pmic.h>
  22 #include <generic-phy.h>
  23 #include <phy-sun4i-usb.h>
  24 #include <asm/arch/clock.h>
  25 #include <asm/arch/cpu.h>
  26 #include <asm/arch/display.h>
  27 #include <asm/arch/dram.h>
  28 #include <asm/arch/gpio.h>
  29 #include <asm/arch/mmc.h>
  30 #include <asm/arch/prcm.h>
  31 #include <asm/arch/spl.h>
  32 #include <linux/delay.h>
  33 #include <u-boot/crc.h>
  34 #ifndef CONFIG_ARM64
  35 #include <asm/armv7.h>
  36 #endif
  37 #include <asm/gpio.h>
  38 #include <asm/io.h>
  39 #include <u-boot/crc.h>
  40 #include <env_internal.h>
  41 #include <linux/libfdt.h>
  42 #include <nand.h>
  43 #include <net.h>
  44 #include <spl.h>
  45 #include <sy8106a.h>
  46 #include <asm/setup.h>
  47
  48 #if defined CONFIG_VIDEO_LCD_PANEL_I2C && !(defined CONFIG_SPL_BUILD)
  49 /* So that we can use pin names in Kconfig and sunxi_name_to_gpio() */
  50 int soft_i2c_gpio_sda;
  51 int soft_i2c_gpio_scl;
  52
  53 static int soft_i2c_board_init(void)
  54 {
  55         int ret;
  56
  57         soft_i2c_gpio_sda = sunxi_name_to_gpio(CONFIG_VIDEO_LCD_PANEL_I2C_SDA);
  58         if (soft_i2c_gpio_sda < 0) {
  59                 printf("Error invalid soft i2c sda pin: '%s', err %d\n",
  60                        CONFIG_VIDEO_LCD_PANEL_I2C_SDA, soft_i2c_gpio_sda);
  61                 return soft_i2c_gpio_sda;
  62         }
  63         ret = gpio_request(soft_i2c_gpio_sda, "soft-i2c-sda");
  64         if (ret) {
  65                 printf("Error requesting soft i2c sda pin: '%s', err %d\n",
  66                        CONFIG_VIDEO_LCD_PANEL_I2C_SDA, ret);
  67                 return ret;
  68         }
  69
  70         soft_i2c_gpio_scl = sunxi_name_to_gpio(CONFIG_VIDEO_LCD_PANEL_I2C_SCL);
  71         if (soft_i2c_gpio_scl < 0) {
  72                 printf("Error invalid soft i2c scl pin: '%s', err %d\n",
  73                        CONFIG_VIDEO_LCD_PANEL_I2C_SCL, soft_i2c_gpio_scl);
  74                 return soft_i2c_gpio_scl;
  75         }
  76         ret = gpio_request(soft_i2c_gpio_scl, "soft-i2c-scl");
  77         if (ret) {
  78                 printf("Error requesting soft i2c scl pin: '%s', err %d\n",
  79                        CONFIG_VIDEO_LCD_PANEL_I2C_SCL, ret);
  80                 return ret;
  81         }
  82
  83         return 0;
  84 }
  85 #else
  86 static int soft_i2c_board_init(void) { return 0; }
  87 #endif
  88
  89 DECLARE_GLOBAL_DATA_PTR;
  90
  91 void i2c_init_board(void)
  92 {
  93 #ifdef CONFIG_I2C0_ENABLE
  94 #if defined(CONFIG_MACH_SUN4I) || \
  95     defined(CONFIG_MACH_SUN5I) || \
  96     defined(CONFIG_MACH_SUN7I) || \
  97     defined(CONFIG_MACH_SUN8I_R40)
  98         sunxi_gpio_set_cfgpin(SUNXI_GPB(0), SUN4I_GPB_TWI0);
  99         sunxi_gpio_set_cfgpin(SUNXI_GPB(1), SUN4I_GPB_TWI0);
 100         clock_twi_onoff(0, 1);
 101 #elif defined(CONFIG_MACH_SUN6I)
 102         sunxi_gpio_set_cfgpin(SUNXI_GPH(14), SUN6I_GPH_TWI0);
 103         sunxi_gpio_set_cfgpin(SUNXI_GPH(15), SUN6I_GPH_TWI0);
 104         clock_twi_onoff(0, 1);
 105 #elif defined(CONFIG_MACH_SUN8I)
 106         sunxi_gpio_set_cfgpin(SUNXI_GPH(2), SUN8I_GPH_TWI0);
 107         sunxi_gpio_set_cfgpin(SUNXI_GPH(3), SUN8I_GPH_TWI0);
 108         clock_twi_onoff(0, 1);
 109 #elif defined(CONFIG_MACH_SUN50I)
 110         sunxi_gpio_set_cfgpin(SUNXI_GPH(0), SUN50I_GPH_TWI0);
 111         sunxi_gpio_set_cfgpin(SUNXI_GPH(1), SUN50I_GPH_TWI0);
 112         clock_twi_onoff(0, 1);
 113 #endif
 114 #endif
 115
 116 #ifdef CONFIG_I2C1_ENABLE
 117 #if defined(CONFIG_MACH_SUN4I) || \
 118     defined(CONFIG_MACH_SUN7I) || \
 119     defined(CONFIG_MACH_SUN8I_R40)
 120         sunxi_gpio_set_cfgpin(SUNXI_GPB(18), SUN4I_GPB_TWI1);
 121         sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN4I_GPB_TWI1);
 122         clock_twi_onoff(1, 1);
 123 #elif defined(CONFIG_MACH_SUN5I)
 124         sunxi_gpio_set_cfgpin(SUNXI_GPB(15), SUN5I_GPB_TWI1);
 125         sunxi_gpio_set_cfgpin(SUNXI_GPB(16), SUN5I_GPB_TWI1);
 126         clock_twi_onoff(1, 1);
 127 #elif defined(CONFIG_MACH_SUN6I)
 128         sunxi_gpio_set_cfgpin(SUNXI_GPH(16), SUN6I_GPH_TWI1);
 129         sunxi_gpio_set_cfgpin(SUNXI_GPH(17), SUN6I_GPH_TWI1);
 130         clock_twi_onoff(1, 1);
 131 #elif defined(CONFIG_MACH_SUN8I)
 132         sunxi_gpio_set_cfgpin(SUNXI_GPH(4), SUN8I_GPH_TWI1);
 133         sunxi_gpio_set_cfgpin(SUNXI_GPH(5), SUN8I_GPH_TWI1);
 134         clock_twi_onoff(1, 1);
 135 #elif defined(CONFIG_MACH_SUN50I)
 136         sunxi_gpio_set_cfgpin(SUNXI_GPH(2), SUN50I_GPH_TWI1);
 137         sunxi_gpio_set_cfgpin(SUNXI_GPH(3), SUN50I_GPH_TWI1);
 138         clock_twi_onoff(1, 1);
 139 #endif
 140 #endif
 141
 142 #ifdef CONFIG_I2C2_ENABLE
 143 #if defined(CONFIG_MACH_SUN4I) || \
 144     defined(CONFIG_MACH_SUN7I) || \
 145     defined(CONFIG_MACH_SUN8I_R40)
 146         sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN4I_GPB_TWI2);
 147         sunxi_gpio_set_cfgpin(SUNXI_GPB(21), SUN4I_GPB_TWI2);
 148         clock_twi_onoff(2, 1);
 149 #elif defined(CONFIG_MACH_SUN5I)
 150         sunxi_gpio_set_cfgpin(SUNXI_GPB(17), SUN5I_GPB_TWI2);
 151         sunxi_gpio_set_cfgpin(SUNXI_GPB(18), SUN5I_GPB_TWI2);
 152         clock_twi_onoff(2, 1);
 153 #elif defined(CONFIG_MACH_SUN6I)
 154         sunxi_gpio_set_cfgpin(SUNXI_GPH(18), SUN6I_GPH_TWI2);
 155         sunxi_gpio_set_cfgpin(SUNXI_GPH(19), SUN6I_GPH_TWI2);
 156         clock_twi_onoff(2, 1);
 157 #elif defined(CONFIG_MACH_SUN8I)
 158         sunxi_gpio_set_cfgpin(SUNXI_GPE(12), SUN8I_GPE_TWI2);
 159         sunxi_gpio_set_cfgpin(SUNXI_GPE(13), SUN8I_GPE_TWI2);
 160         clock_twi_onoff(2, 1);
 161 #elif defined(CONFIG_MACH_SUN50I)
 162         sunxi_gpio_set_cfgpin(SUNXI_GPE(14), SUN50I_GPE_TWI2);
 163         sunxi_gpio_set_cfgpin(SUNXI_GPE(15), SUN50I_GPE_TWI2);
 164         clock_twi_onoff(2, 1);
 165 #endif
 166 #endif
 167
 168 #ifdef CONFIG_I2C3_ENABLE
 169 #if defined(CONFIG_MACH_SUN6I)
 170         sunxi_gpio_set_cfgpin(SUNXI_GPG(10), SUN6I_GPG_TWI3);
 171         sunxi_gpio_set_cfgpin(SUNXI_GPG(11), SUN6I_GPG_TWI3);
 172         clock_twi_onoff(3, 1);
 173 #elif defined(CONFIG_MACH_SUN7I) || \
 174       defined(CONFIG_MACH_SUN8I_R40)
 175         sunxi_gpio_set_cfgpin(SUNXI_GPI(0), SUN7I_GPI_TWI3);
 176         sunxi_gpio_set_cfgpin(SUNXI_GPI(1), SUN7I_GPI_TWI3);
 177         clock_twi_onoff(3, 1);
 178 #endif
 179 #endif
 180
 181 #ifdef CONFIG_I2C4_ENABLE
 182 #if defined(CONFIG_MACH_SUN7I) || \
 183     defined(CONFIG_MACH_SUN8I_R40)
 184         sunxi_gpio_set_cfgpin(SUNXI_GPI(2), SUN7I_GPI_TWI4);
 185         sunxi_gpio_set_cfgpin(SUNXI_GPI(3), SUN7I_GPI_TWI4);
 186         clock_twi_onoff(4, 1);
 187 #endif
 188 #endif
 189
 190 #ifdef CONFIG_R_I2C_ENABLE
 191 #ifdef CONFIG_MACH_SUN50I
 192         clock_twi_onoff(5, 1);
 193         sunxi_gpio_set_cfgpin(SUNXI_GPL(8), SUN50I_GPL_R_TWI);
 194         sunxi_gpio_set_cfgpin(SUNXI_GPL(9), SUN50I_GPL_R_TWI);
 195 #else
 196         clock_twi_onoff(5, 1);
 197         sunxi_gpio_set_cfgpin(SUNXI_GPL(0), SUN8I_H3_GPL_R_TWI);
 198         sunxi_gpio_set_cfgpin(SUNXI_GPL(1), SUN8I_H3_GPL_R_TWI);
 199 #endif
 200 #endif
 201 }
 202
 203 #if defined(CONFIG_ENV_IS_IN_MMC) && defined(CONFIG_ENV_IS_IN_FAT)
 204 enum env_location env_get_location(enum env_operation op, int prio)
 205 {
 206         switch (prio) {
 207         case 0:
 208                 return ENVL_FAT;
 209
 210         case 1:
 211                 return ENVL_MMC;
 212
 213         default:
 214                 return ENVL_UNKNOWN;
 215         }
 216 }
 217 #endif
 218
 219 #ifdef CONFIG_DM_MMC
 220 static void mmc_pinmux_setup(int sdc);
 221 #endif
 222
 223 /* add board specific code here */
 224 int board_init(void)
 225 {
 226         __maybe_unused int id_pfr1, ret, satapwr_pin, macpwr_pin;
 227
 228         gd->bd->bi_boot_params = (PHYS_SDRAM_0 + 0x100);
 229
 230 #ifndef CONFIG_ARM64
 231         asm volatile("mrc p15, 0, %0, c0, c1, 1" : "=r"(id_pfr1));
 232         debug("id_pfr1: 0x%08x\n", id_pfr1);
 233         /* Generic Timer Extension available? */
 234         if ((id_pfr1 >> CPUID_ARM_GENTIMER_SHIFT) & 0xf) {
 235                 uint32_t freq;
 236
 237                 debug("Setting CNTFRQ\n");
 238
 239                 /*
 240                  * CNTFRQ is a secure register, so we will crash if we try to
 241                  * write this from the non-secure world (read is OK, though).
 242                  * In case some bootcode has already set the correct value,
 243                  * we avoid the risk of writing to it.
 244                  */
 245                 asm volatile("mrc p15, 0, %0, c14, c0, 0" : "=r"(freq));
 246                 if (freq != COUNTER_FREQUENCY) {
 247                         debug("arch timer frequency is %d Hz, should be %d, fixing ...\n",
 248                               freq, COUNTER_FREQUENCY);
 249 #ifdef CONFIG_NON_SECURE
 250                         printf("arch timer frequency is wrong, but cannot adjust it\n");
 251 #else
 252                         asm volatile("mcr p15, 0, %0, c14, c0, 0"
 253                                      : : "r"(COUNTER_FREQUENCY));
 254 #endif
 255                 }
 256         }
 257 #endif /* !CONFIG_ARM64 */
 258
 259         ret = axp_gpio_init();
 260         if (ret)
 261                 return ret;
 262
 263 #ifdef CONFIG_SATAPWR
 264         satapwr_pin = sunxi_name_to_gpio(CONFIG_SATAPWR);
 265         gpio_request(satapwr_pin, "satapwr");
 266         gpio_direction_output(satapwr_pin, 1);
 267         /* Give attached sata device time to power-up to avoid link timeouts */
 268         mdelay(500);
 269 #endif
 270 #ifdef CONFIG_MACPWR
 271         macpwr_pin = sunxi_name_to_gpio(CONFIG_MACPWR);
 272         gpio_request(macpwr_pin, "macpwr");
 273         gpio_direction_output(macpwr_pin, 1);
 274 #endif
 275
 276 #ifdef CONFIG_DM_I2C
 277         /*
 278          * Temporary workaround for enabling I2C clocks until proper sunxi DM
 279          * clk, reset and pinctrl drivers land.
 280          */
 281         i2c_init_board();
 282 #endif
 283
 284 #ifdef CONFIG_DM_MMC
 285         /*
 286          * Temporary workaround for enabling MMC clocks until a sunxi DM
 287          * pinctrl driver lands.
 288          */
 289         mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT);
 290 #if CONFIG_MMC_SUNXI_SLOT_EXTRA != -1
 291         mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT_EXTRA);
 292 #endif
 293 #endif  /* CONFIG_DM_MMC */
 294
 295         /* Uses dm gpio code so do this here and not in i2c_init_board() */
 296         return soft_i2c_board_init();
 297 }
 298
 299 /*
 300  * On older SoCs the SPL is actually at address zero, so using NULL as
 301  * an error value does not work.
 302  */
 303 #define INVALID_SPL_HEADER ((void *)~0UL)
 304
 305 static struct boot_file_head * get_spl_header(uint8_t req_version)
 306 {
 307         struct boot_file_head *spl = (void *)(ulong)SPL_ADDR;
 308         uint8_t spl_header_version = spl->spl_signature[3];
 309
 310         /* Is there really the SPL header (still) there? */
 311         if (memcmp(spl->spl_signature, SPL_SIGNATURE, 3) != 0)
 312                 return INVALID_SPL_HEADER;
 313
 314         if (spl_header_version < req_version) {
 315                 printf("sunxi SPL version mismatch: expected %u, got %u\n",
 316                        req_version, spl_header_version);
 317                 return INVALID_SPL_HEADER;
 318         }
 319
 320         return spl;
 321 }
 322
 323 static const char *get_spl_dt_name(void)
 324 {
 325         struct boot_file_head *spl = get_spl_header(SPL_DT_HEADER_VERSION);
 326
 327         /* Check if there is a DT name stored in the SPL header. */
 328         if (spl != INVALID_SPL_HEADER && spl->dt_name_offset)
 329                 return (char *)spl + spl->dt_name_offset;
 330
 331         return NULL;
 332 }
 333
 334 int dram_init(void)
 335 {
 336         struct boot_file_head *spl = get_spl_header(SPL_DRAM_HEADER_VERSION);
 337
 338         if (spl == INVALID_SPL_HEADER)
 339                 gd->ram_size = get_ram_size((long *)PHYS_SDRAM_0,
 340                                             PHYS_SDRAM_0_SIZE);
 341         else
 342                 gd->ram_size = (phys_addr_t)spl->dram_size << 20;
 343
 344         if (gd->ram_size > CONFIG_SUNXI_DRAM_MAX_SIZE)
 345                 gd->ram_size = CONFIG_SUNXI_DRAM_MAX_SIZE;
 346
 347         return 0;
 348 }
 349
 350 #if defined(CONFIG_NAND_SUNXI)
 351 static void nand_pinmux_setup(void)
 352 {
 353         unsigned int pin;
 354
 355         for (pin = SUNXI_GPC(0); pin <= SUNXI_GPC(19); pin++)
 356                 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_NAND);
 357
 358 #if defined CONFIG_MACH_SUN4I || defined CONFIG_MACH_SUN7I
 359         for (pin = SUNXI_GPC(20); pin <= SUNXI_GPC(22); pin++)
 360                 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_NAND);
 361 #endif
 362         /* sun4i / sun7i do have a PC23, but it is not used for nand,
 363          * only sun7i has a PC24 */
 364 #ifdef CONFIG_MACH_SUN7I
 365         sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUNXI_GPC_NAND);
 366 #endif
 367 }
 368
 369 static void nand_clock_setup(void)
 370 {
 371         struct sunxi_ccm_reg *const ccm =
 372                 (struct sunxi_ccm_reg *)SUNXI_CCM_BASE;
 373
 374         setbits_le32(&ccm->ahb_gate0, (CLK_GATE_OPEN << AHB_GATE_OFFSET_NAND0));
 375 #if defined CONFIG_MACH_SUN6I || defined CONFIG_MACH_SUN8I || \
 376     defined CONFIG_MACH_SUN9I || defined CONFIG_MACH_SUN50I
 377         setbits_le32(&ccm->ahb_reset0_cfg, (1 << AHB_GATE_OFFSET_NAND0));
 378 #endif
 379         setbits_le32(&ccm->nand0_clk_cfg, CCM_NAND_CTRL_ENABLE | AHB_DIV_1);
 380 }
 381
 382 void board_nand_init(void)
 383 {
 384         nand_pinmux_setup();
 385         nand_clock_setup();
 386 #ifndef CONFIG_SPL_BUILD
 387         sunxi_nand_init();
 388 #endif
 389 }
 390 #endif
 391
 392 #ifdef CONFIG_MMC
 393 static void mmc_pinmux_setup(int sdc)
 394 {
 395         unsigned int pin;
 396         __maybe_unused int pins;
 397
 398         switch (sdc) {
 399         case 0:
 400                 /* SDC0: PF0-PF5 */
 401                 for (pin = SUNXI_GPF(0); pin <= SUNXI_GPF(5); pin++) {
 402                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPF_SDC0);
 403                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 404                         sunxi_gpio_set_drv(pin, 2);
 405                 }
 406                 break;
 407
 408         case 1:
 409                 pins = sunxi_name_to_gpio_bank(CONFIG_MMC1_PINS);
 410
 411 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I) || \
 412     defined(CONFIG_MACH_SUN8I_R40)
 413                 if (pins == SUNXI_GPIO_H) {
 414                         /* SDC1: PH22-PH-27 */
 415                         for (pin = SUNXI_GPH(22); pin <= SUNXI_GPH(27); pin++) {
 416                                 sunxi_gpio_set_cfgpin(pin, SUN4I_GPH_SDC1);
 417                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 418                                 sunxi_gpio_set_drv(pin, 2);
 419                         }
 420                 } else {
 421                         /* SDC1: PG0-PG5 */
 422                         for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
 423                                 sunxi_gpio_set_cfgpin(pin, SUN4I_GPG_SDC1);
 424                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 425                                 sunxi_gpio_set_drv(pin, 2);
 426                         }
 427                 }
 428 #elif defined(CONFIG_MACH_SUN5I)
 429                 /* SDC1: PG3-PG8 */
 430                 for (pin = SUNXI_GPG(3); pin <= SUNXI_GPG(8); pin++) {
 431                         sunxi_gpio_set_cfgpin(pin, SUN5I_GPG_SDC1);
 432                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 433                         sunxi_gpio_set_drv(pin, 2);
 434                 }
 435 #elif defined(CONFIG_MACH_SUN6I)
 436                 /* SDC1: PG0-PG5 */
 437                 for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
 438                         sunxi_gpio_set_cfgpin(pin, SUN6I_GPG_SDC1);
 439                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 440                         sunxi_gpio_set_drv(pin, 2);
 441                 }
 442 #elif defined(CONFIG_MACH_SUN8I)
 443                 if (pins == SUNXI_GPIO_D) {
 444                         /* SDC1: PD2-PD7 */
 445                         for (pin = SUNXI_GPD(2); pin <= SUNXI_GPD(7); pin++) {
 446                                 sunxi_gpio_set_cfgpin(pin, SUN8I_GPD_SDC1);
 447                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 448                                 sunxi_gpio_set_drv(pin, 2);
 449                         }
 450                 } else {
 451                         /* SDC1: PG0-PG5 */
 452                         for (pin = SUNXI_GPG(0); pin <= SUNXI_GPG(5); pin++) {
 453                                 sunxi_gpio_set_cfgpin(pin, SUN8I_GPG_SDC1);
 454                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 455                                 sunxi_gpio_set_drv(pin, 2);
 456                         }
 457                 }
 458 #endif
 459                 break;
 460
 461         case 2:
 462                 pins = sunxi_name_to_gpio_bank(CONFIG_MMC2_PINS);
 463
 464 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
 465                 /* SDC2: PC6-PC11 */
 466                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(11); pin++) {
 467                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 468                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 469                         sunxi_gpio_set_drv(pin, 2);
 470                 }
 471 #elif defined(CONFIG_MACH_SUN5I)
 472                 if (pins == SUNXI_GPIO_E) {
 473                         /* SDC2: PE4-PE9 */
 474                         for (pin = SUNXI_GPE(4); pin <= SUNXI_GPD(9); pin++) {
 475                                 sunxi_gpio_set_cfgpin(pin, SUN5I_GPE_SDC2);
 476                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 477                                 sunxi_gpio_set_drv(pin, 2);
 478                         }
 479                 } else {
 480                         /* SDC2: PC6-PC15 */
 481                         for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 482                                 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 483                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 484                                 sunxi_gpio_set_drv(pin, 2);
 485                         }
 486                 }
 487 #elif defined(CONFIG_MACH_SUN6I)
 488                 if (pins == SUNXI_GPIO_A) {
 489                         /* SDC2: PA9-PA14 */
 490                         for (pin = SUNXI_GPA(9); pin <= SUNXI_GPA(14); pin++) {
 491                                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_SDC2);
 492                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 493                                 sunxi_gpio_set_drv(pin, 2);
 494                         }
 495                 } else {
 496                         /* SDC2: PC6-PC15, PC24 */
 497                         for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 498                                 sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 499                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 500                                 sunxi_gpio_set_drv(pin, 2);
 501                         }
 502
 503                         sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUNXI_GPC_SDC2);
 504                         sunxi_gpio_set_pull(SUNXI_GPC(24), SUNXI_GPIO_PULL_UP);
 505                         sunxi_gpio_set_drv(SUNXI_GPC(24), 2);
 506                 }
 507 #elif defined(CONFIG_MACH_SUN8I_R40)
 508                 /* SDC2: PC6-PC15, PC24 */
 509                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 510                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 511                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 512                         sunxi_gpio_set_drv(pin, 2);
 513                 }
 514
 515                 sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUNXI_GPC_SDC2);
 516                 sunxi_gpio_set_pull(SUNXI_GPC(24), SUNXI_GPIO_PULL_UP);
 517                 sunxi_gpio_set_drv(SUNXI_GPC(24), 2);
 518 #elif defined(CONFIG_MACH_SUN8I) || defined(CONFIG_MACH_SUN50I)
 519                 /* SDC2: PC5-PC6, PC8-PC16 */
 520                 for (pin = SUNXI_GPC(5); pin <= SUNXI_GPC(6); pin++) {
 521                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 522                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 523                         sunxi_gpio_set_drv(pin, 2);
 524                 }
 525
 526                 for (pin = SUNXI_GPC(8); pin <= SUNXI_GPC(16); pin++) {
 527                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 528                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 529                         sunxi_gpio_set_drv(pin, 2);
 530                 }
 531 #elif defined(CONFIG_MACH_SUN50I_H6)
 532                 /* SDC2: PC4-PC14 */
 533                 for (pin = SUNXI_GPC(4); pin <= SUNXI_GPC(14); pin++) {
 534                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 535                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 536                         sunxi_gpio_set_drv(pin, 2);
 537                 }
 538 #elif defined(CONFIG_MACH_SUN9I)
 539                 /* SDC2: PC6-PC16 */
 540                 for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(16); pin++) {
 541                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPC_SDC2);
 542                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 543                         sunxi_gpio_set_drv(pin, 2);
 544                 }
 545 #endif
 546                 break;
 547
 548         case 3:
 549                 pins = sunxi_name_to_gpio_bank(CONFIG_MMC3_PINS);
 550
 551 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I) || \
 552     defined(CONFIG_MACH_SUN8I_R40)
 553                 /* SDC3: PI4-PI9 */
 554                 for (pin = SUNXI_GPI(4); pin <= SUNXI_GPI(9); pin++) {
 555                         sunxi_gpio_set_cfgpin(pin, SUNXI_GPI_SDC3);
 556                         sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 557                         sunxi_gpio_set_drv(pin, 2);
 558                 }
 559 #elif defined(CONFIG_MACH_SUN6I)
 560                 if (pins == SUNXI_GPIO_A) {
 561                         /* SDC3: PA9-PA14 */
 562                         for (pin = SUNXI_GPA(9); pin <= SUNXI_GPA(14); pin++) {
 563                                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPA_SDC3);
 564                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 565                                 sunxi_gpio_set_drv(pin, 2);
 566                         }
 567                 } else {
 568                         /* SDC3: PC6-PC15, PC24 */
 569                         for (pin = SUNXI_GPC(6); pin <= SUNXI_GPC(15); pin++) {
 570                                 sunxi_gpio_set_cfgpin(pin, SUN6I_GPC_SDC3);
 571                                 sunxi_gpio_set_pull(pin, SUNXI_GPIO_PULL_UP);
 572                                 sunxi_gpio_set_drv(pin, 2);
 573                         }
 574
 575                         sunxi_gpio_set_cfgpin(SUNXI_GPC(24), SUN6I_GPC_SDC3);
 576                         sunxi_gpio_set_pull(SUNXI_GPC(24), SUNXI_GPIO_PULL_UP);
 577                         sunxi_gpio_set_drv(SUNXI_GPC(24), 2);
 578                 }
 579 #endif
 580                 break;
 581
 582         default:
 583                 printf("sunxi: invalid MMC slot %d for pinmux setup\n", sdc);
 584                 break;
 585         }
 586 }
 587
 588 int board_mmc_init(struct bd_info *bis)
 589 {
 590         __maybe_unused struct mmc *mmc0, *mmc1;
 591
 592         mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT);
 593         mmc0 = sunxi_mmc_init(CONFIG_MMC_SUNXI_SLOT);
 594         if (!mmc0)
 595                 return -1;
 596
 597 #if CONFIG_MMC_SUNXI_SLOT_EXTRA != -1
 598         mmc_pinmux_setup(CONFIG_MMC_SUNXI_SLOT_EXTRA);
 599         mmc1 = sunxi_mmc_init(CONFIG_MMC_SUNXI_SLOT_EXTRA);
 600         if (!mmc1)
 601                 return -1;
 602 #endif
 603
 604         return 0;
 605 }
 606 #endif
 607
 608 #ifdef CONFIG_SPL_BUILD
 609
 610 static void sunxi_spl_store_dram_size(phys_addr_t dram_size)
 611 {
 612         struct boot_file_head *spl = get_spl_header(SPL_DT_HEADER_VERSION);
 613
 614         if (spl == INVALID_SPL_HEADER)
 615                 return;
 616
 617         /* Promote the header version for U-Boot proper, if needed. */
 618         if (spl->spl_signature[3] < SPL_DRAM_HEADER_VERSION)
 619                 spl->spl_signature[3] = SPL_DRAM_HEADER_VERSION;
 620
 621         spl->dram_size = dram_size >> 20;
 622 }
 623
 624 void sunxi_board_init(void)
 625 {
 626         int power_failed = 0;
 627
 628 #ifdef CONFIG_SY8106A_POWER
 629         power_failed = sy8106a_set_vout1(CONFIG_SY8106A_VOUT1_VOLT);
 630 #endif
 631
 632 #if defined CONFIG_AXP152_POWER || defined CONFIG_AXP209_POWER || \
 633         defined CONFIG_AXP221_POWER || defined CONFIG_AXP809_POWER || \
 634         defined CONFIG_AXP818_POWER
 635         power_failed = axp_init();
 636
 637 #if defined CONFIG_AXP221_POWER || defined CONFIG_AXP809_POWER || \
 638         defined CONFIG_AXP818_POWER
 639         power_failed |= axp_set_dcdc1(CONFIG_AXP_DCDC1_VOLT);
 640 #endif
 641         power_failed |= axp_set_dcdc2(CONFIG_AXP_DCDC2_VOLT);
 642         power_failed |= axp_set_dcdc3(CONFIG_AXP_DCDC3_VOLT);
 643 #if !defined(CONFIG_AXP209_POWER) && !defined(CONFIG_AXP818_POWER)
 644         power_failed |= axp_set_dcdc4(CONFIG_AXP_DCDC4_VOLT);
 645 #endif
 646 #if defined CONFIG_AXP221_POWER || defined CONFIG_AXP809_POWER || \
 647         defined CONFIG_AXP818_POWER
 648         power_failed |= axp_set_dcdc5(CONFIG_AXP_DCDC5_VOLT);
 649 #endif
 650
 651 #if defined CONFIG_AXP221_POWER || defined CONFIG_AXP809_POWER || \
 652         defined CONFIG_AXP818_POWER
 653         power_failed |= axp_set_aldo1(CONFIG_AXP_ALDO1_VOLT);
 654 #endif
 655         power_failed |= axp_set_aldo2(CONFIG_AXP_ALDO2_VOLT);
 656 #if !defined(CONFIG_AXP152_POWER)
 657         power_failed |= axp_set_aldo3(CONFIG_AXP_ALDO3_VOLT);
 658 #endif
 659 #ifdef CONFIG_AXP209_POWER
 660         power_failed |= axp_set_aldo4(CONFIG_AXP_ALDO4_VOLT);
 661 #endif
 662
 663 #if defined(CONFIG_AXP221_POWER) || defined(CONFIG_AXP809_POWER) || \
 664         defined(CONFIG_AXP818_POWER)
 665         power_failed |= axp_set_dldo(1, CONFIG_AXP_DLDO1_VOLT);
 666         power_failed |= axp_set_dldo(2, CONFIG_AXP_DLDO2_VOLT);
 667 #if !defined CONFIG_AXP809_POWER
 668         power_failed |= axp_set_dldo(3, CONFIG_AXP_DLDO3_VOLT);
 669         power_failed |= axp_set_dldo(4, CONFIG_AXP_DLDO4_VOLT);
 670 #endif
 671         power_failed |= axp_set_eldo(1, CONFIG_AXP_ELDO1_VOLT);
 672         power_failed |= axp_set_eldo(2, CONFIG_AXP_ELDO2_VOLT);
 673         power_failed |= axp_set_eldo(3, CONFIG_AXP_ELDO3_VOLT);
 674 #endif
 675
 676 #ifdef CONFIG_AXP818_POWER
 677         power_failed |= axp_set_fldo(1, CONFIG_AXP_FLDO1_VOLT);
 678         power_failed |= axp_set_fldo(2, CONFIG_AXP_FLDO2_VOLT);
 679         power_failed |= axp_set_fldo(3, CONFIG_AXP_FLDO3_VOLT);
 680 #endif
 681
 682 #if defined CONFIG_AXP809_POWER || defined CONFIG_AXP818_POWER
 683         power_failed |= axp_set_sw(IS_ENABLED(CONFIG_AXP_SW_ON));
 684 #endif
 685 #endif
 686         printf("DRAM:");
 687         gd->ram_size = sunxi_dram_init();
 688         printf(" %d MiB\n", (int)(gd->ram_size >> 20));
 689         if (!gd->ram_size)
 690                 hang();
 691
 692         sunxi_spl_store_dram_size(gd->ram_size);
 693
 694         /*
 695          * Only clock up the CPU to full speed if we are reasonably
 696          * assured it's being powered with suitable core voltage
 697          */
 698         if (!power_failed)
 699                 clock_set_pll1(CONFIG_SYS_CLK_FREQ);
 700         else
 701                 printf("Failed to set core voltage! Can't set CPU frequency\n");
 702 }
 703 #endif
 704
 705 #ifdef CONFIG_USB_GADGET
 706 int g_dnl_board_usb_cable_connected(void)
 707 {
 708         struct udevice *dev;
 709         struct phy phy;
 710         int ret;
 711
 712         ret = uclass_get_device(UCLASS_USB_GADGET_GENERIC, 0, &dev);
 713         if (ret) {
 714                 pr_err("%s: Cannot find USB device\n", __func__);
 715                 return ret;
 716         }
 717
 718         ret = generic_phy_get_by_name(dev, "usb", &phy);
 719         if (ret) {
 720                 pr_err("failed to get %s USB PHY\n", dev->name);
 721                 return ret;
 722         }
 723
 724         ret = generic_phy_init(&phy);
 725         if (ret) {
 726                 pr_debug("failed to init %s USB PHY\n", dev->name);
 727                 return ret;
 728         }
 729
 730         ret = sun4i_usb_phy_vbus_detect(&phy);
 731         if (ret == 1) {
 732                 pr_err("A charger is plugged into the OTG\n");
 733                 return -ENODEV;
 734         }
 735
 736         return ret;
 737 }
 738 #endif
 739
 740 #ifdef CONFIG_SERIAL_TAG
 741 void get_board_serial(struct tag_serialnr *serialnr)
 742 {
 743         char *serial_string;
 744         unsigned long long serial;
 745
 746         serial_string = env_get("serial#");
 747
 748         if (serial_string) {
 749                 serial = simple_strtoull(serial_string, NULL, 16);
 750
 751                 serialnr->high = (unsigned int) (serial >> 32);
 752                 serialnr->low = (unsigned int) (serial & 0xffffffff);
 753         } else {
 754                 serialnr->high = 0;
 755                 serialnr->low = 0;
 756         }
 757 }
 758 #endif
 759
 760 /*
 761  * Check the SPL header for the "sunxi" variant. If found: parse values
 762  * that might have been passed by the loader ("fel" utility), and update
 763  * the environment accordingly.
 764  */
 765 static void parse_spl_header(const uint32_t spl_addr)
 766 {
 767         struct boot_file_head *spl = get_spl_header(SPL_ENV_HEADER_VERSION);
 768
 769         if (spl == INVALID_SPL_HEADER)
 770                 return;
 771
 772         if (!spl->fel_script_address)
 773                 return;
 774
 775         if (spl->fel_uEnv_length != 0) {
 776                 /*
 777                  * data is expected in uEnv.txt compatible format, so "env
 778                  * import -t" the string(s) at fel_script_address right away.
 779                  */
 780                 himport_r(&env_htab, (char *)(uintptr_t)spl->fel_script_address,
 781                           spl->fel_uEnv_length, '\n', H_NOCLEAR, 0, 0, NULL);
 782                 return;
 783         }
 784         /* otherwise assume .scr format (mkimage-type script) */
 785         env_set_hex("fel_scriptaddr", spl->fel_script_address);
 786 }
 787
 788 /*
 789  * Note this function gets called multiple times.
 790  * It must not make any changes to env variables which already exist.
 791  */
 792 static void setup_environment(const void *fdt)
 793 {
 794         char serial_string[17] = { 0 };
 795         unsigned int sid[4];
 796         uint8_t mac_addr[6];
 797         char ethaddr[16];
 798         int i, ret;
 799
 800         ret = sunxi_get_sid(sid);
 801         if (ret == 0 && sid[0] != 0) {
 802                 /*
 803                  * The single words 1 - 3 of the SID have quite a few bits
 804                  * which are the same on many models, so we take a crc32
 805                  * of all 3 words, to get a more unique value.
 806                  *
 807                  * Note we only do this on newer SoCs as we cannot change
 808                  * the algorithm on older SoCs since those have been using
 809                  * fixed mac-addresses based on only using word 3 for a
 810                  * long time and changing a fixed mac-address with an
 811                  * u-boot update is not good.
 812                  */
 813 #if !defined(CONFIG_MACH_SUN4I) && !defined(CONFIG_MACH_SUN5I) && \
 814     !defined(CONFIG_MACH_SUN6I) && !defined(CONFIG_MACH_SUN7I) && \
 815     !defined(CONFIG_MACH_SUN8I_A23) && !defined(CONFIG_MACH_SUN8I_A33)
 816                 sid[3] = crc32(0, (unsigned char *)&sid[1], 12);
 817 #endif
 818
 819                 /* Ensure the NIC specific bytes of the mac are not all 0 */
 820                 if ((sid[3] & 0xffffff) == 0)
 821                         sid[3] |= 0x800000;
 822
 823                 for (i = 0; i < 4; i++) {
 824                         sprintf(ethaddr, "ethernet%d", i);
 825                         if (!fdt_get_alias(fdt, ethaddr))
 826                                 continue;
 827
 828                         if (i == 0)
 829                                 strcpy(ethaddr, "ethaddr");
 830                         else
 831                                 sprintf(ethaddr, "eth%daddr", i);
 832
 833                         if (env_get(ethaddr))
 834                                 continue;
 835
 836                         /* Non OUI / registered MAC address */
 837                         mac_addr[0] = (i << 4) | 0x02;
 838                         mac_addr[1] = (sid[0] >>  0) & 0xff;
 839                         mac_addr[2] = (sid[3] >> 24) & 0xff;
 840                         mac_addr[3] = (sid[3] >> 16) & 0xff;
 841                         mac_addr[4] = (sid[3] >>  8) & 0xff;
 842                         mac_addr[5] = (sid[3] >>  0) & 0xff;
 843
 844                         eth_env_set_enetaddr(ethaddr, mac_addr);
 845                 }
 846
 847                 if (!env_get("serial#")) {
 848                         snprintf(serial_string, sizeof(serial_string),
 849                                 "%08x%08x", sid[0], sid[3]);
 850
 851                         env_set("serial#", serial_string);
 852                 }
 853         }
 854 }
 855
 856 int misc_init_r(void)
 857 {
 858         const char *spl_dt_name;
 859         uint boot;
 860
 861         env_set("fel_booted", NULL);
 862         env_set("fel_scriptaddr", NULL);
 863         env_set("mmc_bootdev", NULL);
 864
 865         boot = sunxi_get_boot_device();
 866         /* determine if we are running in FEL mode */
 867         if (boot == BOOT_DEVICE_BOARD) {
 868                 env_set("fel_booted", "1");
 869                 parse_spl_header(SPL_ADDR);
 870         /* or if we booted from MMC, and which one */
 871         } else if (boot == BOOT_DEVICE_MMC1) {
 872                 env_set("mmc_bootdev", "0");
 873         } else if (boot == BOOT_DEVICE_MMC2) {
 874                 env_set("mmc_bootdev", "1");
 875         }
 876
 877         /* Set fdtfile to match the FIT configuration chosen in SPL. */
 878         spl_dt_name = get_spl_dt_name();
 879         if (spl_dt_name) {
 880                 char *prefix = IS_ENABLED(CONFIG_ARM64) ? "allwinner/" : "";
 881                 char str[64];
 882
 883                 snprintf(str, sizeof(str), "%s%s.dtb", prefix, spl_dt_name);
 884                 env_set("fdtfile", str);
 885         }
 886
 887         setup_environment(gd->fdt_blob);
 888
 889 #ifdef CONFIG_USB_ETHER
 890         usb_ether_init();
 891 #endif
 892
 893         return 0;
 894 }
 895
 896 int ft_board_setup(void *blob, struct bd_info *bd)
 897 {
 898         int __maybe_unused r;
 899
 900         /*
 901          * Call setup_environment again in case the boot fdt has
 902          * ethernet aliases the u-boot copy does not have.
 903          */
 904         setup_environment(blob);
 905
 906 #ifdef CONFIG_VIDEO_DT_SIMPLEFB
 907         r = sunxi_simplefb_setup(blob);
 908         if (r)
 909                 return r;
 910 #endif
 911         return 0;
 912 }
 913
 914 #ifdef CONFIG_SPL_LOAD_FIT
 915
 916 static void set_spl_dt_name(const char *name)
 917 {
 918         struct boot_file_head *spl = get_spl_header(SPL_ENV_HEADER_VERSION);
 919
 920         if (spl == INVALID_SPL_HEADER)
 921                 return;
 922
 923         /* Promote the header version for U-Boot proper, if needed. */
 924         if (spl->spl_signature[3] < SPL_DT_HEADER_VERSION)
 925                 spl->spl_signature[3] = SPL_DT_HEADER_VERSION;
 926
 927         strcpy((char *)&spl->string_pool, name);
 928         spl->dt_name_offset = offsetof(struct boot_file_head, string_pool);
 929 }
 930
 931 int board_fit_config_name_match(const char *name)
 932 {
 933         const char *best_dt_name = get_spl_dt_name();
 934         int ret;
 935
 936 #ifdef CONFIG_DEFAULT_DEVICE_TREE
 937         if (best_dt_name == NULL)
 938                 best_dt_name = CONFIG_DEFAULT_DEVICE_TREE;
 939 #endif
 940
 941         if (best_dt_name == NULL) {
 942                 /* No DT name was provided, so accept the first config. */
 943                 return 0;
 944         }
 945 #ifdef CONFIG_PINE64_DT_SELECTION
 946         if (strstr(best_dt_name, "-pine64-plus")) {
 947                 /* Differentiate the Pine A64 boards by their DRAM size. */
 948                 if ((gd->ram_size == 512 * 1024 * 1024))
 949                         best_dt_name = "sun50i-a64-pine64";
 950         }
 951 #endif
 952 #ifdef CONFIG_PINEPHONE_DT_SELECTION
 953         if (strstr(best_dt_name, "-pinephone")) {
 954                 /* Differentiate the PinePhone revisions by GPIO inputs. */
 955                 prcm_apb0_enable(PRCM_APB0_GATE_PIO);
 956                 sunxi_gpio_set_pull(SUNXI_GPL(6), SUNXI_GPIO_PULL_UP);
 957                 sunxi_gpio_set_cfgpin(SUNXI_GPL(6), SUNXI_GPIO_INPUT);
 958                 udelay(100);
 959
 960                 /* PL6 is pulled low by the modem on v1.2. */
 961                 if (gpio_get_value(SUNXI_GPL(6)) == 0)
 962                         best_dt_name = "sun50i-a64-pinephone-1.2";
 963                 else
 964                         best_dt_name = "sun50i-a64-pinephone-1.1";
 965
 966                 sunxi_gpio_set_cfgpin(SUNXI_GPL(6), SUNXI_GPIO_DISABLE);
 967                 sunxi_gpio_set_pull(SUNXI_GPL(6), SUNXI_GPIO_PULL_DISABLE);
 968                 prcm_apb0_disable(PRCM_APB0_GATE_PIO);
 969         }
 970 #endif
 971
 972         ret = strcmp(name, best_dt_name);
 973
 974         /*
 975          * If one of the FIT configurations matches the most accurate DT name,
 976          * update the SPL header to provide that DT name to U-Boot proper.
 977          */
 978         if (ret == 0)
 979                 set_spl_dt_name(best_dt_name);
 980
 981         return ret;
 982 }
 983 #endif