board/sunxi/Kconfig

   1 if ARCH_SUNXI
   2
   3 config IDENT_STRING
   4         default " Allwinner Technology"
   5
   6 # FIXME: Should not redefine these Kconfig symbols
   7 config PRE_CONSOLE_BUFFER
   8         default y
   9
  10 config SPL_GPIO_SUPPORT
  11         default y
  12
  13 config SPL_LIBCOMMON_SUPPORT
  14         default y
  15
  16 config SPL_LIBDISK_SUPPORT
  17         default y
  18
  19 config SPL_LIBGENERIC_SUPPORT
  20         default y
  21
  22 config SPL_MMC_SUPPORT
  23         depends on SPL && GENERIC_MMC
  24         default y
  25
  26 config SPL_POWER_SUPPORT
  27         default y
  28
  29 config SPL_SERIAL_SUPPORT
  30         default y
  31
  32 config SUNXI_HIGH_SRAM
  33         bool
  34         default n
  35         ---help---
  36         Older Allwinner SoCs have their mask boot ROM mapped just below 4GB,
  37         with the first SRAM region being located at address 0.
  38         Some newer SoCs map the boot ROM at address 0 instead and move the
  39         SRAM to 64KB, just behind the mask ROM.
  40         Chips using the latter setup are supposed to select this option to
  41         adjust the addresses accordingly.
  42
  43 # Note only one of these may be selected at a time! But hidden choices are
  44 # not supported by Kconfig
  45 config SUNXI_GEN_SUN4I
  46         bool
  47         ---help---
  48         Select this for sunxi SoCs which have resets and clocks set up
  49         as the original A10 (mach-sun4i).
  50
  51 config SUNXI_GEN_SUN6I
  52         bool
  53         ---help---
  54         Select this for sunxi SoCs which have sun6i like periphery, like
  55         separate ahb reset control registers, custom pmic bus, new style
  56         watchdog, etc.
  57
  58
  59 config MACH_SUNXI_H3_H5
  60         bool
  61         select SUNXI_GEN_SUN6I
  62         select SUPPORT_SPL
  63
  64 choice
  65         prompt "Sunxi SoC Variant"
  66         optional
  67
  68 config MACH_SUN4I
  69         bool "sun4i (Allwinner A10)"
  70         select CPU_V7
  71         select ARM_CORTEX_CPU_IS_UP
  72         select SUNXI_GEN_SUN4I
  73         select SUPPORT_SPL
  74
  75 config MACH_SUN5I
  76         bool "sun5i (Allwinner A13)"
  77         select CPU_V7
  78         select ARM_CORTEX_CPU_IS_UP
  79         select SUNXI_GEN_SUN4I
  80         select SUPPORT_SPL
  81
  82 config MACH_SUN6I
  83         bool "sun6i (Allwinner A31)"
  84         select CPU_V7
  85         select CPU_V7_HAS_NONSEC
  86         select CPU_V7_HAS_VIRT
  87         select ARCH_SUPPORT_PSCI
  88         select SUNXI_GEN_SUN6I
  89         select SUPPORT_SPL
  90         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
  91
  92 config MACH_SUN7I
  93         bool "sun7i (Allwinner A20)"
  94         select CPU_V7
  95         select CPU_V7_HAS_NONSEC
  96         select CPU_V7_HAS_VIRT
  97         select ARCH_SUPPORT_PSCI
  98         select SUNXI_GEN_SUN4I
  99         select SUPPORT_SPL
 100         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 101
 102 config MACH_SUN8I_A23
 103         bool "sun8i (Allwinner A23)"
 104         select CPU_V7
 105         select CPU_V7_HAS_NONSEC
 106         select CPU_V7_HAS_VIRT
 107         select ARCH_SUPPORT_PSCI
 108         select SUNXI_GEN_SUN6I
 109         select SUPPORT_SPL
 110         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 111
 112 config MACH_SUN8I_A33
 113         bool "sun8i (Allwinner A33)"
 114         select CPU_V7
 115         select CPU_V7_HAS_NONSEC
 116         select CPU_V7_HAS_VIRT
 117         select ARCH_SUPPORT_PSCI
 118         select SUNXI_GEN_SUN6I
 119         select SUPPORT_SPL
 120         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 121
 122 config MACH_SUN8I_A83T
 123         bool "sun8i (Allwinner A83T)"
 124         select CPU_V7
 125         select SUNXI_GEN_SUN6I
 126         select SUPPORT_SPL
 127
 128 config MACH_SUN8I_H3
 129         bool "sun8i (Allwinner H3)"
 130         select CPU_V7
 131         select CPU_V7_HAS_NONSEC
 132         select CPU_V7_HAS_VIRT
 133         select ARCH_SUPPORT_PSCI
 134         select MACH_SUNXI_H3_H5
 135         select ARMV7_BOOT_SEC_DEFAULT if OLD_SUNXI_KERNEL_COMPAT
 136
 137 config MACH_SUN9I
 138         bool "sun9i (Allwinner A80)"
 139         select CPU_V7
 140         select SUNXI_HIGH_SRAM
 141         select SUNXI_GEN_SUN6I
 142         select SUPPORT_SPL
 143
 144 config MACH_SUN50I
 145         bool "sun50i (Allwinner A64)"
 146         select ARM64
 147         select SUNXI_GEN_SUN6I
 148         select SUNXI_HIGH_SRAM
 149         select SUPPORT_SPL
 150
 151 config MACH_SUN50I_H5
 152         bool "sun50i (Allwinner H5)"
 153         select ARM64
 154         select MACH_SUNXI_H3_H5
 155         select SUNXI_HIGH_SRAM
 156
 157 endchoice
 158
 159 # The sun8i SoCs share a lot, this helps to avoid a lot of "if A23 || A33"
 160 config MACH_SUN8I
 161         bool
 162         default y if MACH_SUN8I_A23 || MACH_SUN8I_A33 || MACH_SUNXI_H3_H5 || MACH_SUN8I_A83T
 163
 164 config RESERVE_ALLWINNER_BOOT0_HEADER
 165         bool "reserve space for Allwinner boot0 header"
 166         select ENABLE_ARM_SOC_BOOT0_HOOK
 167         ---help---
 168         Prepend a 1536 byte (empty) header to the U-Boot image file, to be
 169         filled with magic values post build. The Allwinner provided boot0
 170         blob relies on this information to load and execute U-Boot.
 171         Only needed on 64-bit Allwinner boards so far when using boot0.
 172
 173 config ARM_BOOT_HOOK_RMR
 174         bool
 175         depends on ARM64
 176         default y
 177         select ENABLE_ARM_SOC_BOOT0_HOOK
 178         ---help---
 179         Insert some ARM32 code at the very beginning of the U-Boot binary
 180         which uses an RMR register write to bring the core into AArch64 mode.
 181         The very first instruction acts as a switch, since it's carefully
 182         chosen to be a NOP in one mode and a branch in the other, so the
 183         code would only be executed if not already in AArch64.
 184         This allows both the SPL and the U-Boot proper to be entered in
 185         either mode and switch to AArch64 if needed.
 186
 187 config DRAM_TYPE
 188         int "sunxi dram type"
 189         depends on MACH_SUN8I_A83T
 190         default 3
 191         ---help---
 192         Set the dram type, 3: DDR3, 7: LPDDR3
 193
 194 config DRAM_CLK
 195         int "sunxi dram clock speed"
 196         default 792 if MACH_SUN9I
 197         default 312 if MACH_SUN6I || MACH_SUN8I
 198         default 360 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 199         default 672 if MACH_SUN50I
 200         ---help---
 201         Set the dram clock speed, valid range 240 - 480 (prior to sun9i),
 202         must be a multiple of 24. For the sun9i (A80), the tested values
 203         (for DDR3-1600) are 312 to 792.
 204
 205 if MACH_SUN5I || MACH_SUN7I
 206 config DRAM_MBUS_CLK
 207         int "sunxi mbus clock speed"
 208         default 300
 209         ---help---
 210         Set the mbus clock speed. The maximum on sun5i hardware is 300MHz.
 211
 212 endif
 213
 214 config DRAM_ZQ
 215         int "sunxi dram zq value"
 216         default 123 if MACH_SUN4I || MACH_SUN5I || MACH_SUN6I || MACH_SUN8I
 217         default 127 if MACH_SUN7I
 218         default 4145117 if MACH_SUN9I
 219         default 3881915 if MACH_SUN50I
 220         ---help---
 221         Set the dram zq value.
 222
 223 config DRAM_ODT_EN
 224         bool "sunxi dram odt enable"
 225         default n if !MACH_SUN8I_A23
 226         default y if MACH_SUN8I_A23
 227         default y if MACH_SUN50I
 228         ---help---
 229         Select this to enable dram odt (on die termination).
 230
 231 if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 232 config DRAM_EMR1
 233         int "sunxi dram emr1 value"
 234         default 0 if MACH_SUN4I
 235         default 4 if MACH_SUN5I || MACH_SUN7I
 236         ---help---
 237         Set the dram controller emr1 value.
 238
 239 config DRAM_TPR3
 240         hex "sunxi dram tpr3 value"
 241         default 0
 242         ---help---
 243         Set the dram controller tpr3 parameter. This parameter configures
 244         the delay on the command lane and also phase shifts, which are
 245         applied for sampling incoming read data. The default value 0
 246         means that no phase/delay adjustments are necessary. Properly
 247         configuring this parameter increases reliability at high DRAM
 248         clock speeds.
 249
 250 config DRAM_DQS_GATING_DELAY
 251         hex "sunxi dram dqs_gating_delay value"
 252         default 0
 253         ---help---
 254         Set the dram controller dqs_gating_delay parmeter. Each byte
 255         encodes the DQS gating delay for each byte lane. The delay
 256         granularity is 1/4 cycle. For example, the value 0x05060606
 257         means that the delay is 5 quarter-cycles for one lane (1.25
 258         cycles) and 6 quarter-cycles (1.5 cycles) for 3 other lanes.
 259         The default value 0 means autodetection. The results of hardware
 260         autodetection are not very reliable and depend on the chip
 261         temperature (sometimes producing different results on cold start
 262         and warm reboot). But the accuracy of hardware autodetection
 263         is usually good enough, unless running at really high DRAM
 264         clocks speeds (up to 600MHz). If unsure, keep as 0.
 265
 266 choice
 267         prompt "sunxi dram timings"
 268         default DRAM_TIMINGS_VENDOR_MAGIC
 269         ---help---
 270         Select the timings of the DDR3 chips.
 271
 272 config DRAM_TIMINGS_VENDOR_MAGIC
 273         bool "Magic vendor timings from Android"
 274         ---help---
 275         The same DRAM timings as in the Allwinner boot0 bootloader.
 276
 277 config DRAM_TIMINGS_DDR3_1066F_1333H
 278         bool "JEDEC DDR3-1333H with down binning to DDR3-1066F"
 279         ---help---
 280         Use the timings of the standard JEDEC DDR3-1066F speed bin for
 281         DRAM_CLK <= 533MHz and the timings of the DDR3-1333H speed bin
 282         for DRAM_CLK > 533MHz. This covers the majority of DDR3 chips
 283         used in Allwinner A10/A13/A20 devices. In the case of DDR3-1333
 284         or DDR3-1600 chips, be sure to check the DRAM datasheet to confirm
 285         that down binning to DDR3-1066F is supported (because DDR3-1066F
 286         uses a bit faster timings than DDR3-1333H).
 287
 288 config DRAM_TIMINGS_DDR3_800E_1066G_1333J
 289         bool "JEDEC DDR3-800E / DDR3-1066G / DDR3-1333J"
 290         ---help---
 291         Use the timings of the slowest possible JEDEC speed bin for the
 292         selected DRAM_CLK. Depending on the DRAM_CLK value, it may be
 293         DDR3-800E, DDR3-1066G or DDR3-1333J.
 294
 295 endchoice
 296
 297 endif
 298
 299 if MACH_SUN8I_A23
 300 config DRAM_ODT_CORRECTION
 301         int "sunxi dram odt correction value"
 302         default 0
 303         ---help---
 304         Set the dram odt correction value (range -255 - 255). In allwinner
 305         fex files, this option is found in bits 8-15 of the u32 odt_en variable
 306         in the [dram] section. When bit 31 of the odt_en variable is set
 307         then the correction is negative. Usually the value for this is 0.
 308 endif
 309
 310 config SYS_CLK_FREQ
 311         default 816000000 if MACH_SUN50I
 312         default 912000000 if MACH_SUN7I
 313         default 1008000000 if MACH_SUN4I || MACH_SUN5I || MACH_SUN6I || MACH_SUN8I || MACH_SUN9I
 314
 315 config SYS_CONFIG_NAME
 316         default "sun4i" if MACH_SUN4I
 317         default "sun5i" if MACH_SUN5I
 318         default "sun6i" if MACH_SUN6I
 319         default "sun7i" if MACH_SUN7I
 320         default "sun8i" if MACH_SUN8I
 321         default "sun9i" if MACH_SUN9I
 322         default "sun50i" if MACH_SUN50I
 323
 324 config SYS_BOARD
 325         default "sunxi"
 326
 327 config SYS_SOC
 328         default "sunxi"
 329
 330 config UART0_PORT_F
 331         bool "UART0 on MicroSD breakout board"
 332         default n
 333         ---help---
 334         Repurpose the SD card slot for getting access to the UART0 serial
 335         console. Primarily useful only for low level u-boot debugging on
 336         tablets, where normal UART0 is difficult to access and requires
 337         device disassembly and/or soldering. As the SD card can't be used
 338         at the same time, the system can be only booted in the FEL mode.
 339         Only enable this if you really know what you are doing.
 340
 341 config OLD_SUNXI_KERNEL_COMPAT
 342         bool "Enable workarounds for booting old kernels"
 343         default n
 344         ---help---
 345         Set this to enable various workarounds for old kernels, this results in
 346         sub-optimal settings for newer kernels, only enable if needed.
 347
 348 config MMC0_CD_PIN
 349         string "Card detect pin for mmc0"
 350         default "PF6" if MACH_SUN8I_A83T || MACH_SUNXI_H3_H5 || MACH_SUN50I
 351         default ""
 352         ---help---
 353         Set the card detect pin for mmc0, leave empty to not use cd. This
 354         takes a string in the format understood by sunxi_name_to_gpio, e.g.
 355         PH1 for pin 1 of port H.
 356
 357 config MMC1_CD_PIN
 358         string "Card detect pin for mmc1"
 359         default ""
 360         ---help---
 361         See MMC0_CD_PIN help text.
 362
 363 config MMC2_CD_PIN
 364         string "Card detect pin for mmc2"
 365         default ""
 366         ---help---
 367         See MMC0_CD_PIN help text.
 368
 369 config MMC3_CD_PIN
 370         string "Card detect pin for mmc3"
 371         default ""
 372         ---help---
 373         See MMC0_CD_PIN help text.
 374
 375 config MMC1_PINS
 376         string "Pins for mmc1"
 377         default ""
 378         ---help---
 379         Set the pins used for mmc1, when applicable. This takes a string in the
 380         format understood by sunxi_name_to_gpio_bank, e.g. PH for port H.
 381
 382 config MMC2_PINS
 383         string "Pins for mmc2"
 384         default ""
 385         ---help---
 386         See MMC1_PINS help text.
 387
 388 config MMC3_PINS
 389         string "Pins for mmc3"
 390         default ""
 391         ---help---
 392         See MMC1_PINS help text.
 393
 394 config MMC_SUNXI_SLOT_EXTRA
 395         int "mmc extra slot number"
 396         default -1
 397         ---help---
 398         sunxi builds always enable mmc0, some boards also have a second sdcard
 399         slot or emmc on mmc1 - mmc3. Setting this to 1, 2 or 3 will enable
 400         support for this.
 401
 402 config INITIAL_USB_SCAN_DELAY
 403         int "delay initial usb scan by x ms to allow builtin devices to init"
 404         default 0
 405         ---help---
 406         Some boards have on board usb devices which need longer than the
 407         USB spec's 1 second to connect from board powerup. Set this config
 408         option to a non 0 value to add an extra delay before the first usb
 409         bus scan.
 410
 411 config USB0_VBUS_PIN
 412         string "Vbus enable pin for usb0 (otg)"
 413         default ""
 414         ---help---
 415         Set the Vbus enable pin for usb0 (otg). This takes a string in the
 416         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 417
 418 config USB0_VBUS_DET
 419         string "Vbus detect pin for usb0 (otg)"
 420         default ""
 421         ---help---
 422         Set the Vbus detect pin for usb0 (otg). This takes a string in the
 423         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 424
 425 config USB0_ID_DET
 426         string "ID detect pin for usb0 (otg)"
 427         default ""
 428         ---help---
 429         Set the ID detect pin for usb0 (otg). This takes a string in the
 430         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 431
 432 config USB1_VBUS_PIN
 433         string "Vbus enable pin for usb1 (ehci0)"
 434         default "PH6" if MACH_SUN4I || MACH_SUN7I
 435         default "PH27" if MACH_SUN6I
 436         ---help---
 437         Set the Vbus enable pin for usb1 (ehci0, usb0 is the otg). This takes
 438         a string in the format understood by sunxi_name_to_gpio, e.g.
 439         PH1 for pin 1 of port H.
 440
 441 config USB2_VBUS_PIN
 442         string "Vbus enable pin for usb2 (ehci1)"
 443         default "PH3" if MACH_SUN4I || MACH_SUN7I
 444         default "PH24" if MACH_SUN6I
 445         ---help---
 446         See USB1_VBUS_PIN help text.
 447
 448 config USB3_VBUS_PIN
 449         string "Vbus enable pin for usb3 (ehci2)"
 450         default ""
 451         ---help---
 452         See USB1_VBUS_PIN help text.
 453
 454 config I2C0_ENABLE
 455         bool "Enable I2C/TWI controller 0"
 456         default y if MACH_SUN4I || MACH_SUN5I || MACH_SUN7I
 457         default n if MACH_SUN6I || MACH_SUN8I
 458         select CMD_I2C
 459         ---help---
 460         This allows enabling I2C/TWI controller 0 by muxing its pins, enabling
 461         its clock and setting up the bus. This is especially useful on devices
 462         with slaves connected to the bus or with pins exposed through e.g. an
 463         expansion port/header.
 464
 465 config I2C1_ENABLE
 466         bool "Enable I2C/TWI controller 1"
 467         default n
 468         select CMD_I2C
 469         ---help---
 470         See I2C0_ENABLE help text.
 471
 472 config I2C2_ENABLE
 473         bool "Enable I2C/TWI controller 2"
 474         default n
 475         select CMD_I2C
 476         ---help---
 477         See I2C0_ENABLE help text.
 478
 479 if MACH_SUN6I || MACH_SUN7I
 480 config I2C3_ENABLE
 481         bool "Enable I2C/TWI controller 3"
 482         default n
 483         select CMD_I2C
 484         ---help---
 485         See I2C0_ENABLE help text.
 486 endif
 487
 488 if SUNXI_GEN_SUN6I
 489 config R_I2C_ENABLE
 490         bool "Enable the PRCM I2C/TWI controller"
 491         # This is used for the pmic on H3
 492         default y if SY8106A_POWER
 493         select CMD_I2C
 494         ---help---
 495         Set this to y to enable the I2C controller which is part of the PRCM.
 496 endif
 497
 498 if MACH_SUN7I
 499 config I2C4_ENABLE
 500         bool "Enable I2C/TWI controller 4"
 501         default n
 502         select CMD_I2C
 503         ---help---
 504         See I2C0_ENABLE help text.
 505 endif
 506
 507 config AXP_GPIO
 508         bool "Enable support for gpio-s on axp PMICs"
 509         default n
 510         ---help---
 511         Say Y here to enable support for the gpio pins of the axp PMIC ICs.
 512
 513 config VIDEO
 514         bool "Enable graphical uboot console on HDMI, LCD or VGA"
 515         depends on !MACH_SUN8I_A83T && !MACH_SUNXI_H3_H5 && !MACH_SUN9I && !MACH_SUN50I
 516         default y
 517         ---help---
 518         Say Y here to add support for using a cfb console on the HDMI, LCD
 519         or VGA output found on most sunxi devices. See doc/README.video for
 520         info on how to select the video output and mode.
 521
 522 config VIDEO_HDMI
 523         bool "HDMI output support"
 524         depends on VIDEO && !MACH_SUN8I
 525         default y
 526         ---help---
 527         Say Y here to add support for outputting video over HDMI.
 528
 529 config VIDEO_VGA
 530         bool "VGA output support"
 531         depends on VIDEO && (MACH_SUN4I || MACH_SUN7I)
 532         default n
 533         ---help---
 534         Say Y here to add support for outputting video over VGA.
 535
 536 config VIDEO_VGA_VIA_LCD
 537         bool "VGA via LCD controller support"
 538         depends on VIDEO && (MACH_SUN5I || MACH_SUN6I || MACH_SUN8I)
 539         default n
 540         ---help---
 541         Say Y here to add support for external DACs connected to the parallel
 542         LCD interface driving a VGA connector, such as found on the
 543         Olimex A13 boards.
 544
 545 config VIDEO_VGA_VIA_LCD_FORCE_SYNC_ACTIVE_HIGH
 546         bool "Force sync active high for VGA via LCD controller support"
 547         depends on VIDEO_VGA_VIA_LCD
 548         default n
 549         ---help---
 550         Say Y here if you've a board which uses opendrain drivers for the vga
 551         hsync and vsync signals. Opendrain drivers cannot generate steep enough
 552         positive edges for a stable video output, so on boards with opendrain
 553         drivers the sync signals must always be active high.
 554
 555 config VIDEO_VGA_EXTERNAL_DAC_EN
 556         string "LCD panel power enable pin"
 557         depends on VIDEO_VGA_VIA_LCD
 558         default ""
 559         ---help---
 560         Set the enable pin for the external VGA DAC. This takes a string in the
 561         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 562
 563 config VIDEO_COMPOSITE
 564         bool "Composite video output support"
 565         depends on VIDEO && (MACH_SUN4I || MACH_SUN5I || MACH_SUN7I)
 566         default n
 567         ---help---
 568         Say Y here to add support for outputting composite video.
 569
 570 config VIDEO_LCD_MODE
 571         string "LCD panel timing details"
 572         depends on VIDEO
 573         default ""
 574         ---help---
 575         LCD panel timing details string, leave empty if there is no LCD panel.
 576         This is in drivers/video/videomodes.c: video_get_params() format, e.g.
 577         x:800,y:480,depth:18,pclk_khz:33000,le:16,ri:209,up:22,lo:22,hs:30,vs:1,sync:0,vmode:0
 578         Also see: http://linux-sunxi.org/LCD
 579
 580 config VIDEO_LCD_DCLK_PHASE
 581         int "LCD panel display clock phase"
 582         depends on VIDEO
 583         default 1
 584         ---help---
 585         Select LCD panel display clock phase shift, range 0-3.
 586
 587 config VIDEO_LCD_POWER
 588         string "LCD panel power enable pin"
 589         depends on VIDEO
 590         default ""
 591         ---help---
 592         Set the power enable pin for the LCD panel. This takes a string in the
 593         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 594
 595 config VIDEO_LCD_RESET
 596         string "LCD panel reset pin"
 597         depends on VIDEO
 598         default ""
 599         ---help---
 600         Set the reset pin for the LCD panel. This takes a string in the format
 601         understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 602
 603 config VIDEO_LCD_BL_EN
 604         string "LCD panel backlight enable pin"
 605         depends on VIDEO
 606         default ""
 607         ---help---
 608         Set the backlight enable pin for the LCD panel. This takes a string in the
 609         the format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of
 610         port H.
 611
 612 config VIDEO_LCD_BL_PWM
 613         string "LCD panel backlight pwm pin"
 614         depends on VIDEO
 615         default ""
 616         ---help---
 617         Set the backlight pwm pin for the LCD panel. This takes a string in the
 618         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 619
 620 config VIDEO_LCD_BL_PWM_ACTIVE_LOW
 621         bool "LCD panel backlight pwm is inverted"
 622         depends on VIDEO
 623         default y
 624         ---help---
 625         Set this if the backlight pwm output is active low.
 626
 627 config VIDEO_LCD_PANEL_I2C
 628         bool "LCD panel needs to be configured via i2c"
 629         depends on VIDEO
 630         default n
 631         select CMD_I2C
 632         ---help---
 633         Say y here if the LCD panel needs to be configured via i2c. This
 634         will add a bitbang i2c controller using gpios to talk to the LCD.
 635
 636 config VIDEO_LCD_PANEL_I2C_SDA
 637         string "LCD panel i2c interface SDA pin"
 638         depends on VIDEO_LCD_PANEL_I2C
 639         default "PG12"
 640         ---help---
 641         Set the SDA pin for the LCD i2c interface. This takes a string in the
 642         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 643
 644 config VIDEO_LCD_PANEL_I2C_SCL
 645         string "LCD panel i2c interface SCL pin"
 646         depends on VIDEO_LCD_PANEL_I2C
 647         default "PG10"
 648         ---help---
 649         Set the SCL pin for the LCD i2c interface. This takes a string in the
 650         format understood by sunxi_name_to_gpio, e.g. PH1 for pin 1 of port H.
 651
 652
 653 # Note only one of these may be selected at a time! But hidden choices are
 654 # not supported by Kconfig
 655 config VIDEO_LCD_IF_PARALLEL
 656         bool
 657
 658 config VIDEO_LCD_IF_LVDS
 659         bool
 660
 661
 662 choice
 663         prompt "LCD panel support"
 664         depends on VIDEO
 665         ---help---
 666         Select which type of LCD panel to support.
 667
 668 config VIDEO_LCD_PANEL_PARALLEL
 669         bool "Generic parallel interface LCD panel"
 670         select VIDEO_LCD_IF_PARALLEL
 671
 672 config VIDEO_LCD_PANEL_LVDS
 673         bool "Generic lvds interface LCD panel"
 674         select VIDEO_LCD_IF_LVDS
 675
 676 config VIDEO_LCD_PANEL_MIPI_4_LANE_513_MBPS_VIA_SSD2828
 677         bool "MIPI 4-lane, 513Mbps LCD panel via SSD2828 bridge chip"
 678         select VIDEO_LCD_SSD2828
 679         select VIDEO_LCD_IF_PARALLEL
 680         ---help---
 681         7.85" 768x1024 LCD panels, such as LG LP079X01 or AUO B079XAN01.0
 682
 683 config VIDEO_LCD_PANEL_EDP_4_LANE_1620M_VIA_ANX9804
 684         bool "eDP 4-lane, 1.62G LCD panel via ANX9804 bridge chip"
 685         select VIDEO_LCD_ANX9804
 686         select VIDEO_LCD_IF_PARALLEL
 687         select VIDEO_LCD_PANEL_I2C
 688         ---help---
 689         Select this for eDP LCD panels with 4 lanes running at 1.62G,
 690         connected via an ANX9804 bridge chip.
 691
 692 config VIDEO_LCD_PANEL_HITACHI_TX18D42VM
 693         bool "Hitachi tx18d42vm LCD panel"
 694         select VIDEO_LCD_HITACHI_TX18D42VM
 695         select VIDEO_LCD_IF_LVDS
 696         ---help---
 697         7.85" 1024x768 Hitachi tx18d42vm LCD panel support
 698
 699 config VIDEO_LCD_TL059WV5C0
 700         bool "tl059wv5c0 LCD panel"
 701         select VIDEO_LCD_PANEL_I2C
 702         select VIDEO_LCD_IF_PARALLEL
 703         ---help---
 704         6" 480x800 tl059wv5c0 panel support, as used on the Utoo P66 and
 705         Aigo M60/M608/M606 tablets.
 706
 707 endchoice
 708
 709
 710 config GMAC_TX_DELAY
 711         int "GMAC Transmit Clock Delay Chain"
 712         default 0
 713         ---help---
 714         Set the GMAC Transmit Clock Delay Chain value.
 715
 716 config SPL_STACK_R_ADDR
 717         default 0x4fe00000 if MACH_SUN4I || MACH_SUN5I || MACH_SUN6I || MACH_SUN7I || MACH_SUN8I || MACH_SUN50I
 718         default 0x2fe00000 if MACH_SUN9I
 719
 720 endif