board/siemens/corvus/board.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Board functions for Siemens CORVUS (AT91SAM9G45) based board
   4  * (C) Copyright 2013 Siemens AG
   5  *
   6  * Based on:
   7  * U-Boot file: board/atmel/at91sam9m10g45ek/at91sam9m10g45ek.c
   8  * (C) Copyright 2007-2008
   9  * Stelian Pop <stelian@popies.net>
  10  * Lead Tech Design <www.leadtechdesign.com>
  11  */
  12
  13 #include <common.h>
  14 #include <dm.h>
  15 #include <init.h>
  16 #include <log.h>
  17 #include <asm/io.h>
  18 #include <asm/arch/at91sam9g45_matrix.h>
  19 #include <asm/arch/at91sam9_smc.h>
  20 #include <asm/arch/at91_common.h>
  21 #include <asm/arch/at91_rstc.h>
  22 #include <asm/arch/atmel_serial.h>
  23 #include <asm/arch/gpio.h>
  24 #include <asm/gpio.h>
  25 #include <asm/arch/clk.h>
  26 #if defined(CONFIG_RESET_PHY_R) && defined(CONFIG_MACB)
  27 #include <net.h>
  28 #endif
  29 #ifndef CONFIG_DM_ETH
  30 #include <netdev.h>
  31 #endif
  32 #include <spi.h>
  33
  34 #ifdef CONFIG_USB_GADGET_ATMEL_USBA
  35 #include <asm/arch/atmel_usba_udc.h>
  36 #endif
  37
  38 DECLARE_GLOBAL_DATA_PTR;
  39
  40 static void corvus_request_gpio(void)
  41 {
  42         gpio_request(CONFIG_SYS_NAND_ENABLE_PIN, "nand ena");
  43         gpio_request(CONFIG_SYS_NAND_READY_PIN, "nand rdy");
  44         gpio_request(AT91_PIN_PD7, "d0");
  45         gpio_request(AT91_PIN_PD8, "d1");
  46         gpio_request(AT91_PIN_PA12, "d2");
  47         gpio_request(AT91_PIN_PA13, "d3");
  48         gpio_request(AT91_PIN_PA15, "d4");
  49         gpio_request(AT91_PIN_PB7, "recovery button");
  50         gpio_request(AT91_PIN_PD1, "USB0");
  51         gpio_request(AT91_PIN_PD3, "USB1");
  52         gpio_request(AT91_PIN_PB18, "SPICS1");
  53         gpio_request(AT91_PIN_PB3, "SPICS0");
  54         gpio_request(CONFIG_RED_LED, "red led");
  55         gpio_request(CONFIG_GREEN_LED, "green led");
  56 }
  57
  58 static void corvus_nand_hw_init(void)
  59 {
  60         struct at91_smc *smc = (struct at91_smc *)ATMEL_BASE_SMC;
  61         struct at91_matrix *matrix = (struct at91_matrix *)ATMEL_BASE_MATRIX;
  62         unsigned long csa;
  63
  64         /* Enable CS3 */
  65         csa = readl(&matrix->ebicsa);
  66         csa |= AT91_MATRIX_EBI_CS3A_SMC_SMARTMEDIA;
  67         writel(csa, &matrix->ebicsa);
  68
  69         /* Configure SMC CS3 for NAND/SmartMedia */
  70         writel(AT91_SMC_SETUP_NWE(2) | AT91_SMC_SETUP_NCS_WR(0) |
  71                AT91_SMC_SETUP_NRD(2) | AT91_SMC_SETUP_NCS_RD(0),
  72                &smc->cs[3].setup);
  73         writel(AT91_SMC_PULSE_NWE(4) | AT91_SMC_PULSE_NCS_WR(4) |
  74                AT91_SMC_PULSE_NRD(4) | AT91_SMC_PULSE_NCS_RD(4),
  75                &smc->cs[3].pulse);
  76         writel(AT91_SMC_CYCLE_NWE(7) | AT91_SMC_CYCLE_NRD(7),
  77                &smc->cs[3].cycle);
  78         writel(AT91_SMC_MODE_RM_NRD | AT91_SMC_MODE_WM_NWE |
  79                AT91_SMC_MODE_EXNW_DISABLE |
  80 #ifdef CONFIG_SYS_NAND_DBW_16
  81                AT91_SMC_MODE_DBW_16 |
  82 #else /* CONFIG_SYS_NAND_DBW_8 */
  83                AT91_SMC_MODE_DBW_8 |
  84 #endif
  85                AT91_SMC_MODE_TDF_CYCLE(3),
  86                &smc->cs[3].mode);
  87
  88         at91_periph_clk_enable(ATMEL_ID_PIOC);
  89         at91_periph_clk_enable(ATMEL_ID_PIOA);
  90
  91         /* Enable NandFlash */
  92         at91_set_gpio_output(CONFIG_SYS_NAND_ENABLE_PIN, 1);
  93         at91_set_gpio_input(CONFIG_SYS_NAND_READY_PIN, 1);
  94 }
  95
  96 #if defined(CONFIG_SPL_BUILD)
  97 #include <spl.h>
  98 #include <nand.h>
  99
 100 void spl_board_init(void)
 101 {
 102         corvus_request_gpio();
 103         /*
 104          * For on the sam9m10g45ek board, the chip wm9711 stay in the test
 105          * mode, so it need do some action to exit mode.
 106          */
 107         at91_set_gpio_output(AT91_PIN_PD7, 0);
 108         at91_set_gpio_output(AT91_PIN_PD8, 0);
 109         at91_set_pio_pullup(AT91_PIO_PORTD, 7, 1);
 110         at91_set_pio_pullup(AT91_PIO_PORTD, 8, 1);
 111         at91_set_pio_pullup(AT91_PIO_PORTA, 12, 1);
 112         at91_set_pio_pullup(AT91_PIO_PORTA, 13, 1);
 113         at91_set_pio_pullup(AT91_PIO_PORTA, 15, 1);
 114
 115         corvus_nand_hw_init();
 116
 117         /* Configure recovery button PINs */
 118         at91_set_gpio_input(AT91_PIN_PB7, 1);
 119
 120         /* check if button is pressed */
 121         if (at91_get_gpio_value(AT91_PIN_PB7) == 0) {
 122                 u32 boot_device;
 123
 124                 debug("Recovery button pressed\n");
 125                 boot_device = spl_boot_device();
 126                 switch (boot_device) {
 127 #ifdef CONFIG_SPL_NAND_SUPPORT
 128                 case BOOT_DEVICE_NAND:
 129                         nand_init();
 130                         spl_nand_erase_one(0, 0);
 131                         break;
 132 #endif
 133                 }
 134         }
 135 }
 136
 137 #include <asm/arch/atmel_mpddrc.h>
 138 static void ddr2_conf(struct atmel_mpddrc_config *ddr2)
 139 {
 140         ddr2->md = (ATMEL_MPDDRC_MD_DBW_16_BITS | ATMEL_MPDDRC_MD_DDR2_SDRAM);
 141
 142         ddr2->cr = (ATMEL_MPDDRC_CR_NC_COL_10 |
 143                     ATMEL_MPDDRC_CR_NR_ROW_14 |
 144                     ATMEL_MPDDRC_CR_DIC_DS |
 145                     ATMEL_MPDDRC_CR_DQMS_SHARED |
 146                     ATMEL_MPDDRC_CR_CAS_DDR_CAS3);
 147         ddr2->rtr = 0x24b;
 148
 149         ddr2->tpr0 = (6 << ATMEL_MPDDRC_TPR0_TRAS_OFFSET |/* 6*7.5 = 45 ns */
 150                       2 << ATMEL_MPDDRC_TPR0_TRCD_OFFSET |/* 2*7.5 = 15 ns */
 151                       2 << ATMEL_MPDDRC_TPR0_TWR_OFFSET | /* 2*7.5 = 15 ns */
 152                       8 << ATMEL_MPDDRC_TPR0_TRC_OFFSET | /* 8*7.5 = 75 ns */
 153                       2 << ATMEL_MPDDRC_TPR0_TRP_OFFSET | /* 2*7.5 = 15 ns */
 154                       1 << ATMEL_MPDDRC_TPR0_TRRD_OFFSET | /* 1*7.5= 7.5 ns*/
 155                       1 << ATMEL_MPDDRC_TPR0_TWTR_OFFSET | /* 1 clk cycle */
 156                       2 << ATMEL_MPDDRC_TPR0_TMRD_OFFSET); /* 2 clk cycles */
 157
 158         ddr2->tpr1 = (2 << ATMEL_MPDDRC_TPR1_TXP_OFFSET | /* 2*7.5 = 15 ns */
 159                       200 << ATMEL_MPDDRC_TPR1_TXSRD_OFFSET |
 160                       16 << ATMEL_MPDDRC_TPR1_TXSNR_OFFSET |
 161                       14 << ATMEL_MPDDRC_TPR1_TRFC_OFFSET);
 162
 163         ddr2->tpr2 = (1 << ATMEL_MPDDRC_TPR2_TRTP_OFFSET |
 164                       0 << ATMEL_MPDDRC_TPR2_TRPA_OFFSET |
 165                       7 << ATMEL_MPDDRC_TPR2_TXARDS_OFFSET |
 166                       2 << ATMEL_MPDDRC_TPR2_TXARD_OFFSET);
 167 }
 168
 169 void mem_init(void)
 170 {
 171         struct atmel_mpddrc_config ddr2;
 172
 173         ddr2_conf(&ddr2);
 174
 175         at91_system_clk_enable(AT91_PMC_DDR);
 176
 177         /* DDRAM2 Controller initialize */
 178         ddr2_init(ATMEL_BASE_DDRSDRC0, ATMEL_BASE_CS6, &ddr2);
 179 }
 180 #endif
 181
 182 #ifdef CONFIG_CMD_USB
 183 static void taurus_usb_hw_init(void)
 184 {
 185         at91_periph_clk_enable(ATMEL_ID_PIODE);
 186
 187         at91_set_gpio_output(AT91_PIN_PD1, 0);
 188         at91_set_gpio_output(AT91_PIN_PD3, 0);
 189 }
 190 #endif
 191
 192 #ifdef CONFIG_MACB
 193 static void corvus_macb_hw_init(void)
 194 {
 195         /* Enable clock */
 196         at91_periph_clk_enable(ATMEL_ID_EMAC);
 197
 198         /*
 199          * Disable pull-up on:
 200          *      RXDV (PA15) => PHY normal mode (not Test mode)
 201          *      ERX0 (PA12) => PHY ADDR0
 202          *      ERX1 (PA13) => PHY ADDR1 => PHYADDR = 0x0
 203          *
 204          * PHY has internal pull-down
 205          */
 206         at91_set_pio_pullup(AT91_PIO_PORTA, 15, 0);
 207         at91_set_pio_pullup(AT91_PIO_PORTA, 12, 0);
 208         at91_set_pio_pullup(AT91_PIO_PORTA, 13, 0);
 209
 210         at91_phy_reset();
 211
 212         /* Re-enable pull-up */
 213         at91_set_pio_pullup(AT91_PIO_PORTA, 15, 1);
 214         at91_set_pio_pullup(AT91_PIO_PORTA, 12, 1);
 215         at91_set_pio_pullup(AT91_PIO_PORTA, 13, 1);
 216
 217         /* And the pins. */
 218         at91_macb_hw_init();
 219 }
 220 #endif
 221
 222 int board_early_init_f(void)
 223 {
 224         at91_seriald_hw_init();
 225         corvus_request_gpio();
 226         return 0;
 227 }
 228
 229 #ifdef CONFIG_USB_GADGET_ATMEL_USBA
 230 /* from ./arch/arm/mach-at91/armv7/sama5d3_devices.c */
 231 void at91_udp_hw_init(void)
 232 {
 233         /* Enable UPLL clock */
 234         at91_upll_clk_enable();
 235
 236         /* Enable UDPHS clock */
 237         at91_periph_clk_enable(ATMEL_ID_UDPHS);
 238 }
 239 #endif
 240
 241 int board_init(void)
 242 {
 243         /* address of boot parameters */
 244         gd->bd->bi_boot_params = CONFIG_SYS_SDRAM_BASE + 0x100;
 245
 246         /* we have to request the gpios again after relocation */
 247         corvus_request_gpio();
 248 #ifdef CONFIG_CMD_NAND
 249         corvus_nand_hw_init();
 250 #endif
 251 #ifdef CONFIG_ATMEL_SPI
 252         at91_spi0_hw_init(1 << 4);
 253 #endif
 254 #ifdef CONFIG_MACB
 255         corvus_macb_hw_init();
 256 #endif
 257 #ifdef CONFIG_CMD_USB
 258         taurus_usb_hw_init();
 259 #endif
 260 #ifdef CONFIG_USB_GADGET_ATMEL_USBA
 261         at91_udp_hw_init();
 262         usba_udc_probe(&pdata);
 263 #endif
 264         return 0;
 265 }
 266
 267 int dram_init(void)
 268 {
 269         gd->ram_size = get_ram_size((void *)CONFIG_SYS_SDRAM_BASE,
 270                                     CONFIG_SYS_SDRAM_SIZE);
 271         return 0;
 272 }
 273
 274 #ifndef CONFIG_DM_ETH
 275 int board_eth_init(bd_t *bis)
 276 {
 277         int rc = 0;
 278 #ifdef CONFIG_MACB
 279         rc = macb_eth_initialize(0, (void *)ATMEL_BASE_EMAC, 0x00);
 280 #endif
 281         return rc;
 282 }
 283 #endif
 284
 285 /* SPI chip select control */
 286 int spi_cs_is_valid(unsigned int bus, unsigned int cs)
 287 {
 288         return bus == 0 && cs < 2;
 289 }
 290
 291 void spi_cs_activate(struct spi_slave *slave)
 292 {
 293         switch (slave->cs) {
 294         case 1:
 295                         at91_set_gpio_output(AT91_PIN_PB18, 0);
 296                         break;
 297         case 0:
 298         default:
 299                         at91_set_gpio_output(AT91_PIN_PB3, 0);
 300                         break;
 301         }
 302 }
 303
 304 void spi_cs_deactivate(struct spi_slave *slave)
 305 {
 306         switch (slave->cs) {
 307         case 1:
 308                         at91_set_gpio_output(AT91_PIN_PB18, 1);
 309                         break;
 310         case 0:
 311         default:
 312                         at91_set_gpio_output(AT91_PIN_PB3, 1);
 313                         break;
 314         }
 315 }
 316
 317 static struct atmel_serial_platdata at91sam9260_serial_plat = {
 318         .base_addr = ATMEL_BASE_DBGU,
 319 };
 320
 321 U_BOOT_DEVICE(at91sam9260_serial) = {
 322         .name   = "serial_atmel",
 323         .platdata = &at91sam9260_serial_plat,
 324 };