board/renesas/sh7757lcr/sh7757lcr.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2011  Renesas Solutions Corp.
   4  */
   5
   6 #include <common.h>
   7 #include <env.h>
   8 #include <flash.h>
   9 #include <init.h>
  10 #include <malloc.h>
  11 #include <net.h>
  12 #include <asm/processor.h>
  13 #include <asm/io.h>
  14 #include <asm/mmc.h>
  15 #include <spi.h>
  16 #include <spi_flash.h>
  17
  18 int checkboard(void)
  19 {
  20         puts("BOARD: R0P7757LC0030RL board\n");
  21
  22         return 0;
  23 }
  24
  25 static void init_gctrl(void)
  26 {
  27         struct gctrl_regs *gctrl = GCTRL_BASE;
  28         unsigned long graofst;
  29
  30         graofst = (SH7757LCR_SDRAM_PHYS_TOP + SH7757LCR_GRA_OFFSET) >> 24;
  31         writel(graofst | 0x20000f00, &gctrl->gracr3);
  32 }
  33
  34 static int init_pcie_bridge_from_spi(void *buf, size_t size)
  35 {
  36 #ifdef CONFIG_DEPRECATED
  37         struct spi_flash *spi;
  38         int ret;
  39         unsigned long pcie_addr;
  40
  41         spi = spi_flash_probe(0, 0, 1000000, SPI_MODE_3);
  42         if (!spi) {
  43                 printf("%s: spi_flash probe error.\n", __func__);
  44                 return 1;
  45         }
  46
  47         if (is_sh7757_b0())
  48                 pcie_addr = SH7757LCR_PCIEBRG_ADDR_B0;
  49         else
  50                 pcie_addr = SH7757LCR_PCIEBRG_ADDR;
  51
  52         ret = spi_flash_read(spi, pcie_addr, size, buf);
  53         if (ret) {
  54                 printf("%s: spi_flash read error.\n", __func__);
  55                 spi_flash_free(spi);
  56                 return 1;
  57         }
  58         spi_flash_free(spi);
  59
  60         return 0;
  61 #else
  62         printf("No SPI support so no PCIe support\n");
  63         return 1;
  64 #endif
  65 }
  66
  67 static void init_pcie_bridge(void)
  68 {
  69         struct pciebrg_regs *pciebrg = PCIEBRG_BASE;
  70         struct pcie_setup_regs *pcie_setup = PCIE_SETUP_BASE;
  71         int i;
  72         unsigned char *data;
  73         unsigned short tmp;
  74         unsigned long pcie_size;
  75
  76         if (!(readw(&pciebrg->ctrl_h8s) & 0x0001))
  77                 return;
  78
  79         if (is_sh7757_b0())
  80                 pcie_size = SH7757LCR_PCIEBRG_SIZE_B0;
  81         else
  82                 pcie_size = SH7757LCR_PCIEBRG_SIZE;
  83
  84         data = malloc(pcie_size);
  85         if (!data) {
  86                 printf("%s: malloc error.\n", __func__);
  87                 return;
  88         }
  89         if (init_pcie_bridge_from_spi(data, pcie_size)) {
  90                 free(data);
  91                 return;
  92         }
  93
  94         if (data[0] == 0xff && data[1] == 0xff && data[2] == 0xff &&
  95             data[3] == 0xff) {
  96                 free(data);
  97                 printf("%s: skipped initialization\n", __func__);
  98                 return;
  99         }
 100
 101         writew(0xa501, &pciebrg->ctrl_h8s);     /* reset */
 102         writew(0x0000, &pciebrg->cp_ctrl);
 103         writew(0x0000, &pciebrg->cp_addr);
 104
 105         for (i = 0; i < pcie_size; i += 2) {
 106                 tmp = (data[i] << 8) | data[i + 1];
 107                 writew(tmp, &pciebrg->cp_data);
 108         }
 109
 110         writew(0xa500, &pciebrg->ctrl_h8s);     /* start */
 111         if (!is_sh7757_b0())
 112                 writel(0x00000001, &pcie_setup->pbictl3);
 113
 114         free(data);
 115 }
 116
 117 static void init_usb_phy(void)
 118 {
 119         struct usb_common_regs *common0 = USB0_COMMON_BASE;
 120         struct usb_common_regs *common1 = USB1_COMMON_BASE;
 121         struct usb0_phy_regs *phy = USB0_PHY_BASE;
 122         struct usb1_port_regs *port = USB1_PORT_BASE;
 123         struct usb1_alignment_regs *align = USB1_ALIGNMENT_BASE;
 124
 125         writew(0x0100, &phy->reset);            /* set reset */
 126         /* port0 = USB0, port1 = USB1 */
 127         writew(0x0002, &phy->portsel);
 128         writel(0x0001, &port->port1sel);        /* port1 = Host */
 129         writew(0x0111, &phy->reset);            /* clear reset */
 130
 131         writew(0x4000, &common0->suspmode);
 132         writew(0x4000, &common1->suspmode);
 133
 134 #if defined(__LITTLE_ENDIAN)
 135         writel(0x00000000, &align->ehcidatac);
 136         writel(0x00000000, &align->ohcidatac);
 137 #endif
 138 }
 139
 140 static void set_mac_to_sh_eth_register(int channel, char *mac_string)
 141 {
 142         struct ether_mac_regs *ether;
 143         unsigned char mac[6];
 144         unsigned long val;
 145
 146         string_to_enetaddr(mac_string, mac);
 147
 148         if (!channel)
 149                 ether = ETHER0_MAC_BASE;
 150         else
 151                 ether = ETHER1_MAC_BASE;
 152
 153         val = (mac[0] << 24) | (mac[1] << 16) | (mac[2] << 8) | mac[3];
 154         writel(val, &ether->mahr);
 155         val = (mac[4] << 8) | mac[5];
 156         writel(val, &ether->malr);
 157 }
 158
 159 static void set_mac_to_sh_giga_eth_register(int channel, char *mac_string)
 160 {
 161         struct ether_mac_regs *ether;
 162         unsigned char mac[6];
 163         unsigned long val;
 164
 165         string_to_enetaddr(mac_string, mac);
 166
 167         if (!channel)
 168                 ether = GETHER0_MAC_BASE;
 169         else
 170                 ether = GETHER1_MAC_BASE;
 171
 172         val = (mac[0] << 24) | (mac[1] << 16) | (mac[2] << 8) | mac[3];
 173         writel(val, &ether->mahr);
 174         val = (mac[4] << 8) | mac[5];
 175         writel(val, &ether->malr);
 176 }
 177
 178 /*****************************************************************
 179  * This PMB must be set on this timing. The lowlevel_init is run on
 180  * Area 0(phys 0x00000000), so we have to map it.
 181  *
 182  * The new PMB table is following:
 183  * ent  virt            phys            v       sz      c       wt
 184  * 0    0xa0000000      0x40000000      1       128M    0       1
 185  * 1    0xa8000000      0x48000000      1       128M    0       1
 186  * 2    0xb0000000      0x50000000      1       128M    0       1
 187  * 3    0xb8000000      0x58000000      1       128M    0       1
 188  * 4    0x80000000      0x40000000      1       128M    1       1
 189  * 5    0x88000000      0x48000000      1       128M    1       1
 190  * 6    0x90000000      0x50000000      1       128M    1       1
 191  * 7    0x98000000      0x58000000      1       128M    1       1
 192  */
 193 static void set_pmb_on_board_init(void)
 194 {
 195         struct mmu_regs *mmu = MMU_BASE;
 196
 197         /* clear ITLB */
 198         writel(0x00000004, &mmu->mmucr);
 199
 200         /* delete PMB for SPIBOOT */
 201         writel(0, PMB_ADDR_BASE(0));
 202         writel(0, PMB_DATA_BASE(0));
 203
 204         /* add PMB for SDRAM(0x40000000 - 0x47ffffff) */
 205         /*                      ppn  ub v s1 s0  c  wt */
 206         writel(mk_pmb_addr_val(0xa0), PMB_ADDR_BASE(0));
 207         writel(mk_pmb_data_val(0x40, 1, 1, 1, 0, 0, 1), PMB_DATA_BASE(0));
 208         writel(mk_pmb_addr_val(0xb0), PMB_ADDR_BASE(2));
 209         writel(mk_pmb_data_val(0x50, 1, 1, 1, 0, 0, 1), PMB_DATA_BASE(2));
 210         writel(mk_pmb_addr_val(0xb8), PMB_ADDR_BASE(3));
 211         writel(mk_pmb_data_val(0x58, 1, 1, 1, 0, 0, 1), PMB_DATA_BASE(3));
 212         writel(mk_pmb_addr_val(0x80), PMB_ADDR_BASE(4));
 213         writel(mk_pmb_data_val(0x40, 0, 1, 1, 0, 1, 1), PMB_DATA_BASE(4));
 214         writel(mk_pmb_addr_val(0x90), PMB_ADDR_BASE(6));
 215         writel(mk_pmb_data_val(0x50, 0, 1, 1, 0, 1, 1), PMB_DATA_BASE(6));
 216         writel(mk_pmb_addr_val(0x98), PMB_ADDR_BASE(7));
 217         writel(mk_pmb_data_val(0x58, 0, 1, 1, 0, 1, 1), PMB_DATA_BASE(7));
 218 }
 219
 220 int board_init(void)
 221 {
 222         struct gether_control_regs *gether = GETHER_CONTROL_BASE;
 223
 224         set_pmb_on_board_init();
 225
 226         /* enable RMII's MDIO (disable GRMII's MDIO) */
 227         writel(0x00030000, &gether->gbecont);
 228
 229         init_gctrl();
 230         init_usb_phy();
 231
 232         return 0;
 233 }
 234
 235 int board_mmc_init(bd_t *bis)
 236 {
 237         return mmcif_mmc_init();
 238 }
 239
 240 static int get_sh_eth_mac_raw(unsigned char *buf, int size)
 241 {
 242 #ifdef CONFIG_DEPRECATED
 243         struct spi_flash *spi;
 244         int ret;
 245
 246         spi = spi_flash_probe(0, 0, 1000000, SPI_MODE_3);
 247         if (spi == NULL) {
 248                 printf("%s: spi_flash probe error.\n", __func__);
 249                 return 1;
 250         }
 251
 252         ret = spi_flash_read(spi, SH7757LCR_ETHERNET_MAC_BASE, size, buf);
 253         if (ret) {
 254                 printf("%s: spi_flash read error.\n", __func__);
 255                 spi_flash_free(spi);
 256                 return 1;
 257         }
 258         spi_flash_free(spi);
 259 #endif
 260
 261         return 0;
 262 }
 263
 264 static int get_sh_eth_mac(int channel, char *mac_string, unsigned char *buf)
 265 {
 266         memcpy(mac_string, &buf[channel * (SH7757LCR_ETHERNET_MAC_SIZE + 1)],
 267                 SH7757LCR_ETHERNET_MAC_SIZE);
 268         mac_string[SH7757LCR_ETHERNET_MAC_SIZE] = 0x00; /* terminate */
 269
 270         return 0;
 271 }
 272
 273 static void init_ethernet_mac(void)
 274 {
 275         char mac_string[64];
 276         char env_string[64];
 277         int i;
 278         unsigned char *buf;
 279
 280         buf = malloc(256);
 281         if (!buf) {
 282                 printf("%s: malloc error.\n", __func__);
 283                 return;
 284         }
 285         get_sh_eth_mac_raw(buf, 256);
 286
 287         /* Fast Ethernet */
 288         for (i = 0; i < SH7757LCR_ETHERNET_NUM_CH; i++) {
 289                 get_sh_eth_mac(i, mac_string, buf);
 290                 if (i == 0)
 291                         env_set("ethaddr", mac_string);
 292                 else {
 293                         sprintf(env_string, "eth%daddr", i);
 294                         env_set(env_string, mac_string);
 295                 }
 296
 297                 set_mac_to_sh_eth_register(i, mac_string);
 298         }
 299
 300         /* Gigabit Ethernet */
 301         for (i = 0; i < SH7757LCR_GIGA_ETHERNET_NUM_CH; i++) {
 302                 get_sh_eth_mac(i + SH7757LCR_ETHERNET_NUM_CH, mac_string, buf);
 303                 sprintf(env_string, "eth%daddr", i + SH7757LCR_ETHERNET_NUM_CH);
 304                 env_set(env_string, mac_string);
 305
 306                 set_mac_to_sh_giga_eth_register(i, mac_string);
 307         }
 308
 309         free(buf);
 310 }
 311
 312 static void init_pcie(void)
 313 {
 314         struct pcie_setup_regs *pcie_setup = PCIE_SETUP_BASE;
 315         struct pcie_system_bus_regs *pcie_sysbus = PCIE_SYSTEM_BUS_BASE;
 316
 317         writel(0x00000ff2, &pcie_setup->ladmsk0);
 318         writel(0x00000001, &pcie_setup->barmap);
 319         writel(0xffcaa000, &pcie_setup->lad0);
 320         writel(0x00030000, &pcie_sysbus->endictl0);
 321         writel(0x00000003, &pcie_sysbus->endictl1);
 322         writel(0x00000004, &pcie_setup->pbictl2);
 323 }
 324
 325 static void finish_spiboot(void)
 326 {
 327         struct gctrl_regs *gctrl = GCTRL_BASE;
 328         /*
 329          *  SH7757 B0 does not use LBSC.
 330          *  So if we set SPIBOOTCAN to 1, SH7757 can not access Area0.
 331          *  This setting is not cleared by manual reset, So we have to set it
 332          *  to 0.
 333          */
 334         writel(0x00000000, &gctrl->spibootcan);
 335 }
 336
 337 int board_late_init(void)
 338 {
 339         init_ethernet_mac();
 340         init_pcie_bridge();
 341         init_pcie();
 342         finish_spiboot();
 343
 344         return 0;
 345 }
 346
 347 int do_sh_g200(cmd_tbl_t *cmdtp, int flag, int argc, char * const argv[])
 348 {
 349         struct gctrl_regs *gctrl = GCTRL_BASE;
 350         unsigned long graofst;
 351
 352         writel(0xfedcba98, &gctrl->wprotect);
 353         graofst = (SH7757LCR_SDRAM_PHYS_TOP + SH7757LCR_GRA_OFFSET) >> 24;
 354         writel(graofst | 0xa0000f00, &gctrl->gracr3);
 355
 356         return 0;
 357 }
 358
 359 U_BOOT_CMD(
 360         sh_g200,        1,      1,      do_sh_g200,
 361         "enable sh-g200",
 362         "enable SH-G200 bus (disable PCIe-G200)"
 363 );
 364
 365 #ifdef CONFIG_DEPRECATED
 366 int do_write_mac(cmd_tbl_t *cmdtp, int flag, int argc, char * const argv[])
 367 {
 368         int i, ret;
 369         char mac_string[256];
 370         struct spi_flash *spi;
 371         unsigned char *buf;
 372
 373         if (argc != 5) {
 374                 buf = malloc(256);
 375                 if (!buf) {
 376                         printf("%s: malloc error.\n", __func__);
 377                         return 1;
 378                 }
 379
 380                 get_sh_eth_mac_raw(buf, 256);
 381
 382                 /* print current MAC address */
 383                 for (i = 0; i < 4; i++) {
 384                         get_sh_eth_mac(i, mac_string, buf);
 385                         if (i < 2)
 386                                 printf(" ETHERC ch%d = %s\n", i, mac_string);
 387                         else
 388                                 printf("GETHERC ch%d = %s\n", i-2, mac_string);
 389                 }
 390                 free(buf);
 391                 return 0;
 392         }
 393
 394         /* new setting */
 395         memset(mac_string, 0xff, sizeof(mac_string));
 396         sprintf(mac_string, "%s\t%s\t%s\t%s",
 397                 argv[1], argv[2], argv[3], argv[4]);
 398
 399         /* write MAC data to SPI rom */
 400         spi = spi_flash_probe(0, 0, 1000000, SPI_MODE_3);
 401         if (!spi) {
 402                 printf("%s: spi_flash probe error.\n", __func__);
 403                 return 1;
 404         }
 405
 406         ret = spi_flash_erase(spi, SH7757LCR_ETHERNET_MAC_BASE_SPI,
 407                                 SH7757LCR_SPI_SECTOR_SIZE);
 408         if (ret) {
 409                 printf("%s: spi_flash erase error.\n", __func__);
 410                 return 1;
 411         }
 412
 413         ret = spi_flash_write(spi, SH7757LCR_ETHERNET_MAC_BASE_SPI,
 414                                 sizeof(mac_string), mac_string);
 415         if (ret) {
 416                 printf("%s: spi_flash write error.\n", __func__);
 417                 spi_flash_free(spi);
 418                 return 1;
 419         }
 420         spi_flash_free(spi);
 421
 422         puts("The writing of the MAC address to SPI ROM was completed.\n");
 423
 424         return 0;
 425 }
 426
 427 U_BOOT_CMD(
 428         write_mac,      5,      1,      do_write_mac,
 429         "write MAC address for ETHERC/GETHERC",
 430         "[ETHERC ch0] [ETHERC ch1] [GETHERC ch0] [GETHERC ch1]\n"
 431 );
 432 #endif