board/renesas/salvator-x/salvator-x.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * board/renesas/salvator-x/salvator-x.c
   4  *     This file is Salvator-X/Salvator-XS board support.
   5  *
   6  * Copyright (C) 2015-2017 Renesas Electronics Corporation
   7  * Copyright (C) 2015 Nobuhiro Iwamatsu <iwamatsu@nigauri.org>
   8  */
   9
  10 #include <common.h>
  11 #include <malloc.h>
  12 #include <netdev.h>
  13 #include <dm.h>
  14 #include <dm/platform_data/serial_sh.h>
  15 #include <asm/processor.h>
  16 #include <asm/mach-types.h>
  17 #include <asm/io.h>
  18 #include <linux/errno.h>
  19 #include <asm/arch/sys_proto.h>
  20 #include <asm/gpio.h>
  21 #include <asm/arch/gpio.h>
  22 #include <asm/arch/rmobile.h>
  23 #include <asm/arch/rcar-mstp.h>
  24 #include <asm/arch/sh_sdhi.h>
  25 #include <i2c.h>
  26 #include <mmc.h>
  27
  28 DECLARE_GLOBAL_DATA_PTR;
  29
  30 void s_init(void)
  31 {
  32 }
  33
  34 #define GSX_MSTP112             BIT(12) /* 3DG */
  35 #define SCIF2_MSTP310           BIT(10) /* SCIF2 */
  36 #define DVFS_MSTP926            BIT(26)
  37 #define HSUSB_MSTP704           BIT(4)  /* HSUSB */
  38
  39 int board_early_init_f(void)
  40 {
  41 #if defined(CONFIG_SYS_I2C) && defined(CONFIG_SYS_I2C_SH)
  42         /* DVFS for reset */
  43         mstp_clrbits_le32(MSTPSR9, SMSTPCR9, DVFS_MSTP926);
  44 #endif
  45         return 0;
  46 }
  47
  48 /* SYSC */
  49 /* R/- 32 Power status register 2(3DG) */
  50 #define SYSC_PWRSR2     0xE6180100
  51 /* -/W 32 Power resume control register 2 (3DG) */
  52 #define SYSC_PWRONCR2   0xE618010C
  53
  54 /* HSUSB block registers */
  55 #define HSUSB_REG_LPSTS                 0xE6590102
  56 #define HSUSB_REG_LPSTS_SUSPM_NORMAL    BIT(14)
  57 #define HSUSB_REG_UGCTRL2               0xE6590184
  58 #define HSUSB_REG_UGCTRL2_USB0SEL       0x30
  59 #define HSUSB_REG_UGCTRL2_USB0SEL_EHCI  0x10
  60
  61 int board_init(void)
  62 {
  63         u32 cpu_type = rmobile_get_cpu_type();
  64
  65         /* adress of boot parameters */
  66         gd->bd->bi_boot_params = CONFIG_SYS_TEXT_BASE + 0x50000;
  67
  68         if (cpu_type == RMOBILE_CPU_TYPE_R8A7795) {
  69                 /* GSX: force power and clock supply */
  70                 writel(0x0000001F, SYSC_PWRONCR2);
  71                 while (readl(SYSC_PWRSR2) != 0x000003E0)
  72                         mdelay(20);
  73
  74                 mstp_clrbits_le32(MSTPSR1, SMSTPCR1, GSX_MSTP112);
  75         }
  76
  77         /* USB1 pull-up */
  78         setbits_le32(PFC_PUEN6, PUEN_USB1_OVC | PUEN_USB1_PWEN);
  79
  80         /* Configure the HSUSB block */
  81         mstp_clrbits_le32(MSTPSR7, SMSTPCR7, HSUSB_MSTP704);
  82         /* Choice USB0SEL */
  83         clrsetbits_le32(HSUSB_REG_UGCTRL2, HSUSB_REG_UGCTRL2_USB0SEL,
  84                         HSUSB_REG_UGCTRL2_USB0SEL_EHCI);
  85         /* low power status */
  86         setbits_le16(HSUSB_REG_LPSTS, HSUSB_REG_LPSTS_SUSPM_NORMAL);
  87
  88         return 0;
  89 }
  90
  91 int dram_init(void)
  92 {
  93         if (fdtdec_setup_mem_size_base() != 0)
  94                 return -EINVAL;
  95
  96         return 0;
  97 }
  98
  99 int dram_init_banksize(void)
 100 {
 101         fdtdec_setup_memory_banksize();
 102
 103         return 0;
 104 }
 105
 106 #define RST_BASE        0xE6160000
 107 #define RST_CA57RESCNT  (RST_BASE + 0x40)
 108 #define RST_CA53RESCNT  (RST_BASE + 0x44)
 109 #define RST_RSTOUTCR    (RST_BASE + 0x58)
 110 #define RST_CODE        0xA5A5000F
 111
 112 void reset_cpu(ulong addr)
 113 {
 114 #if defined(CONFIG_SYS_I2C) && defined(CONFIG_SYS_I2C_SH)
 115         i2c_reg_write(CONFIG_SYS_I2C_POWERIC_ADDR, 0x20, 0x80);
 116 #else
 117         /* only CA57 ? */
 118         writel(RST_CODE, RST_CA57RESCNT);
 119 #endif
 120 }