board/renesas/porter/porter.c

   1 /*
   2  * board/renesas/porter/porter.c
   3  *
   4  * Copyright (C) 2015 Renesas Electronics Corporation
   5  * Copyright (C) 2015 Cogent Embedded, Inc.
   6  *
   7  * SPDX-License-Identifier: GPL-2.0
   8  */
   9
  10 #include <common.h>
  11 #include <malloc.h>
  12 #include <dm.h>
  13 #include <dm/platform_data/serial_sh.h>
  14 #include <environment.h>
  15 #include <asm/processor.h>
  16 #include <asm/mach-types.h>
  17 #include <asm/io.h>
  18 #include <linux/errno.h>
  19 #include <asm/arch/sys_proto.h>
  20 #include <asm/gpio.h>
  21 #include <asm/arch/rmobile.h>
  22 #include <asm/arch/rcar-mstp.h>
  23 #include <asm/arch/sh_sdhi.h>
  24 #include <netdev.h>
  25 #include <miiphy.h>
  26 #include <i2c.h>
  27 #include <div64.h>
  28 #include "qos.h"
  29
  30 DECLARE_GLOBAL_DATA_PTR;
  31
  32 #define CLK2MHZ(clk)    (clk / 1000 / 1000)
  33 void s_init(void)
  34 {
  35         struct rcar_rwdt *rwdt = (struct rcar_rwdt *)RWDT_BASE;
  36         struct rcar_swdt *swdt = (struct rcar_swdt *)SWDT_BASE;
  37         u32 stc;
  38
  39         /* Watchdog init */
  40         writel(0xA5A5A500, &rwdt->rwtcsra);
  41         writel(0xA5A5A500, &swdt->swtcsra);
  42
  43         /* CPU frequency setting. Set to 1.5GHz */
  44         stc = ((1500 / CLK2MHZ(CONFIG_SYS_CLK_FREQ)) - 1) << PLL0_STC_BIT;
  45         clrsetbits_le32(PLL0CR, PLL0_STC_MASK, stc);
  46
  47         /* QoS */
  48         qos_init();
  49 }
  50
  51 #define TMU0_MSTP125    BIT(25)
  52
  53 #define SD2CKCR         0xE615026C
  54 #define SD_97500KHZ     0x7
  55
  56 int board_early_init_f(void)
  57 {
  58         mstp_clrbits_le32(MSTPSR1, SMSTPCR1, TMU0_MSTP125);
  59
  60         /*
  61          * SD0 clock is set to 97.5MHz by default.
  62          * Set SD2 to the 97.5MHz as well.
  63          */
  64         writel(SD_97500KHZ, SD2CKCR);
  65
  66         return 0;
  67 }
  68
  69 #define ETHERNET_PHY_RESET      176     /* GPIO 5 22 */
  70
  71 int board_init(void)
  72 {
  73         /* adress of boot parameters */
  74         gd->bd->bi_boot_params = CONFIG_SYS_SDRAM_BASE + 0x100;
  75
  76         /* Force ethernet PHY out of reset */
  77         gpio_request(ETHERNET_PHY_RESET, "phy_reset");
  78         gpio_direction_output(ETHERNET_PHY_RESET, 0);
  79         mdelay(10);
  80         gpio_direction_output(ETHERNET_PHY_RESET, 1);
  81
  82         return 0;
  83 }
  84
  85 int dram_init(void)
  86 {
  87         if (fdtdec_setup_memory_size() != 0)
  88                 return -EINVAL;
  89
  90         return 0;
  91 }
  92
  93 int dram_init_banksize(void)
  94 {
  95         fdtdec_setup_memory_banksize();
  96
  97         return 0;
  98 }
  99
 100 /* porter has KSZ8041RNLI */
 101 #define PHY_CONTROL1            0x1E
 102 #define PHY_LED_MODE            0xC0000
 103 #define PHY_LED_MODE_ACK        0x4000
 104 int board_phy_config(struct phy_device *phydev)
 105 {
 106         int ret = phy_read(phydev, MDIO_DEVAD_NONE, PHY_CONTROL1);
 107         ret &= ~PHY_LED_MODE;
 108         ret |= PHY_LED_MODE_ACK;
 109         ret = phy_write(phydev, MDIO_DEVAD_NONE, PHY_CONTROL1, (u16)ret);
 110
 111         return 0;
 112 }
 113
 114 const struct rmobile_sysinfo sysinfo = {
 115         CONFIG_ARCH_RMOBILE_BOARD_STRING
 116 };
 117
 118 void reset_cpu(ulong addr)
 119 {
 120         struct udevice *dev;
 121         const u8 pmic_bus = 6;
 122         const u8 pmic_addr = 0x5a;
 123         u8 data;
 124         int ret;
 125
 126         ret = i2c_get_chip_for_busnum(pmic_bus, pmic_addr, 1, &dev);
 127         if (ret)
 128                 hang();
 129
 130         ret = dm_i2c_read(dev, 0x13, &data, 1);
 131         if (ret)
 132                 hang();
 133
 134         data |= BIT(1);
 135
 136         ret = dm_i2c_write(dev, 0x13, &data, 1);
 137         if (ret)
 138                 hang();
 139 }
 140
 141 enum env_location env_get_location(enum env_operation op, int prio)
 142 {
 143         const u32 load_magic = 0xb33fc0de;
 144
 145         /* Block environment access if loaded using JTAG */
 146         if ((readl(CONFIG_SPL_TEXT_BASE + 0x24) == load_magic) &&
 147             (op != ENVOP_INIT))
 148                 return ENVL_UNKNOWN;
 149
 150         if (prio)
 151                 return ENVL_UNKNOWN;
 152
 153         return ENVL_SPI_FLASH;
 154 }