board/mpc8349emds/mpc8349emds.c

   1 /*
   2  * (C) Copyright 2006
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  *
  23  */
  24
  25 #include <common.h>
  26 #include <ioports.h>
  27 #include <mpc83xx.h>
  28 #include <asm/mpc8349_pci.h>
  29 #include <i2c.h>
  30 #include <spd.h>
  31 #include <miiphy.h>
  32 #if defined(CONFIG_SPD_EEPROM)
  33 #include <spd_sdram.h>
  34 #endif
  35 #if defined(CONFIG_OF_FLAT_TREE)
  36 #include <ft_build.h>
  37 #endif
  38
  39 int fixed_sdram(void);
  40 void sdram_init(void);
  41
  42 #if defined(CONFIG_DDR_ECC) && defined(CONFIG_MPC83XX)
  43 void ddr_enable_ecc(unsigned int dram_size);
  44 #endif
  45
  46 int board_early_init_f (void)
  47 {
  48         volatile u8* bcsr = (volatile u8*)CFG_BCSR;
  49
  50         /* Enable flash write */
  51         bcsr[1] &= ~0x01;
  52
  53 #ifdef CFG_USE_MPC834XSYS_USB_PHY
  54         /* Use USB PHY on SYS board */
  55         bcsr[5] |= 0x02;
  56 #endif
  57
  58         return 0;
  59 }
  60
  61 #define ns2clk(ns) (ns / (1000000000 / CONFIG_8349_CLKIN) + 1)
  62
  63 long int initdram (int board_type)
  64 {
  65         volatile immap_t *im = (immap_t *)CFG_IMMR;
  66         u32 msize = 0;
  67
  68         if ((im->sysconf.immrbar & IMMRBAR_BASE_ADDR) != (u32)im)
  69                 return -1;
  70
  71         puts("Initializing\n");
  72
  73         /* DDR SDRAM - Main SODIMM */
  74         im->sysconf.ddrlaw[0].bar = CFG_DDR_BASE & LAWBAR_BAR;
  75 #if defined(CONFIG_SPD_EEPROM)
  76         msize = spd_sdram();
  77 #else
  78         msize = fixed_sdram();
  79 #endif
  80         /*
  81          * Initialize SDRAM if it is on local bus.
  82          */
  83         sdram_init();
  84
  85 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
  86         /*
  87          * Initialize and enable DDR ECC.
  88          */
  89         ddr_enable_ecc(msize * 1024 * 1024);
  90 #endif
  91         puts("   DDR RAM: ");
  92         /* return total bus SDRAM size(bytes)  -- DDR */
  93         return (msize * 1024 * 1024);
  94 }
  95
  96 #if !defined(CONFIG_SPD_EEPROM)
  97 /*************************************************************************
  98  *  fixed sdram init -- doesn't use serial presence detect.
  99  ************************************************************************/
 100 int fixed_sdram(void)
 101 {
 102         volatile immap_t *im = (immap_t *)CFG_IMMR;
 103         u32 msize = 0;
 104         u32 ddr_size;
 105         u32 ddr_size_log2;
 106
 107         msize = CFG_DDR_SIZE;
 108         for (ddr_size = msize << 20, ddr_size_log2 = 0;
 109              (ddr_size > 1);
 110              ddr_size = ddr_size>>1, ddr_size_log2++) {
 111                 if (ddr_size & 1) {
 112                         return -1;
 113                 }
 114         }
 115         im->sysconf.ddrlaw[0].bar = ((CFG_DDR_SDRAM_BASE>>12) & 0xfffff);
 116         im->sysconf.ddrlaw[0].ar = LAWAR_EN | ((ddr_size_log2 - 1) & LAWAR_SIZE);
 117
 118 #if (CFG_DDR_SIZE != 256)
 119 #warning Currenly any ddr size other than 256 is not supported
 120 #endif
 121 #ifdef CONFIG_DDR_II
 122         im->ddr.csbnds[2].csbnds = CFG_DDR_CS2_BNDS;
 123         im->ddr.cs_config[2] = CFG_DDR_CS2_CONFIG;
 124         im->ddr.timing_cfg_0 = CFG_DDR_TIMING_0;
 125         im->ddr.timing_cfg_1 = CFG_DDR_TIMING_1;
 126         im->ddr.timing_cfg_2 = CFG_DDR_TIMING_2;
 127         im->ddr.timing_cfg_3 = CFG_DDR_TIMING_3;
 128         im->ddr.sdram_cfg = CFG_DDR_SDRAM_CFG;
 129         im->ddr.sdram_cfg2 = CFG_DDR_SDRAM_CFG2;
 130         im->ddr.sdram_mode = CFG_DDR_MODE;
 131         im->ddr.sdram_mode2 = CFG_DDR_MODE2;
 132         im->ddr.sdram_interval = CFG_DDR_INTERVAL;
 133         im->ddr.sdram_clk_cntl = CFG_DDR_CLK_CNTL;
 134 #else
 135         im->ddr.csbnds[2].csbnds = 0x0000000f;
 136         im->ddr.cs_config[2] = CFG_DDR_CONFIG;
 137
 138         /* currently we use only one CS, so disable the other banks */
 139         im->ddr.cs_config[0] = 0;
 140         im->ddr.cs_config[1] = 0;
 141         im->ddr.cs_config[3] = 0;
 142
 143         im->ddr.timing_cfg_1 = CFG_DDR_TIMING_1;
 144         im->ddr.timing_cfg_2 = CFG_DDR_TIMING_2;
 145
 146         im->ddr.sdram_cfg =
 147                 SDRAM_CFG_SREN
 148 #if defined(CONFIG_DDR_2T_TIMING)
 149                 | SDRAM_CFG_2T_EN
 150 #endif
 151                 | 2 << SDRAM_CFG_SDRAM_TYPE_SHIFT;
 152 #if defined (CONFIG_DDR_32BIT)
 153         /* for 32-bit mode burst length is 8 */
 154         im->ddr.sdram_cfg |= (SDRAM_CFG_32_BE | SDRAM_CFG_8_BE);
 155 #endif
 156         im->ddr.sdram_mode = CFG_DDR_MODE;
 157
 158         im->ddr.sdram_interval = CFG_DDR_INTERVAL;
 159 #endif
 160         udelay(200);
 161
 162         /* enable DDR controller */
 163         im->ddr.sdram_cfg |= SDRAM_CFG_MEM_EN;
 164         return msize;
 165 }
 166 #endif/*!CFG_SPD_EEPROM*/
 167
 168
 169 int checkboard (void)
 170 {
 171         puts("Board: Freescale MPC8349EMDS\n");
 172         return 0;
 173 }
 174
 175 /*
 176  * if MPC8349EMDS is soldered with SDRAM
 177  */
 178 #if defined(CFG_BR2_PRELIM)  \
 179         && defined(CFG_OR2_PRELIM) \
 180         && defined(CFG_LBLAWBAR2_PRELIM) \
 181         && defined(CFG_LBLAWAR2_PRELIM)
 182 /*
 183  * Initialize SDRAM memory on the Local Bus.
 184  */
 185
 186 void sdram_init(void)
 187 {
 188         volatile immap_t *immap = (immap_t *)CFG_IMMR;
 189         volatile lbus83xx_t *lbc= &immap->lbus;
 190         uint *sdram_addr = (uint *)CFG_LBC_SDRAM_BASE;
 191
 192         puts("\n   SDRAM on Local Bus: ");
 193         print_size (CFG_LBC_SDRAM_SIZE * 1024 * 1024, "\n");
 194
 195         /*
 196          * Setup SDRAM Base and Option Registers, already done in cpu_init.c
 197          */
 198
 199         /* setup mtrpt, lsrt and lbcr for LB bus */
 200         lbc->lbcr = CFG_LBC_LBCR;
 201         lbc->mrtpr = CFG_LBC_MRTPR;
 202         lbc->lsrt = CFG_LBC_LSRT;
 203         asm("sync");
 204
 205         /*
 206          * Configure the SDRAM controller Machine Mode Register.
 207          */
 208         lbc->lsdmr = CFG_LBC_LSDMR_5; /* 0x40636733; normal operation */
 209
 210         lbc->lsdmr = CFG_LBC_LSDMR_1; /* 0x68636733; precharge all the banks */
 211         asm("sync");
 212         *sdram_addr = 0xff;
 213         udelay(100);
 214
 215         lbc->lsdmr = CFG_LBC_LSDMR_2; /* 0x48636733; auto refresh */
 216         asm("sync");
 217         /*1 times*/
 218         *sdram_addr = 0xff;
 219         udelay(100);
 220         /*2 times*/
 221         *sdram_addr = 0xff;
 222         udelay(100);
 223         /*3 times*/
 224         *sdram_addr = 0xff;
 225         udelay(100);
 226         /*4 times*/
 227         *sdram_addr = 0xff;
 228         udelay(100);
 229         /*5 times*/
 230         *sdram_addr = 0xff;
 231         udelay(100);
 232         /*6 times*/
 233         *sdram_addr = 0xff;
 234         udelay(100);
 235         /*7 times*/
 236         *sdram_addr = 0xff;
 237         udelay(100);
 238         /*8 times*/
 239         *sdram_addr = 0xff;
 240         udelay(100);
 241
 242         /* 0x58636733; mode register write operation */
 243         lbc->lsdmr = CFG_LBC_LSDMR_4;
 244         asm("sync");
 245         *sdram_addr = 0xff;
 246         udelay(100);
 247
 248         lbc->lsdmr = CFG_LBC_LSDMR_5; /* 0x40636733; normal operation */
 249         asm("sync");
 250         *sdram_addr = 0xff;
 251         udelay(100);
 252 }
 253 #else
 254 void sdram_init(void)
 255 {
 256         puts("   SDRAM on Local Bus is NOT available!\n");
 257 }
 258 #endif
 259
 260 #if defined(CONFIG_OF_FLAT_TREE) && defined(CONFIG_OF_BOARD_SETUP)
 261 void
 262 ft_board_setup(void *blob, bd_t *bd)
 263 {
 264         u32 *p;
 265         int len;
 266
 267 #ifdef CONFIG_PCI
 268         ft_pci_setup(blob, bd);
 269 #endif
 270         ft_cpu_setup(blob, bd);
 271
 272         p = ft_get_prop(blob, "/memory/reg", &len);
 273         if (p != NULL) {
 274                 *p++ = cpu_to_be32(bd->bi_memstart);
 275                 *p = cpu_to_be32(bd->bi_memsize);
 276         }
 277 }
 278 #endif