board/korat/init.S

   1 /*
   2  *
   3  * See file CREDITS for list of people who contributed to this
   4  * project.
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License as
   8  * published by the Free Software Foundation; either version 2 of
   9  * the License, or (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  19  * MA 02111-1307 USA
  20  */
  21
  22 #include <asm-offsets.h>
  23 #include <ppc_asm.tmpl>
  24 #include <asm/mmu.h>
  25 #include <config.h>
  26
  27 /**************************************************************************
  28  * TLB TABLE
  29  *
  30  * This table is used by the cpu boot code to setup the initial tlb
  31  * entries. Rather than make broad assumptions in the cpu source tree,
  32  * this table lets each board set things up however they like.
  33  *
  34  *  Pointer to the table is returned in r1
  35  *
  36  *************************************************************************/
  37     .section .bootpg,"ax"
  38     .globl tlbtab
  39
  40 tlbtab:
  41         tlbtab_start
  42
  43         /*
  44          * BOOT_CS (FLASH) must be first. Before relocation SA_I can be off to use the
  45          * speed up boot process. It is patched after relocation to enable SA_I
  46          */
  47         tlbentry( 0xF0000000, SZ_256M, 0xF0000000, 1, AC_RWX | SA_G )
  48
  49         /*
  50          * TLB entries for SDRAM are not needed on this platform.  They are
  51          * generated dynamically in the SPD DDR2 detection routine.
  52          */
  53
  54 #ifdef CONFIG_SYS_INIT_RAM_DCACHE
  55         /* TLB-entry for init-ram in dcache (SA_I must be turned off!) */
  56         tlbentry( CONFIG_SYS_INIT_RAM_ADDR, SZ_64K, CONFIG_SYS_INIT_RAM_ADDR, 0,
  57                   AC_RWX | SA_G )
  58 #endif
  59
  60         /* TLB-entry for PCI Memory */
  61         tlbentry( CONFIG_SYS_PCI_MEMBASE + 0x00000000, SZ_256M,
  62                   CONFIG_SYS_PCI_MEMBASE + 0x00000000, 1, AC_RW | SA_IG )
  63
  64         tlbentry( CONFIG_SYS_PCI_MEMBASE + 0x10000000, SZ_256M,
  65                   CONFIG_SYS_PCI_MEMBASE + 0x10000000, 1, AC_RW | SA_IG )
  66
  67         tlbentry( CONFIG_SYS_PCI_MEMBASE + 0x20000000, SZ_256M,
  68                   CONFIG_SYS_PCI_MEMBASE + 0x20000000, 1, AC_RW | SA_IG )
  69
  70         tlbentry( CONFIG_SYS_PCI_MEMBASE + 0x30000000, SZ_256M,
  71                   CONFIG_SYS_PCI_MEMBASE + 0x30000000, 1, AC_RW | SA_IG )
  72
  73         /* TLB-entry for EBC */
  74         tlbentry( CONFIG_SYS_CPLD_BASE, SZ_1K, CONFIG_SYS_CPLD_BASE, 1, AC_RW | SA_IG )
  75
  76         /* TLB-entry for Internal Registers & OCM */
  77         /* I wonder why this must be executable -- lrj@acm.org 2007-10-08 */
  78         tlbentry( 0xE0000000, SZ_16M, 0xE0000000, 0, AC_RWX | SA_I )
  79
  80         /*TLB-entry PCI registers*/
  81         tlbentry( 0xEEC00000, SZ_1K, 0xEEC00000, 1, AC_RW | SA_IG )
  82
  83         /* TLB-entry for peripherals */
  84         tlbentry( 0xEF000000, SZ_16M, 0xEF000000, 1, AC_RW | SA_IG)
  85
  86         /* TLB-entry PCI IO Space - from sr@denx.de */
  87         tlbentry(0xE8000000, SZ_64K, 0xE8000000, 1, AC_RW | SA_IG)
  88
  89         tlbtab_end
  90
  91 #if defined(CONFIG_KORAT_PERMANENT)
  92         .globl  korat_branch_absolute
  93 korat_branch_absolute:
  94         mtlr    r3
  95         blr
  96 #endif