board/google/veyron/veyron.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2015 Google, Inc
   4  */
   5
   6 #include <clk.h>
   7 #include <common.h>
   8 #include <dm.h>
   9 #include <asm/arch-rockchip/clock.h>
  10 #include <dt-bindings/clock/rk3288-cru.h>
  11 #include <linux/err.h>
  12 #include <power/regulator.h>
  13
  14 /*
  15  * We should increase the DDR voltage to 1.2V using the PWM regulator.
  16  * There is a U-Boot driver for this but it may need to add support for the
  17  * 'voltage-table' property.
  18  */
  19 #ifndef CONFIG_SPL_BUILD
  20 #if !CONFIG_IS_ENABLED(ROCKCHIP_BACK_TO_BROM)
  21 static int veyron_init(void)
  22 {
  23         struct udevice *dev;
  24         struct clk clk;
  25         int ret;
  26
  27         ret = regulator_get_by_platname("vdd_arm", &dev);
  28         if (ret) {
  29                 debug("Cannot set regulator name\n");
  30                 return ret;
  31         }
  32
  33         /* Slowly raise to max CPU voltage to prevent overshoot */
  34         ret = regulator_set_value(dev, 1200000);
  35         if (ret)
  36                 return ret;
  37         udelay(175); /* Must wait for voltage to stabilize, 2mV/us */
  38         ret = regulator_set_value(dev, 1400000);
  39         if (ret)
  40                 return ret;
  41         udelay(100); /* Must wait for voltage to stabilize, 2mV/us */
  42
  43         ret = rockchip_get_clk(&clk.dev);
  44         if (ret)
  45                 return ret;
  46         clk.id = PLL_APLL;
  47         ret = clk_set_rate(&clk, 1800000000);
  48         if (IS_ERR_VALUE(ret))
  49                 return ret;
  50
  51         ret = regulator_get_by_platname("vcc33_sd", &dev);
  52         if (ret) {
  53                 debug("Cannot get regulator name\n");
  54                 return ret;
  55         }
  56
  57         ret = regulator_set_value(dev, 3300000);
  58         if (ret)
  59                 return ret;
  60
  61         ret = regulators_enable_boot_on(false);
  62         if (ret) {
  63                 debug("%s: Cannot enable boot on regulators\n", __func__);
  64                 return ret;
  65         }
  66
  67         return 0;
  68 }
  69 #endif
  70
  71 int board_early_init_f(void)
  72 {
  73         struct udevice *dev;
  74         int ret;
  75
  76 #if !CONFIG_IS_ENABLED(ROCKCHIP_BACK_TO_BROM)
  77         if (!fdt_node_check_compatible(gd->fdt_blob, 0, "google,veyron")) {
  78                 ret = veyron_init();
  79                 if (ret)
  80                         return ret;
  81         }
  82 #endif
  83         /*
  84          * This init is done in SPL, but when chain-loading U-Boot SPL will
  85          * have been skipped. Allow the clock driver to check if it needs
  86          * setting up.
  87          */
  88         ret = rockchip_get_clk(&dev);
  89         if (ret) {
  90                 debug("CLK init failed: %d\n", ret);
  91                 return ret;
  92         }
  93
  94         return 0;
  95 }
  96 #endif