board/google/gru/gru.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright 2018 Google
   4  */
   5
   6 #include <common.h>
   7 #include <dm.h>
   8 #include <init.h>
   9 #include <syscon.h>
  10 #include <asm/io.h>
  11 #include <asm/arch-rockchip/clock.h>
  12 #include <asm/arch-rockchip/grf_rk3399.h>
  13 #include <asm/arch-rockchip/hardware.h>
  14 #include <asm/arch-rockchip/misc.h>
  15
  16 #define GRF_IO_VSEL_BT656_SHIFT 0
  17 #define GRF_IO_VSEL_AUDIO_SHIFT 1
  18 #define PMUGRF_CON0_VSEL_SHIFT 8
  19 #define PMUGRF_CON0_VOL_SHIFT 9
  20
  21 #ifdef CONFIG_SPL_BUILD
  22 /* provided to defeat compiler optimisation in board_init_f() */
  23 void gru_dummy_function(int i)
  24 {
  25 }
  26
  27 int board_early_init_f(void)
  28 {
  29 # if defined(CONFIG_TARGET_CHROMEBOOK_BOB) || defined(CONFIG_TARGET_CHROMEBOOK_KEVIN)
  30         int sum, i;
  31
  32         /*
  33          * Add a delay and ensure that the compiler does not optimise this out.
  34          * This is needed since the power rails tail a while to turn on, and
  35          * we get garbage serial output otherwise.
  36          */
  37         sum = 0;
  38         for (i = 0; i < 150000; i++)
  39                 sum += i;
  40         gru_dummy_function(sum);
  41 #endif /* CONFIG_TARGET_CHROMEBOOK_BOB */
  42
  43         return 0;
  44 }
  45 #endif
  46
  47 #ifndef CONFIG_SPL_BUILD
  48 int board_early_init_r(void)
  49 {
  50         struct udevice *clk;
  51         int ret;
  52
  53         /*
  54          * This init is done in SPL, but when chain-loading U-Boot SPL will
  55          * have been skipped. Allow the clock driver to check if it needs
  56          * setting up.
  57          */
  58         ret = uclass_get_device_by_driver(UCLASS_CLK,
  59                                           DM_DRIVER_GET(clk_rk3399), &clk);
  60         if (ret) {
  61                 debug("%s: CLK init failed: %d\n", __func__, ret);
  62                 return ret;
  63         }
  64
  65         return 0;
  66 }
  67 #endif
  68
  69 static void setup_iodomain(void)
  70 {
  71         struct rk3399_grf_regs *grf =
  72            syscon_get_first_range(ROCKCHIP_SYSCON_GRF);
  73         struct rk3399_pmugrf_regs *pmugrf =
  74            syscon_get_first_range(ROCKCHIP_SYSCON_PMUGRF);
  75
  76         /* BT656 and audio is in 1.8v domain */
  77         rk_setreg(&grf->io_vsel, (1 << GRF_IO_VSEL_BT656_SHIFT |
  78                                   1 << GRF_IO_VSEL_AUDIO_SHIFT));
  79
  80         /*
  81          * Set GPIO1 1.8v/3.0v source select to PMU1830_VOL
  82          * and explicitly configure that PMU1830_VOL to be 1.8V
  83          */
  84         rk_setreg(&pmugrf->soc_con0, (1 << PMUGRF_CON0_VSEL_SHIFT |
  85                                       1 << PMUGRF_CON0_VOL_SHIFT));
  86 }
  87
  88 int misc_init_r(void)
  89 {
  90         const u32 cpuid_offset = 0x7;
  91         const u32 cpuid_length = 0x10;
  92         u8 cpuid[cpuid_length];
  93         int ret;
  94
  95         setup_iodomain();
  96
  97         ret = rockchip_cpuid_from_efuse(cpuid_offset, cpuid_length, cpuid);
  98         if (ret)
  99                 return ret;
 100
 101         ret = rockchip_cpuid_set(cpuid, cpuid_length);
 102         if (ret)
 103                 return ret;
 104
 105         ret = rockchip_setup_macaddr();
 106
 107         return ret;
 108 }