board/gateworks/gw_ventana/common.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2013 Gateworks Corporation
   4  *
   5  * Author: Tim Harvey <tharvey@gateworks.com>
   6  */
   7
   8 #include <common.h>
   9 #include <log.h>
  10 #include <asm/arch/clock.h>
  11 #include <asm/arch/mx6-pins.h>
  12 #include <asm/arch/sys_proto.h>
  13 #include <asm/gpio.h>
  14 #include <asm/mach-imx/mxc_i2c.h>
  15 #include <env.h>
  16 #include <fsl_esdhc_imx.h>
  17 #include <hwconfig.h>
  18 #include <linux/delay.h>
  19 #include <power/pmic.h>
  20 #include <power/ltc3676_pmic.h>
  21 #include <power/pfuze100_pmic.h>
  22
  23 #include "common.h"
  24
  25 /* UART2: Serial Console */
  26 static iomux_v3_cfg_t const uart2_pads[] = {
  27         IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  28         IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  29 };
  30
  31 void setup_iomux_uart(void)
  32 {
  33         SETUP_IOMUX_PADS(uart2_pads);
  34 }
  35
  36 /* MMC */
  37 static iomux_v3_cfg_t const gw5904_emmc_pads[] = {
  38         IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  39         IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  40         IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  41         IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  42         IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  43         IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  44         IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  45         IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  46         IOMUX_PADS(PAD_SD3_CLK__SD3_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  47         IOMUX_PADS(PAD_SD3_CMD__SD3_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  48         IOMUX_PADS(PAD_SD3_RST__SD3_RESET  | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  49 };
  50 /* 4-bit microSD on SD2 */
  51 static iomux_v3_cfg_t const gw5904_mmc_pads[] = {
  52         IOMUX_PADS(PAD_SD2_CLK__SD2_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  53         IOMUX_PADS(PAD_SD2_CMD__SD2_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  54         IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  55         IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  56         IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  57         IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  58         /* CD */
  59         IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  60 };
  61 /* 8-bit eMMC on SD2/NAND */
  62 static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = {
  63         IOMUX_PADS(PAD_SD2_CLK__SD2_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  64         IOMUX_PADS(PAD_SD2_CMD__SD2_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  65         IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  66         IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  67         IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  68         IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  69         IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  70         IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  71         IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  72         IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  73 };
  74
  75 static iomux_v3_cfg_t const usdhc3_pads[] = {
  76         IOMUX_PADS(PAD_SD3_CLK__SD3_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  77         IOMUX_PADS(PAD_SD3_CMD__SD3_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  78         IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  79         IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  80         IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  81         IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  82         IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00  | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  83 };
  84
  85 /*
  86  * I2C pad configs:
  87  * I2C1: GSC
  88  * I2C2: PMIC,PCIe Switch,Clock,Mezz
  89  * I2C3: Multimedia/Expansion
  90  */
  91 static struct i2c_pads_info mx6q_i2c_pad_info[] = {
  92         {
  93                 .scl = {
  94                         .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
  95                         .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
  96                         .gp = IMX_GPIO_NR(3, 21)
  97                 },
  98                 .sda = {
  99                         .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
 100                         .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
 101                         .gp = IMX_GPIO_NR(3, 28)
 102                 }
 103         }, {
 104                 .scl = {
 105                         .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
 106                         .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
 107                         .gp = IMX_GPIO_NR(4, 12)
 108                 },
 109                 .sda = {
 110                         .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
 111                         .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
 112                         .gp = IMX_GPIO_NR(4, 13)
 113                 }
 114         }, {
 115                 .scl = {
 116                         .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
 117                         .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
 118                         .gp = IMX_GPIO_NR(1, 3)
 119                 },
 120                 .sda = {
 121                         .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
 122                         .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
 123                         .gp = IMX_GPIO_NR(1, 6)
 124                 }
 125         }
 126 };
 127
 128 static struct i2c_pads_info mx6dl_i2c_pad_info[] = {
 129         {
 130                 .scl = {
 131                         .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
 132                         .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
 133                         .gp = IMX_GPIO_NR(3, 21)
 134                 },
 135                 .sda = {
 136                         .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
 137                         .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
 138                         .gp = IMX_GPIO_NR(3, 28)
 139                 }
 140         }, {
 141                 .scl = {
 142                         .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
 143                         .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
 144                         .gp = IMX_GPIO_NR(4, 12)
 145                 },
 146                 .sda = {
 147                         .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
 148                         .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
 149                         .gp = IMX_GPIO_NR(4, 13)
 150                 }
 151         }, {
 152                 .scl = {
 153                         .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
 154                         .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
 155                         .gp = IMX_GPIO_NR(1, 3)
 156                 },
 157                 .sda = {
 158                         .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
 159                         .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
 160                         .gp = IMX_GPIO_NR(1, 6)
 161                 }
 162         }
 163 };
 164
 165 void setup_ventana_i2c(int i2c)
 166 {
 167         struct i2c_pads_info *p;
 168
 169         if (is_cpu_type(MXC_CPU_MX6Q))
 170                 p = &mx6q_i2c_pad_info[i2c];
 171         else
 172                 p = &mx6dl_i2c_pad_info[i2c];
 173
 174         setup_i2c(i2c, CONFIG_SYS_I2C_SPEED, 0x7f, p);
 175 }
 176
 177 /*
 178  * Baseboard specific GPIO
 179  */
 180 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
 181         /* IOEXP_PWREN# */
 182         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 183         /* IOEXP_IRQ# */
 184         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 185         /* GPS_SHDN */
 186         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 187         /* PCIESKT_WDIS# */
 188         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 189 };
 190
 191 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
 192         /* SD3_VSELECT */
 193         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 194         /* RS232_EN# */
 195         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 196         /* MSATA_EN */
 197         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 198         /* IOEXP_PWREN# */
 199         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 200         /* IOEXP_IRQ# */
 201         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 202         /* CAN_STBY */
 203         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 204         /* GPS_SHDN */
 205         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 206         /* USBOTG_SEL */
 207         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 208         /* RS485_EN */
 209         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 210         /* PCIESKT_WDIS# */
 211         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 212 };
 213
 214 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
 215         /* SD3_VSELECT */
 216         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 217         /* RS232_EN# */
 218         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 219         /* MSATA_EN */
 220         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 221         /* CAN_STBY */
 222         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 223         /* IOEXP_PWREN# */
 224         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 225         /* IOEXP_IRQ# */
 226         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 227         /* DIOI2C_DIS# */
 228         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 229         /* GPS_SHDN */
 230         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 231         /* RS485_EN */
 232         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 233         /* PCIESKT_WDIS# */
 234         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 235 };
 236
 237 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
 238         /* SD3_VSELECT */
 239         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 240         /* RS232_EN# */
 241         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 242         /* MSATA_EN */
 243         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 244         /* CAN_STBY */
 245         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 246         /* MIPI_DIO */
 247         IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
 248         /* RS485_EN */
 249         IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
 250         /* IOEXP_PWREN# */
 251         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 252         /* IOEXP_IRQ# */
 253         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 254         /* DIOI2C_DIS# */
 255         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 256         /* RS485_EN */
 257         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 258         /* PCIESKT_WDIS# */
 259         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 260 };
 261
 262 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
 263         /* CAN_STBY */
 264         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 265         /* PCIESKT_WDIS# */
 266         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 267 };
 268
 269 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
 270         /* MSATA_EN */
 271         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 272         /* USBOTG_SEL */
 273         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 274         /* MX6_DIO[4:9] */
 275         IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
 276         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 277         IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
 278         IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
 279         IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
 280         IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
 281         /* PCIEGBE1_OFF# */
 282         IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
 283         /* PCIEGBE2_OFF# */
 284         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 285         /* PCIESKT_WDIS# */
 286         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 287 };
 288
 289 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
 290         /* SD3_VSELECT */
 291         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 292         /* PCIESKT_WDIS# */
 293         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 294 };
 295
 296 static iomux_v3_cfg_t const gw560x_gpio_pads[] = {
 297         /* RS232_EN# */
 298         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 299         /* CAN_STBY */
 300         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 301         /* IOEXP_PWREN# */
 302         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 303         /* IOEXP_IRQ# */
 304         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 305         /* DIOI2C_DIS# */
 306         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 307         /* RS485_EN */
 308         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 309         /* PCIESKT_WDIS# */
 310         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 311         /* 12V0_PWR_EN */
 312         IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG),
 313 };
 314
 315 static iomux_v3_cfg_t const gw5901_gpio_pads[] = {
 316         /* ETH1_EN */
 317         IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
 318         /* CAN_STBY */
 319         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 320         /* PMIC reset */
 321         IOMUX_PADS(PAD_DISP0_DAT8__WDOG1_B | DIO_PAD_CFG),
 322         /* COM_CFGA/B/C/D */
 323         IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
 324         IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15 | DIO_PAD_CFG),
 325         IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16 | DIO_PAD_CFG),
 326         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 327         /* ETI_IRQ# */
 328         IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
 329         /* DIO_IRQ# */
 330         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 331         /* FIBER_SIGDET */
 332         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 333 };
 334
 335 static iomux_v3_cfg_t const gw5902_gpio_pads[] = {
 336         /* CAN1_STBY */
 337         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 338         /* CAN2_STBY */
 339         IOMUX_PADS(PAD_SD3_CLK__GPIO7_IO03 | DIO_PAD_CFG),
 340         /* UART1_EN# */
 341         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 342         /* 5V_UVLO */
 343         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 344         /* ETI_IRQ# */
 345         IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
 346         /* DIO_IRQ# */
 347         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 348 };
 349
 350 static iomux_v3_cfg_t const gw5903_gpio_pads[] = {
 351         /* BKLT_12VEN */
 352         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 353         /* EMMY_PDN# */
 354         IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG),
 355         /* EMMY_CFG1# */
 356         IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
 357         /* EMMY_CFG1# */
 358         IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG),
 359         /* USBH1_PEN (EHCI) */
 360         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 361         /* USBDPC_PEN */
 362         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 363         /* TOUCH_RST */
 364         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 365         /* AUDIO_RST# */
 366         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 367         /* UART1_TEN# */
 368         IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG),
 369         /* LVDS_BKLEN # */
 370         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 371         /* RGMII_PDWN# */
 372         IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG),
 373         /* TOUCH_IRQ# */
 374         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 375         /* TOUCH_RST# */
 376         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 377 };
 378
 379 static iomux_v3_cfg_t const gw5904_gpio_pads[] = {
 380         /* IOEXP_PWREN# */
 381         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 382         /* IOEXP_IRQ# */
 383         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 384         /* DIOI2C_DIS# */
 385         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 386         /* UART_RS485 */
 387         IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG),
 388         /* UART_HALF */
 389         IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG),
 390         /* SKT1_WDIS# */
 391         IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG),
 392         /* SKT1_RST# */
 393         IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG),
 394         /* SKT2_WDIS# */
 395         IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG),
 396         /* SKT2_RST# */
 397         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 398         /* M2_OFF# */
 399         IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
 400         /* M2_WDIS# */
 401         IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
 402         /* M2_RST# */
 403         IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG),
 404         /* RS232_EN# */
 405         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 406 };
 407
 408 static iomux_v3_cfg_t const gw5905_gpio_pads[] = {
 409         /* EMMY_PDN# */
 410         IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
 411         /* MIPI_RST */
 412         IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
 413         /* MIPI_PWDN */
 414         IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
 415         /* USBEHCI_SEL */
 416         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 417         /* LVDS_BKLEN # */
 418         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 419         /* PCIESKT_WDIS# */
 420         IOMUX_PADS(PAD_GPIO_18__GPIO7_IO13 | DIO_PAD_CFG),
 421         /* SPK_SHDN# */
 422         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 423         /* DECT_RST# */
 424         IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
 425         /* USBH1_PEN (EHCI) */
 426         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 427         /* LVDS_PWM */
 428         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 429         /* CODEC_RST */
 430         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 431         /* GYRO_CONTROL/DATA_EN */
 432         IOMUX_PADS(PAD_CSI0_DAT8__GPIO5_IO26 | DIO_PAD_CFG),
 433         /* TOUCH_RST */
 434         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 435         /* TOUCH_IRQ */
 436         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 437 };
 438
 439 /* Digital I/O */
 440 struct dio_cfg gw51xx_dio[] = {
 441         {
 442                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 443                 IMX_GPIO_NR(1, 16),
 444                 { 0, 0 },
 445                 0
 446         },
 447         {
 448                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 449                 IMX_GPIO_NR(1, 19),
 450                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 451                 2
 452         },
 453         {
 454                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 455                 IMX_GPIO_NR(1, 17),
 456                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 457                 3
 458         },
 459         {
 460                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 461                 IMX_GPIO_NR(1, 18),
 462                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 463                 4
 464         },
 465 };
 466
 467 struct dio_cfg gw52xx_dio[] = {
 468         {
 469                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 470                 IMX_GPIO_NR(1, 16),
 471                 { 0, 0 },
 472                 0
 473         },
 474         {
 475                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 476                 IMX_GPIO_NR(1, 19),
 477                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 478                 2
 479         },
 480         {
 481                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 482                 IMX_GPIO_NR(1, 17),
 483                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 484                 3
 485         },
 486         {
 487                 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 488                 IMX_GPIO_NR(1, 20),
 489                 { 0, 0 },
 490                 0
 491         },
 492 };
 493
 494 struct dio_cfg gw53xx_dio[] = {
 495         {
 496                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 497                 IMX_GPIO_NR(1, 16),
 498                 { 0, 0 },
 499                 0
 500         },
 501         {
 502                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 503                 IMX_GPIO_NR(1, 19),
 504                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 505                 2
 506         },
 507         {
 508                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 509                 IMX_GPIO_NR(1, 17),
 510                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 511                 3
 512         },
 513         {
 514                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 515                 IMX_GPIO_NR(1, 20),
 516                 { 0, 0 },
 517                 0
 518         },
 519 };
 520
 521 struct dio_cfg gw54xx_dio[] = {
 522         {
 523                 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
 524                 IMX_GPIO_NR(1, 9),
 525                 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
 526                 1
 527         },
 528         {
 529                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 530                 IMX_GPIO_NR(1, 19),
 531                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 532                 2
 533         },
 534         {
 535                 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
 536                 IMX_GPIO_NR(2, 9),
 537                 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
 538                 3
 539         },
 540         {
 541                 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
 542                 IMX_GPIO_NR(2, 10),
 543                 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
 544                 4
 545         },
 546 };
 547
 548 struct dio_cfg gw551x_dio[] = {
 549         {
 550                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 551                 IMX_GPIO_NR(1, 19),
 552                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 553                 2
 554         },
 555         {
 556                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 557                 IMX_GPIO_NR(1, 17),
 558                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 559                 3
 560         },
 561 };
 562
 563 struct dio_cfg gw552x_dio[] = {
 564         {
 565                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 566                 IMX_GPIO_NR(1, 16),
 567                 { 0, 0 },
 568                 0
 569         },
 570         {
 571                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 572                 IMX_GPIO_NR(1, 19),
 573                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 574                 2
 575         },
 576         {
 577                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 578                 IMX_GPIO_NR(1, 17),
 579                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 580                 3
 581         },
 582         {
 583                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 584                 IMX_GPIO_NR(1, 20),
 585                 { 0, 0 },
 586                 0
 587         },
 588         {
 589                 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) },
 590                 IMX_GPIO_NR(5, 18),
 591                 { 0, 0 },
 592                 0
 593         },
 594         {
 595                 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) },
 596                 IMX_GPIO_NR(5, 20),
 597                 { 0, 0 },
 598                 0
 599         },
 600         {
 601                 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) },
 602                 IMX_GPIO_NR(5, 21),
 603                 { 0, 0 },
 604                 0
 605         },
 606         {
 607                 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) },
 608                 IMX_GPIO_NR(5, 22),
 609                 { 0, 0 },
 610                 0
 611         },
 612         {
 613                 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) },
 614                 IMX_GPIO_NR(5, 23),
 615                 { 0, 0 },
 616                 0
 617         },
 618         {
 619                 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) },
 620                 IMX_GPIO_NR(5, 25),
 621                 { 0, 0 },
 622                 0
 623         },
 624 };
 625
 626 struct dio_cfg gw553x_dio[] = {
 627         {
 628                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 629                 IMX_GPIO_NR(1, 16),
 630                 { 0, 0 },
 631                 0
 632         },
 633         {
 634                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 635                 IMX_GPIO_NR(1, 19),
 636                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 637                 2
 638         },
 639         {
 640                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 641                 IMX_GPIO_NR(1, 17),
 642                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 643                 3
 644         },
 645         {
 646                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 647                 IMX_GPIO_NR(1, 18),
 648                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 649                 4
 650         },
 651 };
 652
 653 struct dio_cfg gw560x_dio[] = {
 654         {
 655                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 656                 IMX_GPIO_NR(1, 16),
 657                 { 0, 0 },
 658                 0
 659         },
 660         {
 661                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 662                 IMX_GPIO_NR(1, 19),
 663                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 664                 2
 665         },
 666         {
 667                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 668                 IMX_GPIO_NR(1, 17),
 669                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 670                 3
 671         },
 672         {
 673                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 674                 IMX_GPIO_NR(1, 20),
 675                 { 0, 0 },
 676                 0
 677         },
 678 };
 679
 680 struct dio_cfg gw5901_dio[] = {
 681         {
 682                 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
 683                 IMX_GPIO_NR(5, 14),
 684                 { 0, 0 },
 685                 0
 686         },
 687         {
 688                 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
 689                 IMX_GPIO_NR(5, 15),
 690                 { 0, 0 },
 691                 0
 692         },
 693         {
 694                 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
 695                 IMX_GPIO_NR(5, 16),
 696                 { 0, 0 },
 697                 0
 698         },
 699         {
 700                 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
 701                 IMX_GPIO_NR(5, 17),
 702                 { 0, 0 },
 703                 0
 704         },
 705 };
 706
 707 struct dio_cfg gw5902_dio[] = {
 708         {
 709                 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
 710                 IMX_GPIO_NR(5, 14),
 711                 { 0, 0 },
 712                 0
 713         },
 714         {
 715                 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
 716                 IMX_GPIO_NR(5, 15),
 717                 { 0, 0 },
 718                 0
 719         },
 720         {
 721                 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
 722                 IMX_GPIO_NR(5, 16),
 723                 { 0, 0 },
 724                 0
 725         },
 726         {
 727                 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
 728                 IMX_GPIO_NR(5, 17),
 729                 { 0, 0 },
 730                 0
 731         },
 732 };
 733
 734 struct dio_cfg gw5903_dio[] = {
 735 };
 736
 737 struct dio_cfg gw5904_dio[] = {
 738         {
 739                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 740                 IMX_GPIO_NR(1, 16),
 741                 { 0, 0 },
 742                 0
 743         },
 744         {
 745                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 746                 IMX_GPIO_NR(1, 19),
 747                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 748                 2
 749         },
 750         {
 751                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 752                 IMX_GPIO_NR(1, 17),
 753                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 754                 3
 755         },
 756         {
 757                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 758                 IMX_GPIO_NR(1, 20),
 759                 { 0, 0 },
 760                 0
 761         },
 762         {
 763                 {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) },
 764                 IMX_GPIO_NR(2, 0),
 765                 { 0, 0 },
 766                 0
 767         },
 768         {
 769                 {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) },
 770                 IMX_GPIO_NR(2, 1),
 771                 { 0, 0 },
 772                 0
 773         },
 774         {
 775                 {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) },
 776                 IMX_GPIO_NR(2, 2),
 777                 { 0, 0 },
 778                 0
 779         },
 780         {
 781                 {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) },
 782                 IMX_GPIO_NR(2, 3),
 783                 { 0, 0 },
 784                 0
 785         },
 786         {
 787                 {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) },
 788                 IMX_GPIO_NR(2, 4),
 789                 { 0, 0 },
 790                 0
 791         },
 792         {
 793                 {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) },
 794                 IMX_GPIO_NR(2, 5),
 795                 { 0, 0 },
 796                 0
 797         },
 798         {
 799                 {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) },
 800                 IMX_GPIO_NR(2, 6),
 801                 { 0, 0 },
 802                 0
 803         },
 804         {
 805                 {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) },
 806                 IMX_GPIO_NR(2, 7),
 807                 { 0, 0 },
 808                 0
 809         },
 810 };
 811
 812 struct dio_cfg gw5906_dio[] = {
 813         {
 814                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 815                 IMX_GPIO_NR(1, 16),
 816                 { 0, 0 },
 817                 0
 818         },
 819         {
 820                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 821                 IMX_GPIO_NR(1, 19),
 822                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 823                 2
 824         },
 825         {
 826                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 827                 IMX_GPIO_NR(1, 17),
 828                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 829                 3
 830         },
 831         {
 832                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 833                 IMX_GPIO_NR(1, 20),
 834                 { 0, 0 },
 835                 0
 836         },
 837 };
 838
 839 /*
 840  * Board Specific GPIO
 841  */
 842 struct ventana gpio_cfg[GW_UNKNOWN] = {
 843         /* GW5400proto */
 844         {
 845                 .gpio_pads = gw54xx_gpio_pads,
 846                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 847                 .dio_cfg = gw54xx_dio,
 848                 .dio_num = ARRAY_SIZE(gw54xx_dio),
 849                 .mezz_pwren = IMX_GPIO_NR(4, 7),
 850                 .mezz_irq = IMX_GPIO_NR(4, 9),
 851                 .rs485en = IMX_GPIO_NR(3, 24),
 852                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 853                 .pcie_sson = IMX_GPIO_NR(1, 20),
 854                 .mmc_cd = IMX_GPIO_NR(7, 0),
 855         },
 856
 857         /* GW51xx */
 858         {
 859                 .gpio_pads = gw51xx_gpio_pads,
 860                 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
 861                 .dio_cfg = gw51xx_dio,
 862                 .dio_num = ARRAY_SIZE(gw51xx_dio),
 863                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 864                 .mezz_irq = IMX_GPIO_NR(2, 18),
 865                 .gps_shdn = IMX_GPIO_NR(1, 2),
 866                 .wdis = IMX_GPIO_NR(7, 12),
 867         },
 868
 869         /* GW52xx */
 870         {
 871                 .gpio_pads = gw52xx_gpio_pads,
 872                 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
 873                 .dio_cfg = gw52xx_dio,
 874                 .dio_num = ARRAY_SIZE(gw52xx_dio),
 875                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 876                 .mezz_irq = IMX_GPIO_NR(2, 18),
 877                 .gps_shdn = IMX_GPIO_NR(1, 27),
 878                 .usb_sel = IMX_GPIO_NR(1, 2),
 879                 .wdis = IMX_GPIO_NR(7, 12),
 880                 .msata_en = GP_MSATA_SEL,
 881                 .rs232_en = GP_RS232_EN,
 882                 .vsel_pin = IMX_GPIO_NR(6, 14),
 883                 .mmc_cd = IMX_GPIO_NR(7, 0),
 884         },
 885
 886         /* GW53xx */
 887         {
 888                 .gpio_pads = gw53xx_gpio_pads,
 889                 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
 890                 .dio_cfg = gw53xx_dio,
 891                 .dio_num = ARRAY_SIZE(gw53xx_dio),
 892                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 893                 .mezz_irq = IMX_GPIO_NR(2, 18),
 894                 .gps_shdn = IMX_GPIO_NR(1, 27),
 895                 .wdis = IMX_GPIO_NR(7, 12),
 896                 .msata_en = GP_MSATA_SEL,
 897                 .rs232_en = GP_RS232_EN,
 898                 .vsel_pin = IMX_GPIO_NR(6, 14),
 899                 .mmc_cd = IMX_GPIO_NR(7, 0),
 900         },
 901
 902         /* GW54xx */
 903         {
 904                 .gpio_pads = gw54xx_gpio_pads,
 905                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 906                 .dio_cfg = gw54xx_dio,
 907                 .dio_num = ARRAY_SIZE(gw54xx_dio),
 908                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 909                 .mezz_irq = IMX_GPIO_NR(2, 18),
 910                 .rs485en = IMX_GPIO_NR(7, 1),
 911                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 912                 .pcie_sson = IMX_GPIO_NR(1, 20),
 913                 .wdis = IMX_GPIO_NR(5, 17),
 914                 .msata_en = GP_MSATA_SEL,
 915                 .rs232_en = GP_RS232_EN,
 916                 .vsel_pin = IMX_GPIO_NR(6, 14),
 917                 .mmc_cd = IMX_GPIO_NR(7, 0),
 918         },
 919
 920         /* GW551x */
 921         {
 922                 .gpio_pads = gw551x_gpio_pads,
 923                 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
 924                 .dio_cfg = gw551x_dio,
 925                 .dio_num = ARRAY_SIZE(gw551x_dio),
 926                 .wdis = IMX_GPIO_NR(7, 12),
 927         },
 928
 929         /* GW552x */
 930         {
 931                 .gpio_pads = gw552x_gpio_pads,
 932                 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
 933                 .dio_cfg = gw552x_dio,
 934                 .dio_num = ARRAY_SIZE(gw552x_dio),
 935                 .usb_sel = IMX_GPIO_NR(1, 7),
 936                 .wdis = IMX_GPIO_NR(7, 12),
 937                 .msata_en = GP_MSATA_SEL,
 938         },
 939
 940         /* GW553x */
 941         {
 942                 .gpio_pads = gw553x_gpio_pads,
 943                 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
 944                 .dio_cfg = gw553x_dio,
 945                 .dio_num = ARRAY_SIZE(gw553x_dio),
 946                 .wdis = IMX_GPIO_NR(7, 12),
 947                 .vsel_pin = IMX_GPIO_NR(6, 14),
 948                 .mmc_cd = IMX_GPIO_NR(7, 0),
 949         },
 950
 951         /* GW560x */
 952         {
 953                 .gpio_pads = gw560x_gpio_pads,
 954                 .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2,
 955                 .dio_cfg = gw560x_dio,
 956                 .dio_num = ARRAY_SIZE(gw560x_dio),
 957                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 958                 .mezz_irq = IMX_GPIO_NR(2, 18),
 959                 .rs232_en = GP_RS232_EN,
 960                 .wdis = IMX_GPIO_NR(7, 12),
 961                 .mmc_cd = IMX_GPIO_NR(7, 0),
 962         },
 963
 964         /* GW5901 */
 965         {
 966                 .gpio_pads = gw5901_gpio_pads,
 967                 .num_pads = ARRAY_SIZE(gw5901_gpio_pads)/2,
 968                 .dio_cfg = gw5901_dio,
 969         },
 970
 971         /* GW5902 */
 972         {
 973                 .gpio_pads = gw5902_gpio_pads,
 974                 .num_pads = ARRAY_SIZE(gw5902_gpio_pads)/2,
 975                 .dio_cfg = gw5902_dio,
 976                 .rs232_en = GP_RS232_EN,
 977         },
 978
 979         /* GW5903 */
 980         {
 981                 .gpio_pads = gw5903_gpio_pads,
 982                 .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2,
 983                 .dio_cfg = gw5903_dio,
 984                 .dio_num = ARRAY_SIZE(gw5903_dio),
 985                 .mmc_cd = IMX_GPIO_NR(6, 11),
 986         },
 987
 988         /* GW5904 */
 989         {
 990                 .gpio_pads = gw5904_gpio_pads,
 991                 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
 992                 .dio_cfg = gw5904_dio,
 993                 .dio_num = ARRAY_SIZE(gw5904_dio),
 994                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 995                 .mezz_irq = IMX_GPIO_NR(2, 18),
 996         },
 997
 998         /* GW5905 */
 999         {
1000                 .gpio_pads = gw5905_gpio_pads,
1001                 .num_pads = ARRAY_SIZE(gw5905_gpio_pads)/2,
1002                 .wdis = IMX_GPIO_NR(7, 13),
1003         },
1004
1005         /* GW5906 */
1006         {
1007                 .gpio_pads = gw552x_gpio_pads,
1008                 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
1009                 .dio_cfg = gw5906_dio,
1010                 .dio_num = ARRAY_SIZE(gw5906_dio),
1011                 .usb_sel = IMX_GPIO_NR(1, 7),
1012                 .wdis = IMX_GPIO_NR(7, 12),
1013                 .msata_en = GP_MSATA_SEL,
1014         },
1015
1016         /* GW5907 */
1017         {
1018                 .gpio_pads = gw51xx_gpio_pads,
1019                 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
1020                 .dio_cfg = gw51xx_dio,
1021                 .dio_num = ARRAY_SIZE(gw51xx_dio),
1022                 .wdis = IMX_GPIO_NR(7, 12),
1023         },
1024
1025         /* GW5908 */
1026         {
1027                 .gpio_pads = gw53xx_gpio_pads,
1028                 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
1029                 .dio_cfg = gw53xx_dio,
1030                 .dio_num = ARRAY_SIZE(gw53xx_dio),
1031                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1032                 .mezz_irq = IMX_GPIO_NR(2, 18),
1033                 .gps_shdn = IMX_GPIO_NR(1, 27),
1034                 .wdis = IMX_GPIO_NR(7, 12),
1035                 .msata_en = GP_MSATA_SEL,
1036                 .rs232_en = GP_RS232_EN,
1037         },
1038
1039         /* GW5909 */
1040         {
1041                 .gpio_pads = gw5904_gpio_pads,
1042                 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1043                 .dio_cfg = gw5904_dio,
1044                 .dio_num = ARRAY_SIZE(gw5904_dio),
1045                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1046                 .mezz_irq = IMX_GPIO_NR(2, 18),
1047         },
1048 };
1049
1050 #define SETUP_GPIO_OUTPUT(gpio, name, level) \
1051         gpio_request(gpio, name); \
1052         gpio_direction_output(gpio, level);
1053 #define SETUP_GPIO_INPUT(gpio, name) \
1054         gpio_request(gpio, name); \
1055         gpio_direction_input(gpio);
1056 void setup_iomux_gpio(int board, struct ventana_board_info *info)
1057 {
1058         if (board >= GW_UNKNOWN)
1059                 return;
1060
1061         /* board specific iomux */
1062         imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
1063                                          gpio_cfg[board].num_pads);
1064
1065         /* RS232_EN# */
1066         if (gpio_cfg[board].rs232_en) {
1067                 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#");
1068                 gpio_direction_output(gpio_cfg[board].rs232_en, 0);
1069         }
1070
1071         /* MSATA Enable - default to PCI */
1072         if (gpio_cfg[board].msata_en) {
1073                 gpio_request(gpio_cfg[board].msata_en, "msata_en");
1074                 gpio_direction_output(gpio_cfg[board].msata_en, 0);
1075         }
1076
1077         /* Expansion Mezzanine IO */
1078         if (gpio_cfg[board].mezz_pwren) {
1079                 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
1080                 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
1081         }
1082         if (gpio_cfg[board].mezz_irq) {
1083                 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
1084                 gpio_direction_input(gpio_cfg[board].mezz_irq);
1085         }
1086
1087         /* RS485 Transmit Enable */
1088         if (gpio_cfg[board].rs485en) {
1089                 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
1090                 gpio_direction_output(gpio_cfg[board].rs485en, 0);
1091         }
1092
1093         /* GPS_SHDN */
1094         if (gpio_cfg[board].gps_shdn) {
1095                 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
1096                 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
1097         }
1098
1099         /* DIOI2C_DIS# */
1100         if (gpio_cfg[board].dioi2c_en) {
1101                 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
1102                 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
1103         }
1104
1105         /* PCICK_SSON: disable spread-spectrum clock */
1106         if (gpio_cfg[board].pcie_sson) {
1107                 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
1108                 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
1109         }
1110
1111         /* USBOTG mux routing */
1112         if (gpio_cfg[board].usb_sel) {
1113                 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
1114                 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
1115         }
1116
1117         /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
1118         if (gpio_cfg[board].wdis) {
1119                 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
1120                 gpio_direction_output(gpio_cfg[board].wdis, 1);
1121         }
1122
1123         /* sense vselect pin to see if we support uhs-i */
1124         if (gpio_cfg[board].vsel_pin) {
1125                 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect");
1126                 gpio_direction_input(gpio_cfg[board].vsel_pin);
1127                 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin);
1128         }
1129
1130         /* microSD CD */
1131         if (gpio_cfg[board].mmc_cd) {
1132                 gpio_request(gpio_cfg[board].mmc_cd, "sd_cd");
1133                 gpio_direction_input(gpio_cfg[board].mmc_cd);
1134         }
1135
1136         /* Anything else board specific */
1137         switch(board) {
1138         case GW560x:
1139                 gpio_request(IMX_GPIO_NR(4, 26), "12p0_en");
1140                 gpio_direction_output(IMX_GPIO_NR(4, 26), 1);
1141                 break;
1142         case GW5901:
1143                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can_stby", 0);
1144                 break;
1145         case GW5902:
1146                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can1_stby", 0);
1147                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 3), "can2_stby", 0);
1148                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "5P0V_EN", 1);
1149                 break;
1150         case GW5903:
1151                 gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr");
1152                 gpio_direction_output(IMX_GPIO_NR(3, 31), 1);
1153                 gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr");
1154                 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1155                 gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr");
1156                 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1157                 gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en");
1158                 gpio_direction_output(IMX_GPIO_NR(1, 25), 1);
1159                 gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#");
1160                 gpio_direction_input(IMX_GPIO_NR(4, 6));
1161                 gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst");
1162                 gpio_direction_output(IMX_GPIO_NR(4, 8), 1);
1163                 gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven");
1164                 gpio_direction_output(IMX_GPIO_NR(1, 7), 1);
1165                 break;
1166         case GW5909:
1167         case GW5904:
1168                 gpio_request(IMX_GPIO_NR(4, 23), "rs485_en");
1169                 gpio_direction_output(IMX_GPIO_NR(4, 23), 0);
1170                 gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#");
1171                 gpio_direction_output(IMX_GPIO_NR(5, 11), 1);
1172                 gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#");
1173                 gpio_direction_output(IMX_GPIO_NR(5, 12), 1);
1174                 gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#");
1175                 gpio_direction_output(IMX_GPIO_NR(5, 13), 1);
1176                 gpio_request(IMX_GPIO_NR(1, 15), "m2_off#");
1177                 gpio_direction_output(IMX_GPIO_NR(1, 15), 1);
1178                 gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#");
1179                 gpio_direction_output(IMX_GPIO_NR(1, 14), 1);
1180                 gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#");
1181                 gpio_direction_output(IMX_GPIO_NR(1, 13), 1);
1182                 break;
1183         case GW5905:
1184                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 7), "usb_pcisel", 0);
1185                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 9), "lvds_cabc", 1);
1186                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 14), "mipi_pdwn", 1);
1187                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 15), "mipi_rst#", 0);
1188                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(2, 3), "emmy_pdwn#", 1);
1189                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 5), "spk_shdn#", 0);
1190                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 0);
1191                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 6), "touch_irq", 0);
1192                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 5), "flash_en1", 0);
1193                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 6), "flash_en2", 0);
1194                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 14), "dect_rst#", 1);
1195                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 17), "codec_rst#", 0);
1196                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 26), "imu_den", 1);
1197                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "lvds_cabc", 0);
1198                 mdelay(100);
1199                 /*
1200                  * gauruntee touch controller comes out of reset with INT
1201                  * low for address
1202                  */
1203                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 1);
1204                 break;
1205         }
1206 }
1207
1208 /* setup GPIO pinmux and default configuration per baseboard and env */
1209 void setup_board_gpio(int board, struct ventana_board_info *info)
1210 {
1211         const char *s;
1212         char arg[10];
1213         size_t len;
1214         int i;
1215         int quiet = simple_strtol(env_get("quiet"), NULL, 10);
1216
1217         if (board >= GW_UNKNOWN)
1218                 return;
1219
1220         /* RS232_EN# */
1221         if (gpio_cfg[board].rs232_en) {
1222                 gpio_direction_output(gpio_cfg[board].rs232_en,
1223                                       (hwconfig("rs232")) ? 0 : 1);
1224         }
1225
1226         /* MSATA Enable */
1227         if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1228                 gpio_direction_output(GP_MSATA_SEL,
1229                                       (hwconfig("msata")) ? 1 : 0);
1230         }
1231
1232         /* USBOTG Select (PCISKT or FrontPanel) */
1233         if (gpio_cfg[board].usb_sel) {
1234                 gpio_direction_output(gpio_cfg[board].usb_sel,
1235                                       (hwconfig("usb_pcisel")) ? 1 : 0);
1236         }
1237
1238         /*
1239          * Configure DIO pinmux/padctl registers
1240          * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
1241          */
1242         for (i = 0; i < gpio_cfg[board].dio_num; i++) {
1243                 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
1244                 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
1245                 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
1246
1247                 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
1248                         continue;
1249                 sprintf(arg, "dio%d", i);
1250                 if (!hwconfig(arg))
1251                         continue;
1252                 s = hwconfig_subarg(arg, "padctrl", &len);
1253                 if (s) {
1254                         ctrl = MUX_PAD_CTRL(hextoul(s, NULL)
1255                                             & 0x1ffff) | MUX_MODE_SION;
1256                 }
1257                 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
1258                         if (!quiet) {
1259                                 printf("DIO%d:  GPIO%d_IO%02d (gpio-%d)\n", i,
1260                                        (cfg->gpio_param/32)+1,
1261                                        cfg->gpio_param%32,
1262                                        cfg->gpio_param);
1263                         }
1264                         imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
1265                                                ctrl);
1266                         gpio_requestf(cfg->gpio_param, "dio%d", i);
1267                         gpio_direction_input(cfg->gpio_param);
1268                 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
1269                            cfg->pwm_padmux) {
1270                         if (!cfg->pwm_param) {
1271                                 printf("DIO%d:  Error: pwm config invalid\n",
1272                                         i);
1273                                 continue;
1274                         }
1275                         if (!quiet)
1276                                 printf("DIO%d:  pwm%d\n", i, cfg->pwm_param);
1277                         imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
1278                                                MUX_PAD_CTRL(ctrl));
1279                 }
1280         }
1281
1282         if (!quiet) {
1283                 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1284                         printf("MSATA: %s\n", (hwconfig("msata") ?
1285                                "enabled" : "disabled"));
1286                 }
1287                 if (gpio_cfg[board].rs232_en) {
1288                         printf("RS232: %s\n", (hwconfig("rs232")) ?
1289                                "enabled" : "disabled");
1290                 }
1291         }
1292 }
1293
1294 /* setup board specific PMIC */
1295 void setup_pmic(void)
1296 {
1297         struct pmic *p;
1298         struct ventana_board_info ventana_info;
1299         int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1300         const int i2c_pmic = 1;
1301         u32 reg;
1302         char rev;
1303         int i;
1304
1305         /* determine board revision */
1306         rev = 'A';
1307         for (i = sizeof(ventana_info.model) - 1; i > 0; i--) {
1308                 if (ventana_info.model[i] >= 'A') {
1309                         rev = ventana_info.model[i];
1310                         break;
1311                 }
1312         }
1313
1314         i2c_set_bus_num(i2c_pmic);
1315
1316         /* configure PFUZE100 PMIC */
1317         if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
1318                 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
1319                 power_pfuze100_init(i2c_pmic);
1320                 p = pmic_get("PFUZE100");
1321                 if (p && !pmic_probe(p)) {
1322                         pmic_reg_read(p, PFUZE100_DEVICEID, &reg);
1323                         printf("PMIC:  PFUZE100 ID=0x%02x\n", reg);
1324
1325                         /* Set VGEN1 to 1.5V and enable */
1326                         pmic_reg_read(p, PFUZE100_VGEN1VOL, &reg);
1327                         reg &= ~(LDO_VOL_MASK);
1328                         reg |= (LDOA_1_50V | LDO_EN);
1329                         pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
1330
1331                         /* Set SWBST to 5.0V and enable */
1332                         pmic_reg_read(p, PFUZE100_SWBSTCON1, &reg);
1333                         reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
1334                         reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
1335                         pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
1336
1337                         if (board == GW54xx && (rev == 'G')) {
1338                                 /* Disable VGEN5 */
1339                                 pmic_reg_write(p, PFUZE100_VGEN5VOL, 0);
1340
1341                                 /* Set VGEN6 to 2.5V and enable */
1342                                 pmic_reg_read(p, PFUZE100_VGEN6VOL, &reg);
1343                                 reg &= ~(LDO_VOL_MASK);
1344                                 reg |= (LDOB_2_50V | LDO_EN);
1345                                 pmic_reg_write(p, PFUZE100_VGEN6VOL, reg);
1346                         }
1347                 }
1348
1349                 /* put all switchers in continuous mode */
1350                 pmic_reg_read(p, PFUZE100_SW1ABMODE, &reg);
1351                 reg &= ~(SW_MODE_MASK);
1352                 reg |= PWM_PWM;
1353                 pmic_reg_write(p, PFUZE100_SW1ABMODE, reg);
1354
1355                 pmic_reg_read(p, PFUZE100_SW2MODE, &reg);
1356                 reg &= ~(SW_MODE_MASK);
1357                 reg |= PWM_PWM;
1358                 pmic_reg_write(p, PFUZE100_SW2MODE, reg);
1359
1360                 pmic_reg_read(p, PFUZE100_SW3AMODE, &reg);
1361                 reg &= ~(SW_MODE_MASK);
1362                 reg |= PWM_PWM;
1363                 pmic_reg_write(p, PFUZE100_SW3AMODE, reg);
1364
1365                 pmic_reg_read(p, PFUZE100_SW3BMODE, &reg);
1366                 reg &= ~(SW_MODE_MASK);
1367                 reg |= PWM_PWM;
1368                 pmic_reg_write(p, PFUZE100_SW3BMODE, reg);
1369
1370                 pmic_reg_read(p, PFUZE100_SW4MODE, &reg);
1371                 reg &= ~(SW_MODE_MASK);
1372                 reg |= PWM_PWM;
1373                 pmic_reg_write(p, PFUZE100_SW4MODE, reg);
1374         }
1375
1376         /* configure LTC3676 PMIC */
1377         else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
1378                 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
1379                 power_ltc3676_init(i2c_pmic);
1380                 p = pmic_get("LTC3676_PMIC");
1381                 if (!p || pmic_probe(p))
1382                         return;
1383                 puts("PMIC:  LTC3676\n");
1384                 /*
1385                  * set board-specific scalar for max CPU frequency
1386                  * per CPU based on the LDO enabled Operating Ranges
1387                  * defined in the respective IMX6DQ and IMX6SDL
1388                  * datasheets. The voltage resulting from the R1/R2
1389                  * feedback inputs on Ventana is 1308mV. Note that this
1390                  * is a bit shy of the Vmin of 1350mV in the datasheet
1391                  * for LDO enabled mode but is as high as we can go.
1392                  */
1393                 switch (board) {
1394                 case GW560x:
1395                         /* mask PGOOD during SW3 transition */
1396                         pmic_reg_write(p, LTC3676_DVB3B,
1397                                        0x1f | LTC3676_PGOOD_MASK);
1398                         /* set SW3 (VDD_ARM) */
1399                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1400                         break;
1401                 case GW5903:
1402                         /* mask PGOOD during SW3 transition */
1403                         pmic_reg_write(p, LTC3676_DVB3B,
1404                                        0x1f | LTC3676_PGOOD_MASK);
1405                         /* set SW3 (VDD_ARM) */
1406                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1407
1408                         /* mask PGOOD during SW4 transition */
1409                         pmic_reg_write(p, LTC3676_DVB4B,
1410                                        0x1f | LTC3676_PGOOD_MASK);
1411                         /* set SW4 (VDD_SOC) */
1412                         pmic_reg_write(p, LTC3676_DVB4A, 0x1f);
1413                         break;
1414                 case GW5905:
1415                         /* mask PGOOD during SW1 transition */
1416                         pmic_reg_write(p, LTC3676_DVB1B,
1417                                        0x1f | LTC3676_PGOOD_MASK);
1418                         /* set SW1 (VDD_ARM) */
1419                         pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1420
1421                         /* mask PGOOD during SW3 transition */
1422                         pmic_reg_write(p, LTC3676_DVB3B,
1423                                        0x1f | LTC3676_PGOOD_MASK);
1424                         /* set SW3 (VDD_SOC) */
1425                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1426                         break;
1427                 default:
1428                         /* mask PGOOD during SW1 transition */
1429                         pmic_reg_write(p, LTC3676_DVB1B,
1430                                        0x1f | LTC3676_PGOOD_MASK);
1431                         /* set SW1 (VDD_SOC) */
1432                         pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1433
1434                         /* mask PGOOD during SW3 transition */
1435                         pmic_reg_write(p, LTC3676_DVB3B,
1436                                        0x1f | LTC3676_PGOOD_MASK);
1437                         /* set SW3 (VDD_ARM) */
1438                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1439                 }
1440
1441                 /* put all switchers in continuous mode */
1442                 pmic_reg_write(p, LTC3676_BUCK1, 0xc0);
1443                 pmic_reg_write(p, LTC3676_BUCK2, 0xc0);
1444                 pmic_reg_write(p, LTC3676_BUCK3, 0xc0);
1445                 pmic_reg_write(p, LTC3676_BUCK4, 0xc0);
1446         }
1447 }
1448
1449 #include <fdt_support.h>
1450 #define WDOG1_ADDR      0x20bc000
1451 #define WDOG2_ADDR      0x20c0000
1452 #define GPIO3_ADDR      0x20a4000
1453 #define USDHC3_ADDR     0x2198000
1454
1455 static void ft_board_wdog_fixup(void *blob, phys_addr_t addr)
1456 {
1457         int off = fdt_node_offset_by_compat_reg(blob, "fsl,imx6q-wdt", addr);
1458
1459         if (off) {
1460                 fdt_delprop(blob, off, "ext-reset-output");
1461                 fdt_delprop(blob, off, "fsl,ext-reset-output");
1462         }
1463 }
1464
1465 void ft_early_fixup(void *blob, int board_type)
1466 {
1467         struct ventana_board_info *info = &ventana_info;
1468         char rev = 0;
1469         int i;
1470
1471         /* determine board revision */
1472         for (i = sizeof(ventana_info.model) - 1; i > 0; i--) {
1473                 if (ventana_info.model[i] >= 'A') {
1474                         rev = ventana_info.model[i];
1475                         break;
1476                 }
1477         }
1478
1479         /*
1480          * Board model specific fixups
1481          */
1482         switch (board_type) {
1483         case GW51xx:
1484                 /*
1485                  * disable wdog node for GW51xx-A/B to work around
1486                  * errata causing wdog timer to be unreliable.
1487                  */
1488                 if (rev >= 'A' && rev < 'C') {
1489                         i = fdt_node_offset_by_compat_reg(blob, "fsl,imx6q-wdt",
1490                                                           WDOG1_ADDR);
1491                         if (i)
1492                                 fdt_status_disabled(blob, i);
1493                 }
1494
1495                 /* GW51xx-E adds WDOG1_B external reset */
1496                 if (rev < 'E')
1497                         ft_board_wdog_fixup(blob, WDOG1_ADDR);
1498                 break;
1499
1500         case GW52xx:
1501                 /* GW522x Uses GPIO3_IO23 instead of GPIO1_IO29 */
1502                 if (info->model[4] == '2') {
1503                         u32 handle = 0;
1504                         u32 *range = NULL;
1505
1506                         i = fdt_node_offset_by_compatible(blob, -1,
1507                                                           "fsl,imx6q-pcie");
1508                         if (i)
1509                                 range = (u32 *)fdt_getprop(blob, i,
1510                                                            "reset-gpio", NULL);
1511
1512                         if (range) {
1513                                 i = fdt_node_offset_by_compat_reg(blob,
1514                                         "fsl,imx6q-gpio", GPIO3_ADDR);
1515                                 if (i)
1516                                         handle = fdt_get_phandle(blob, i);
1517                                 if (handle) {
1518                                         range[0] = cpu_to_fdt32(handle);
1519                                         range[1] = cpu_to_fdt32(23);
1520                                 }
1521                         }
1522
1523                         /* these have broken usd_vsel */
1524                         if (strstr((const char *)info->model, "SP318-B") ||
1525                             strstr((const char *)info->model, "SP331-B"))
1526                                 gpio_cfg[board_type].usd_vsel = 0;
1527
1528                         /* GW522x-B adds WDOG1_B external reset */
1529                         if (rev < 'B')
1530                                 ft_board_wdog_fixup(blob, WDOG1_ADDR);
1531                 }
1532
1533                 /* GW520x-E adds WDOG1_B external reset */
1534                 else if (info->model[4] == '0' && rev < 'E')
1535                         ft_board_wdog_fixup(blob, WDOG1_ADDR);
1536                 break;
1537
1538         case GW53xx:
1539                 /* GW53xx-E adds WDOG1_B external reset */
1540                 if (rev < 'E')
1541                         ft_board_wdog_fixup(blob, WDOG1_ADDR);
1542                 break;
1543
1544         case GW54xx:
1545                 /*
1546                  * disable serial2 node for GW54xx for compatibility with older
1547                  * 3.10.x kernel that improperly had this node enabled in the DT
1548                  */
1549                 fdt_set_status_by_alias(blob, "serial2", FDT_STATUS_DISABLED,
1550                                         0);
1551
1552                 /* GW54xx-E adds WDOG2_B external reset */
1553                 if (rev < 'E')
1554                         ft_board_wdog_fixup(blob, WDOG2_ADDR);
1555                 break;
1556
1557         case GW551x:
1558                 /* GW551x-C adds WDOG1_B external reset */
1559                 if (rev < 'C')
1560                         ft_board_wdog_fixup(blob, WDOG1_ADDR);
1561                 break;
1562         case GW5901:
1563         case GW5902:
1564                 /* GW5901/GW5901 revB adds WDOG1_B as an external reset */
1565                 if (rev < 'B')
1566                         ft_board_wdog_fixup(blob, WDOG1_ADDR);
1567                 break;
1568         }
1569
1570         /* remove no-1-8-v if UHS-I support is present */
1571         if (gpio_cfg[board_type].usd_vsel) {
1572                 debug("Enabling UHS-I support\n");
1573                 i = fdt_node_offset_by_compat_reg(blob, "fsl,imx6q-usdhc",
1574                                                   USDHC3_ADDR);
1575                 if (i)
1576                         fdt_delprop(blob, i, "no-1-8-v");
1577         }
1578 }
1579
1580 #ifdef CONFIG_FSL_ESDHC_IMX
1581 static struct fsl_esdhc_cfg usdhc_cfg[2];
1582
1583 int board_mmc_init(struct bd_info *bis)
1584 {
1585         struct ventana_board_info ventana_info;
1586         int board_type = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1587         int ret;
1588
1589         switch (board_type) {
1590         case GW52xx:
1591         case GW53xx:
1592         case GW54xx:
1593         case GW553x:
1594                 /* usdhc3: 4bit microSD */
1595                 SETUP_IOMUX_PADS(usdhc3_pads);
1596                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1597                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1598                 usdhc_cfg[0].max_bus_width = 4;
1599                 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1600         case GW560x:
1601                 /* usdhc2: 8-bit eMMC */
1602                 SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads);
1603                 usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR;
1604                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1605                 usdhc_cfg[0].max_bus_width = 8;
1606                 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1607                 if (ret)
1608                         return ret;
1609                 /* usdhc3: 4-bit microSD */
1610                 SETUP_IOMUX_PADS(usdhc3_pads);
1611                 usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR;
1612                 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1613                 usdhc_cfg[1].max_bus_width = 4;
1614                 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1615         case GW5903:
1616                 /* usdhc3: 8-bit eMMC */
1617                 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1618                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1619                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1620                 usdhc_cfg[0].max_bus_width = 8;
1621                 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1622                 if (ret)
1623                         return ret;
1624                 /* usdhc2: 4-bit microSD */
1625                 SETUP_IOMUX_PADS(gw5904_mmc_pads);
1626                 usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR;
1627                 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1628                 usdhc_cfg[1].max_bus_width = 4;
1629                 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1630         case GW5904:
1631         case GW5905:
1632         case GW5909:
1633                 /* usdhc3: 8bit eMMC */
1634                 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1635                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1636                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1637                 usdhc_cfg[0].max_bus_width = 8;
1638                 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1639         default:
1640                 /* doesn't have MMC */
1641                 printf("None");
1642                 return -1;
1643         }
1644 }
1645
1646 int board_mmc_getcd(struct mmc *mmc)
1647 {
1648         struct ventana_board_info ventana_info;
1649         struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
1650         int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1651         int gpio = gpio_cfg[board].mmc_cd;
1652
1653         /* Card Detect */
1654         switch (board) {
1655         case GW560x:
1656                 /* emmc is always present */
1657                 if (cfg->esdhc_base == USDHC2_BASE_ADDR)
1658                         return 1;
1659                 break;
1660         case GW5903:
1661         case GW5904:
1662         case GW5905:
1663         case GW5909:
1664                 /* emmc is always present */
1665                 if (cfg->esdhc_base == USDHC3_BASE_ADDR)
1666                         return 1;
1667                 break;
1668         }
1669
1670         if (gpio) {
1671                 debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio));
1672                 return !gpio_get_value(gpio);
1673         }
1674
1675         return -1;
1676 }
1677
1678 #endif /* CONFIG_FSL_ESDHC_IMX */