board/gateworks/gw_ventana/common.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2013 Gateworks Corporation
   4  *
   5  * Author: Tim Harvey <tharvey@gateworks.com>
   6  */
   7
   8 #include <common.h>
   9 #include <asm/arch/clock.h>
  10 #include <asm/arch/mx6-pins.h>
  11 #include <asm/arch/sys_proto.h>
  12 #include <asm/gpio.h>
  13 #include <asm/mach-imx/mxc_i2c.h>
  14 #include <env.h>
  15 #include <fsl_esdhc_imx.h>
  16 #include <hwconfig.h>
  17 #include <power/pmic.h>
  18 #include <power/ltc3676_pmic.h>
  19 #include <power/pfuze100_pmic.h>
  20
  21 #include "common.h"
  22
  23 /* UART2: Serial Console */
  24 static iomux_v3_cfg_t const uart2_pads[] = {
  25         IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  26         IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  27 };
  28
  29 void setup_iomux_uart(void)
  30 {
  31         SETUP_IOMUX_PADS(uart2_pads);
  32 }
  33
  34 /* MMC */
  35 static iomux_v3_cfg_t const gw5904_emmc_pads[] = {
  36         IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  37         IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  38         IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  39         IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  40         IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  41         IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  42         IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  43         IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  44         IOMUX_PADS(PAD_SD3_CLK__SD3_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  45         IOMUX_PADS(PAD_SD3_CMD__SD3_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  46         IOMUX_PADS(PAD_SD3_RST__SD3_RESET  | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  47 };
  48 /* 4-bit microSD on SD2 */
  49 static iomux_v3_cfg_t const gw5904_mmc_pads[] = {
  50         IOMUX_PADS(PAD_SD2_CLK__SD2_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  51         IOMUX_PADS(PAD_SD2_CMD__SD2_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  52         IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  53         IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  54         IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  55         IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  56         /* CD */
  57         IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  58 };
  59 /* 8-bit eMMC on SD2/NAND */
  60 static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = {
  61         IOMUX_PADS(PAD_SD2_CLK__SD2_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  62         IOMUX_PADS(PAD_SD2_CMD__SD2_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  63         IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  64         IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  65         IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  66         IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  67         IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  68         IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  69         IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  70         IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  71 };
  72
  73 static iomux_v3_cfg_t const usdhc3_pads[] = {
  74         IOMUX_PADS(PAD_SD3_CLK__SD3_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  75         IOMUX_PADS(PAD_SD3_CMD__SD3_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  76         IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  77         IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  78         IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  79         IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  80         IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00  | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  81 };
  82
  83 /*
  84  * I2C pad configs:
  85  * I2C1: GSC
  86  * I2C2: PMIC,PCIe Switch,Clock,Mezz
  87  * I2C3: Multimedia/Expansion
  88  */
  89 static struct i2c_pads_info mx6q_i2c_pad_info[] = {
  90         {
  91                 .scl = {
  92                         .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
  93                         .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
  94                         .gp = IMX_GPIO_NR(3, 21)
  95                 },
  96                 .sda = {
  97                         .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
  98                         .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
  99                         .gp = IMX_GPIO_NR(3, 28)
 100                 }
 101         }, {
 102                 .scl = {
 103                         .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
 104                         .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
 105                         .gp = IMX_GPIO_NR(4, 12)
 106                 },
 107                 .sda = {
 108                         .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
 109                         .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
 110                         .gp = IMX_GPIO_NR(4, 13)
 111                 }
 112         }, {
 113                 .scl = {
 114                         .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
 115                         .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
 116                         .gp = IMX_GPIO_NR(1, 3)
 117                 },
 118                 .sda = {
 119                         .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
 120                         .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
 121                         .gp = IMX_GPIO_NR(1, 6)
 122                 }
 123         }
 124 };
 125
 126 static struct i2c_pads_info mx6dl_i2c_pad_info[] = {
 127         {
 128                 .scl = {
 129                         .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
 130                         .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
 131                         .gp = IMX_GPIO_NR(3, 21)
 132                 },
 133                 .sda = {
 134                         .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
 135                         .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
 136                         .gp = IMX_GPIO_NR(3, 28)
 137                 }
 138         }, {
 139                 .scl = {
 140                         .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
 141                         .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
 142                         .gp = IMX_GPIO_NR(4, 12)
 143                 },
 144                 .sda = {
 145                         .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
 146                         .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
 147                         .gp = IMX_GPIO_NR(4, 13)
 148                 }
 149         }, {
 150                 .scl = {
 151                         .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
 152                         .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
 153                         .gp = IMX_GPIO_NR(1, 3)
 154                 },
 155                 .sda = {
 156                         .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
 157                         .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
 158                         .gp = IMX_GPIO_NR(1, 6)
 159                 }
 160         }
 161 };
 162
 163 void setup_ventana_i2c(int i2c)
 164 {
 165         struct i2c_pads_info *p;
 166
 167         if (is_cpu_type(MXC_CPU_MX6Q))
 168                 p = &mx6q_i2c_pad_info[i2c];
 169         else
 170                 p = &mx6dl_i2c_pad_info[i2c];
 171
 172         setup_i2c(i2c, CONFIG_SYS_I2C_SPEED, 0x7f, p);
 173 }
 174
 175 /*
 176  * Baseboard specific GPIO
 177  */
 178 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
 179         /* PANLEDG# */
 180         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 181         /* PANLEDR# */
 182         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 183         /* IOEXP_PWREN# */
 184         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 185         /* IOEXP_IRQ# */
 186         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 187
 188         /* GPS_SHDN */
 189         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 190         /* VID_PWR */
 191         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 192         /* PCI_RST# */
 193         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 194         /* PCIESKT_WDIS# */
 195         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 196 };
 197
 198 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
 199         /* SD3_VSELECT */
 200         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 201         /* RS232_EN# */
 202         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 203         /* MSATA_EN */
 204         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 205         /* PANLEDG# */
 206         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 207         /* PANLEDR# */
 208         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 209         /* IOEXP_PWREN# */
 210         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 211         /* IOEXP_IRQ# */
 212         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 213         /* CAN_STBY */
 214         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 215         /* MX6_LOCLED# */
 216         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 217         /* GPS_SHDN */
 218         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 219         /* USBOTG_SEL */
 220         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 221         /* VID_PWR */
 222         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 223         /* PCI_RST# */
 224         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 225         /* PCI_RST# (GW522x) */
 226         IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
 227         /* RS485_EN */
 228         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 229         /* PCIESKT_WDIS# */
 230         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 231 };
 232
 233 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
 234         /* SD3_VSELECT */
 235         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 236         /* RS232_EN# */
 237         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 238         /* MSATA_EN */
 239         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 240         /* CAN_STBY */
 241         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 242         /* USB_HUBRST# */
 243         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 244         /* PANLEDG# */
 245         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 246         /* PANLEDR# */
 247         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 248         /* MX6_LOCLED# */
 249         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 250         /* IOEXP_PWREN# */
 251         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 252         /* IOEXP_IRQ# */
 253         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 254         /* DIOI2C_DIS# */
 255         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 256         /* GPS_SHDN */
 257         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 258         /* VID_EN */
 259         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 260         /* PCI_RST# */
 261         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 262         /* RS485_EN */
 263         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 264         /* PCIESKT_WDIS# */
 265         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 266 };
 267
 268 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
 269         /* SD3_VSELECT */
 270         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 271         /* RS232_EN# */
 272         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 273         /* MSATA_EN */
 274         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 275         /* CAN_STBY */
 276         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 277         /* PANLEDG# */
 278         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 279         /* PANLEDR# */
 280         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 281         /* MX6_LOCLED# */
 282         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 283         /* USB_HUBRST# */
 284         IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
 285         /* MIPI_DIO */
 286         IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
 287         /* RS485_EN */
 288         IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
 289         /* IOEXP_PWREN# */
 290         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 291         /* IOEXP_IRQ# */
 292         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 293         /* DIOI2C_DIS# */
 294         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 295         /* PCI_RST# */
 296         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 297         /* VID_EN */
 298         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 299         /* RS485_EN */
 300         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 301         /* PCIESKT_WDIS# */
 302         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 303 };
 304
 305 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
 306         /* CAN_STBY */
 307         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 308         /* PANLED# */
 309         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 310         /* PCI_RST# */
 311         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 312         /* PCIESKT_WDIS# */
 313         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 314 };
 315
 316 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
 317         /* MSATA_EN */
 318         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 319         /* USBOTG_SEL */
 320         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 321         /* USB_HUBRST# */
 322         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 323         /* PANLEDG# */
 324         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 325         /* PANLEDR# */
 326         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 327         /* MX6_LOCLED# */
 328         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 329         /* PCI_RST# */
 330         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 331         /* MX6_DIO[4:9] */
 332         IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
 333         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 334         IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
 335         IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
 336         IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
 337         IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
 338         /* PCIEGBE1_OFF# */
 339         IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
 340         /* PCIEGBE2_OFF# */
 341         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 342         /* PCIESKT_WDIS# */
 343         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 344 };
 345
 346 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
 347         /* SD3_VSELECT */
 348         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 349         /* PANLEDG# */
 350         IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
 351         /* PANLEDR# */
 352         IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG),
 353         /* VID_PWR */
 354         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 355         /* PCI_RST# */
 356         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 357         /* PCIESKT_WDIS# */
 358         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 359 };
 360
 361 static iomux_v3_cfg_t const gw560x_gpio_pads[] = {
 362         /* RS232_EN# */
 363         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 364         /* CAN_STBY */
 365         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 366         /* USB_HUBRST# */
 367         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 368         /* PANLEDG# */
 369         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 370         /* PANLEDR# */
 371         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 372         /* MX6_LOCLED# */
 373         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 374         /* IOEXP_PWREN# */
 375         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 376         /* IOEXP_IRQ# */
 377         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 378         /* DIOI2C_DIS# */
 379         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 380         /* VID_EN */
 381         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 382         /* PCI_RST# */
 383         IOMUX_PADS(PAD_DISP0_DAT10__GPIO4_IO31 | DIO_PAD_CFG),
 384         /* RS485_EN */
 385         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 386         /* PCIESKT_WDIS# */
 387         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 388         /* USBH2_PEN (OTG) */
 389         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 390         /* 12V0_PWR_EN */
 391         IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG),
 392 };
 393
 394 static iomux_v3_cfg_t const gw5901_gpio_pads[] = {
 395         /* MX6_LOCLED# */
 396         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 397         /* ETH1_EN */
 398         IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
 399         /* CAN_STBY */
 400         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 401         /* PCI_RST# */
 402         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 403         /* PMIC reset */
 404         IOMUX_PADS(PAD_DISP0_DAT8__WDOG1_B | DIO_PAD_CFG),
 405         /* COM_CFGA/B/C/D */
 406         IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
 407         IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15 | DIO_PAD_CFG),
 408         IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16 | DIO_PAD_CFG),
 409         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 410         /* ETI_IRQ# */
 411         IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
 412         /* DIO_IRQ# */
 413         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 414         /* FIBER_SIGDET */
 415         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 416 };
 417
 418 static iomux_v3_cfg_t const gw5902_gpio_pads[] = {
 419         /* MX6_LOCLED# */
 420         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 421         /* CAN1_STBY */
 422         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 423         /* CAN2_STBY */
 424         IOMUX_PADS(PAD_SD3_CLK__GPIO7_IO03 | DIO_PAD_CFG),
 425         /* UART1_EN# */
 426         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 427         /* PCI_RST# */
 428         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 429         /* 5V_UVLO */
 430         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 431         /* ETI_IRQ# */
 432         IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
 433         /* DIO_IRQ# */
 434         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 435         /* USBOTG_PEN */
 436         IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
 437 };
 438
 439 static iomux_v3_cfg_t const gw5903_gpio_pads[] = {
 440         /* BKLT_12VEN */
 441         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 442         /* EMMY_PDN# */
 443         IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG),
 444         /* EMMY_CFG1# */
 445         IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
 446         /* EMMY_CFG1# */
 447         IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG),
 448         /* USBH1_PEN (EHCI) */
 449         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 450         /* USBH2_PEN (OTG) */
 451         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 452         /* USBDPC_PEN */
 453         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 454         /* TOUCH_RST */
 455         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 456         /* AUDIO_RST# */
 457         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 458         /* UART1_TEN# */
 459         IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG),
 460         /* MX6_LOCLED# */
 461         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 462         /* LVDS_BKLEN # */
 463         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 464         /* RGMII_PDWN# */
 465         IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG),
 466         /* TOUCH_IRQ# */
 467         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 468         /* TOUCH_RST# */
 469         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 470 };
 471
 472 static iomux_v3_cfg_t const gw5904_gpio_pads[] = {
 473         /* USB_HUBRST# */
 474         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 475         /* PANLEDG# */
 476         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 477         /* PANLEDR# */
 478         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 479         /* MX6_LOCLED# */
 480         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 481         /* IOEXP_PWREN# */
 482         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 483         /* IOEXP_IRQ# */
 484         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 485         /* DIOI2C_DIS# */
 486         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 487         /* UART_RS485 */
 488         IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG),
 489         /* UART_HALF */
 490         IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG),
 491         /* SKT1_WDIS# */
 492         IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG),
 493         /* SKT1_RST# */
 494         IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG),
 495         /* SKT2_WDIS# */
 496         IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG),
 497         /* SKT2_RST# */
 498         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 499         /* M2_OFF# */
 500         IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
 501         /* M2_WDIS# */
 502         IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
 503         /* M2_RST# */
 504         IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG),
 505         /* RS232_EN# */
 506         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 507 };
 508
 509 static iomux_v3_cfg_t const gw5905_gpio_pads[] = {
 510         /* EMMY_PDN# */
 511         IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
 512         /* MX6_LOCLED# */
 513         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 514         /* MIPI_RST */
 515         IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
 516         /* MIPI_PWDN */
 517         IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
 518         /* USBEHCI_SEL */
 519         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 520         /* PCI_RST# */
 521         IOMUX_PADS(PAD_GPIO_16__GPIO7_IO11 | DIO_PAD_CFG),
 522         /* LVDS_BKLEN # */
 523         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 524         /* PCIESKT_WDIS# */
 525         IOMUX_PADS(PAD_GPIO_18__GPIO7_IO13 | DIO_PAD_CFG),
 526         /* SPK_SHDN# */
 527         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 528         /* LOCLED# */
 529         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 530         /* FLASH LED1 */
 531         IOMUX_PADS(PAD_DISP0_DAT11__GPIO5_IO05 | DIO_PAD_CFG),
 532         /* FLASH LED2 */
 533         IOMUX_PADS(PAD_DISP0_DAT12__GPIO5_IO06 | DIO_PAD_CFG),
 534         /* DECT_RST# */
 535         IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
 536         /* USBH1_PEN (EHCI) */
 537         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 538         /* LVDS_PWM */
 539         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 540         /* CODEC_RST */
 541         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 542         /* GYRO_CONTROL/DATA_EN */
 543         IOMUX_PADS(PAD_CSI0_DAT8__GPIO5_IO26 | DIO_PAD_CFG),
 544         /* TOUCH_RST */
 545         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 546         /* TOUCH_IRQ */
 547         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 548 };
 549
 550 /* Digital I/O */
 551 struct dio_cfg gw51xx_dio[] = {
 552         {
 553                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 554                 IMX_GPIO_NR(1, 16),
 555                 { 0, 0 },
 556                 0
 557         },
 558         {
 559                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 560                 IMX_GPIO_NR(1, 19),
 561                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 562                 2
 563         },
 564         {
 565                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 566                 IMX_GPIO_NR(1, 17),
 567                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 568                 3
 569         },
 570         {
 571                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 572                 IMX_GPIO_NR(1, 18),
 573                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 574                 4
 575         },
 576 };
 577
 578 struct dio_cfg gw52xx_dio[] = {
 579         {
 580                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 581                 IMX_GPIO_NR(1, 16),
 582                 { 0, 0 },
 583                 0
 584         },
 585         {
 586                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 587                 IMX_GPIO_NR(1, 19),
 588                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 589                 2
 590         },
 591         {
 592                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 593                 IMX_GPIO_NR(1, 17),
 594                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 595                 3
 596         },
 597         {
 598                 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 599                 IMX_GPIO_NR(1, 20),
 600                 { 0, 0 },
 601                 0
 602         },
 603 };
 604
 605 struct dio_cfg gw53xx_dio[] = {
 606         {
 607                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 608                 IMX_GPIO_NR(1, 16),
 609                 { 0, 0 },
 610                 0
 611         },
 612         {
 613                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 614                 IMX_GPIO_NR(1, 19),
 615                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 616                 2
 617         },
 618         {
 619                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 620                 IMX_GPIO_NR(1, 17),
 621                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 622                 3
 623         },
 624         {
 625                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 626                 IMX_GPIO_NR(1, 20),
 627                 { 0, 0 },
 628                 0
 629         },
 630 };
 631
 632 struct dio_cfg gw54xx_dio[] = {
 633         {
 634                 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
 635                 IMX_GPIO_NR(1, 9),
 636                 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
 637                 1
 638         },
 639         {
 640                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 641                 IMX_GPIO_NR(1, 19),
 642                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 643                 2
 644         },
 645         {
 646                 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
 647                 IMX_GPIO_NR(2, 9),
 648                 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
 649                 3
 650         },
 651         {
 652                 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
 653                 IMX_GPIO_NR(2, 10),
 654                 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
 655                 4
 656         },
 657 };
 658
 659 struct dio_cfg gw551x_dio[] = {
 660         {
 661                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 662                 IMX_GPIO_NR(1, 19),
 663                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 664                 2
 665         },
 666         {
 667                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 668                 IMX_GPIO_NR(1, 17),
 669                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 670                 3
 671         },
 672 };
 673
 674 struct dio_cfg gw552x_dio[] = {
 675         {
 676                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 677                 IMX_GPIO_NR(1, 16),
 678                 { 0, 0 },
 679                 0
 680         },
 681         {
 682                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 683                 IMX_GPIO_NR(1, 19),
 684                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 685                 2
 686         },
 687         {
 688                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 689                 IMX_GPIO_NR(1, 17),
 690                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 691                 3
 692         },
 693         {
 694                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 695                 IMX_GPIO_NR(1, 20),
 696                 { 0, 0 },
 697                 0
 698         },
 699         {
 700                 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) },
 701                 IMX_GPIO_NR(5, 18),
 702                 { 0, 0 },
 703                 0
 704         },
 705         {
 706                 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) },
 707                 IMX_GPIO_NR(5, 20),
 708                 { 0, 0 },
 709                 0
 710         },
 711         {
 712                 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) },
 713                 IMX_GPIO_NR(5, 21),
 714                 { 0, 0 },
 715                 0
 716         },
 717         {
 718                 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) },
 719                 IMX_GPIO_NR(5, 22),
 720                 { 0, 0 },
 721                 0
 722         },
 723         {
 724                 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) },
 725                 IMX_GPIO_NR(5, 23),
 726                 { 0, 0 },
 727                 0
 728         },
 729         {
 730                 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) },
 731                 IMX_GPIO_NR(5, 25),
 732                 { 0, 0 },
 733                 0
 734         },
 735 };
 736
 737 struct dio_cfg gw553x_dio[] = {
 738         {
 739                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 740                 IMX_GPIO_NR(1, 16),
 741                 { 0, 0 },
 742                 0
 743         },
 744         {
 745                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 746                 IMX_GPIO_NR(1, 19),
 747                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 748                 2
 749         },
 750         {
 751                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 752                 IMX_GPIO_NR(1, 17),
 753                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 754                 3
 755         },
 756         {
 757                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 758                 IMX_GPIO_NR(1, 18),
 759                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 760                 4
 761         },
 762 };
 763
 764 struct dio_cfg gw560x_dio[] = {
 765         {
 766                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 767                 IMX_GPIO_NR(1, 16),
 768                 { 0, 0 },
 769                 0
 770         },
 771         {
 772                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 773                 IMX_GPIO_NR(1, 19),
 774                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 775                 2
 776         },
 777         {
 778                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 779                 IMX_GPIO_NR(1, 17),
 780                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 781                 3
 782         },
 783         {
 784                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 785                 IMX_GPIO_NR(1, 20),
 786                 { 0, 0 },
 787                 0
 788         },
 789 };
 790
 791 struct dio_cfg gw5901_dio[] = {
 792         {
 793                 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
 794                 IMX_GPIO_NR(5, 14),
 795                 { 0, 0 },
 796                 0
 797         },
 798         {
 799                 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
 800                 IMX_GPIO_NR(5, 15),
 801                 { 0, 0 },
 802                 0
 803         },
 804         {
 805                 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
 806                 IMX_GPIO_NR(5, 16),
 807                 { 0, 0 },
 808                 0
 809         },
 810         {
 811                 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
 812                 IMX_GPIO_NR(5, 17),
 813                 { 0, 0 },
 814                 0
 815         },
 816 };
 817
 818 struct dio_cfg gw5902_dio[] = {
 819         {
 820                 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
 821                 IMX_GPIO_NR(5, 14),
 822                 { 0, 0 },
 823                 0
 824         },
 825         {
 826                 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
 827                 IMX_GPIO_NR(5, 15),
 828                 { 0, 0 },
 829                 0
 830         },
 831         {
 832                 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
 833                 IMX_GPIO_NR(5, 16),
 834                 { 0, 0 },
 835                 0
 836         },
 837         {
 838                 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
 839                 IMX_GPIO_NR(5, 17),
 840                 { 0, 0 },
 841                 0
 842         },
 843 };
 844
 845 struct dio_cfg gw5903_dio[] = {
 846 };
 847
 848 struct dio_cfg gw5904_dio[] = {
 849         {
 850                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 851                 IMX_GPIO_NR(1, 16),
 852                 { 0, 0 },
 853                 0
 854         },
 855         {
 856                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 857                 IMX_GPIO_NR(1, 19),
 858                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 859                 2
 860         },
 861         {
 862                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 863                 IMX_GPIO_NR(1, 17),
 864                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 865                 3
 866         },
 867         {
 868                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 869                 IMX_GPIO_NR(1, 20),
 870                 { 0, 0 },
 871                 0
 872         },
 873         {
 874                 {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) },
 875                 IMX_GPIO_NR(2, 0),
 876                 { 0, 0 },
 877                 0
 878         },
 879         {
 880                 {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) },
 881                 IMX_GPIO_NR(2, 1),
 882                 { 0, 0 },
 883                 0
 884         },
 885         {
 886                 {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) },
 887                 IMX_GPIO_NR(2, 2),
 888                 { 0, 0 },
 889                 0
 890         },
 891         {
 892                 {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) },
 893                 IMX_GPIO_NR(2, 3),
 894                 { 0, 0 },
 895                 0
 896         },
 897         {
 898                 {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) },
 899                 IMX_GPIO_NR(2, 4),
 900                 { 0, 0 },
 901                 0
 902         },
 903         {
 904                 {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) },
 905                 IMX_GPIO_NR(2, 5),
 906                 { 0, 0 },
 907                 0
 908         },
 909         {
 910                 {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) },
 911                 IMX_GPIO_NR(2, 6),
 912                 { 0, 0 },
 913                 0
 914         },
 915         {
 916                 {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) },
 917                 IMX_GPIO_NR(2, 7),
 918                 { 0, 0 },
 919                 0
 920         },
 921 };
 922
 923 struct dio_cfg gw5906_dio[] = {
 924         {
 925                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 926                 IMX_GPIO_NR(1, 16),
 927                 { 0, 0 },
 928                 0
 929         },
 930         {
 931                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 932                 IMX_GPIO_NR(1, 19),
 933                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 934                 2
 935         },
 936         {
 937                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 938                 IMX_GPIO_NR(1, 17),
 939                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 940                 3
 941         },
 942         {
 943                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 944                 IMX_GPIO_NR(1, 20),
 945                 { 0, 0 },
 946                 0
 947         },
 948 };
 949
 950 /*
 951  * Board Specific GPIO
 952  */
 953 struct ventana gpio_cfg[GW_UNKNOWN] = {
 954         /* GW5400proto */
 955         {
 956                 .gpio_pads = gw54xx_gpio_pads,
 957                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 958                 .dio_cfg = gw54xx_dio,
 959                 .dio_num = ARRAY_SIZE(gw54xx_dio),
 960                 .leds = {
 961                         IMX_GPIO_NR(4, 6),
 962                         IMX_GPIO_NR(4, 10),
 963                         IMX_GPIO_NR(4, 15),
 964                 },
 965                 .pcie_rst = IMX_GPIO_NR(1, 29),
 966                 .mezz_pwren = IMX_GPIO_NR(4, 7),
 967                 .mezz_irq = IMX_GPIO_NR(4, 9),
 968                 .rs485en = IMX_GPIO_NR(3, 24),
 969                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 970                 .pcie_sson = IMX_GPIO_NR(1, 20),
 971                 .otgpwr_en = IMX_GPIO_NR(3, 22),
 972                 .mmc_cd = IMX_GPIO_NR(7, 0),
 973         },
 974
 975         /* GW51xx */
 976         {
 977                 .gpio_pads = gw51xx_gpio_pads,
 978                 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
 979                 .dio_cfg = gw51xx_dio,
 980                 .dio_num = ARRAY_SIZE(gw51xx_dio),
 981                 .leds = {
 982                         IMX_GPIO_NR(4, 6),
 983                         IMX_GPIO_NR(4, 10),
 984                 },
 985                 .pcie_rst = IMX_GPIO_NR(1, 0),
 986                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 987                 .mezz_irq = IMX_GPIO_NR(2, 18),
 988                 .gps_shdn = IMX_GPIO_NR(1, 2),
 989                 .vidin_en = IMX_GPIO_NR(5, 20),
 990                 .wdis = IMX_GPIO_NR(7, 12),
 991                 .otgpwr_en = IMX_GPIO_NR(3, 22),
 992                 .nand = true,
 993         },
 994
 995         /* GW52xx */
 996         {
 997                 .gpio_pads = gw52xx_gpio_pads,
 998                 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
 999                 .dio_cfg = gw52xx_dio,
1000                 .dio_num = ARRAY_SIZE(gw52xx_dio),
1001                 .leds = {
1002                         IMX_GPIO_NR(4, 6),
1003                         IMX_GPIO_NR(4, 7),
1004                         IMX_GPIO_NR(4, 15),
1005                 },
1006                 .pcie_rst = IMX_GPIO_NR(1, 29),
1007                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1008                 .mezz_irq = IMX_GPIO_NR(2, 18),
1009                 .gps_shdn = IMX_GPIO_NR(1, 27),
1010                 .vidin_en = IMX_GPIO_NR(3, 31),
1011                 .usb_sel = IMX_GPIO_NR(1, 2),
1012                 .wdis = IMX_GPIO_NR(7, 12),
1013                 .msata_en = GP_MSATA_SEL,
1014                 .rs232_en = GP_RS232_EN,
1015                 .otgpwr_en = IMX_GPIO_NR(3, 22),
1016                 .vsel_pin = IMX_GPIO_NR(6, 14),
1017                 .mmc_cd = IMX_GPIO_NR(7, 0),
1018                 .nand = true,
1019         },
1020
1021         /* GW53xx */
1022         {
1023                 .gpio_pads = gw53xx_gpio_pads,
1024                 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
1025                 .dio_cfg = gw53xx_dio,
1026                 .dio_num = ARRAY_SIZE(gw53xx_dio),
1027                 .leds = {
1028                         IMX_GPIO_NR(4, 6),
1029                         IMX_GPIO_NR(4, 7),
1030                         IMX_GPIO_NR(4, 15),
1031                 },
1032                 .pcie_rst = IMX_GPIO_NR(1, 29),
1033                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1034                 .mezz_irq = IMX_GPIO_NR(2, 18),
1035                 .gps_shdn = IMX_GPIO_NR(1, 27),
1036                 .vidin_en = IMX_GPIO_NR(3, 31),
1037                 .wdis = IMX_GPIO_NR(7, 12),
1038                 .msata_en = GP_MSATA_SEL,
1039                 .rs232_en = GP_RS232_EN,
1040                 .otgpwr_en = IMX_GPIO_NR(3, 22),
1041                 .vsel_pin = IMX_GPIO_NR(6, 14),
1042                 .mmc_cd = IMX_GPIO_NR(7, 0),
1043                 .nand = true,
1044         },
1045
1046         /* GW54xx */
1047         {
1048                 .gpio_pads = gw54xx_gpio_pads,
1049                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
1050                 .dio_cfg = gw54xx_dio,
1051                 .dio_num = ARRAY_SIZE(gw54xx_dio),
1052                 .leds = {
1053                         IMX_GPIO_NR(4, 6),
1054                         IMX_GPIO_NR(4, 7),
1055                         IMX_GPIO_NR(4, 15),
1056                 },
1057                 .pcie_rst = IMX_GPIO_NR(1, 29),
1058                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1059                 .mezz_irq = IMX_GPIO_NR(2, 18),
1060                 .rs485en = IMX_GPIO_NR(7, 1),
1061                 .vidin_en = IMX_GPIO_NR(3, 31),
1062                 .dioi2c_en = IMX_GPIO_NR(4,  5),
1063                 .pcie_sson = IMX_GPIO_NR(1, 20),
1064                 .wdis = IMX_GPIO_NR(5, 17),
1065                 .msata_en = GP_MSATA_SEL,
1066                 .rs232_en = GP_RS232_EN,
1067                 .otgpwr_en = IMX_GPIO_NR(3, 22),
1068                 .vsel_pin = IMX_GPIO_NR(6, 14),
1069                 .mmc_cd = IMX_GPIO_NR(7, 0),
1070                 .nand = true,
1071         },
1072
1073         /* GW551x */
1074         {
1075                 .gpio_pads = gw551x_gpio_pads,
1076                 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
1077                 .dio_cfg = gw551x_dio,
1078                 .dio_num = ARRAY_SIZE(gw551x_dio),
1079                 .leds = {
1080                         IMX_GPIO_NR(4, 7),
1081                 },
1082                 .pcie_rst = IMX_GPIO_NR(1, 0),
1083                 .wdis = IMX_GPIO_NR(7, 12),
1084                 .nand = true,
1085         },
1086
1087         /* GW552x */
1088         {
1089                 .gpio_pads = gw552x_gpio_pads,
1090                 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
1091                 .dio_cfg = gw552x_dio,
1092                 .dio_num = ARRAY_SIZE(gw552x_dio),
1093                 .leds = {
1094                         IMX_GPIO_NR(4, 6),
1095                         IMX_GPIO_NR(4, 7),
1096                         IMX_GPIO_NR(4, 15),
1097                 },
1098                 .pcie_rst = IMX_GPIO_NR(1, 29),
1099                 .usb_sel = IMX_GPIO_NR(1, 7),
1100                 .wdis = IMX_GPIO_NR(7, 12),
1101                 .msata_en = GP_MSATA_SEL,
1102                 .nand = true,
1103         },
1104
1105         /* GW553x */
1106         {
1107                 .gpio_pads = gw553x_gpio_pads,
1108                 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
1109                 .dio_cfg = gw553x_dio,
1110                 .dio_num = ARRAY_SIZE(gw553x_dio),
1111                 .leds = {
1112                         IMX_GPIO_NR(4, 10),
1113                         IMX_GPIO_NR(4, 11),
1114                 },
1115                 .pcie_rst = IMX_GPIO_NR(1, 0),
1116                 .vidin_en = IMX_GPIO_NR(5, 20),
1117                 .wdis = IMX_GPIO_NR(7, 12),
1118                 .otgpwr_en = IMX_GPIO_NR(3, 22),
1119                 .vsel_pin = IMX_GPIO_NR(6, 14),
1120                 .mmc_cd = IMX_GPIO_NR(7, 0),
1121                 .nand = true,
1122         },
1123
1124         /* GW560x */
1125         {
1126                 .gpio_pads = gw560x_gpio_pads,
1127                 .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2,
1128                 .dio_cfg = gw560x_dio,
1129                 .dio_num = ARRAY_SIZE(gw560x_dio),
1130                 .leds = {
1131                         IMX_GPIO_NR(4, 6),
1132                         IMX_GPIO_NR(4, 7),
1133                         IMX_GPIO_NR(4, 15),
1134                 },
1135                 .pcie_rst = IMX_GPIO_NR(4, 31),
1136                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1137                 .mezz_irq = IMX_GPIO_NR(2, 18),
1138                 .rs232_en = GP_RS232_EN,
1139                 .vidin_en = IMX_GPIO_NR(3, 31),
1140                 .wdis = IMX_GPIO_NR(7, 12),
1141                 .otgpwr_en = IMX_GPIO_NR(4, 15),
1142                 .mmc_cd = IMX_GPIO_NR(7, 0),
1143         },
1144
1145         /* GW5901 */
1146         {
1147                 .gpio_pads = gw5901_gpio_pads,
1148                 .num_pads = ARRAY_SIZE(gw5901_gpio_pads)/2,
1149                 .dio_cfg = gw5901_dio,
1150                 .leds = {
1151                         IMX_GPIO_NR(4, 15),
1152                 },
1153                 .pcie_rst = IMX_GPIO_NR(1, 29),
1154                 .nand = true,
1155         },
1156
1157         /* GW5902 */
1158         {
1159                 .gpio_pads = gw5902_gpio_pads,
1160                 .num_pads = ARRAY_SIZE(gw5902_gpio_pads)/2,
1161                 .dio_cfg = gw5902_dio,
1162                 .leds = {
1163                         IMX_GPIO_NR(4, 15),
1164                 },
1165                 .pcie_rst = IMX_GPIO_NR(1, 0),
1166                 .rs232_en = GP_RS232_EN,
1167                 .otgpwr_en = IMX_GPIO_NR(3, 23),
1168                 .nand = true,
1169         },
1170
1171         /* GW5903 */
1172         {
1173                 .gpio_pads = gw5903_gpio_pads,
1174                 .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2,
1175                 .dio_cfg = gw5903_dio,
1176                 .dio_num = ARRAY_SIZE(gw5903_dio),
1177                 .leds = {
1178                         IMX_GPIO_NR(6, 14),
1179                 },
1180                 .otgpwr_en = IMX_GPIO_NR(4, 15),
1181                 .mmc_cd = IMX_GPIO_NR(6, 11),
1182         },
1183
1184         /* GW5904 */
1185         {
1186                 .gpio_pads = gw5904_gpio_pads,
1187                 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1188                 .dio_cfg = gw5904_dio,
1189                 .dio_num = ARRAY_SIZE(gw5904_dio),
1190                 .leds = {
1191                         IMX_GPIO_NR(4, 6),
1192                         IMX_GPIO_NR(4, 7),
1193                         IMX_GPIO_NR(4, 15),
1194                 },
1195                 .pcie_rst = IMX_GPIO_NR(1, 0),
1196                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1197                 .mezz_irq = IMX_GPIO_NR(2, 18),
1198                 .otgpwr_en = IMX_GPIO_NR(3, 22),
1199         },
1200
1201         /* GW5905 */
1202         {
1203                 .gpio_pads = gw5905_gpio_pads,
1204                 .num_pads = ARRAY_SIZE(gw5905_gpio_pads)/2,
1205                 .leds = {
1206                         IMX_GPIO_NR(6, 14),
1207                 },
1208                 .pcie_rst = IMX_GPIO_NR(7, 11),
1209                 .wdis = IMX_GPIO_NR(7, 13),
1210         },
1211
1212         /* GW5906 */
1213         {
1214                 .gpio_pads = gw552x_gpio_pads,
1215                 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
1216                 .dio_cfg = gw5906_dio,
1217                 .dio_num = ARRAY_SIZE(gw5906_dio),
1218                 .leds = {
1219                         IMX_GPIO_NR(4, 6),
1220                         IMX_GPIO_NR(4, 7),
1221                         IMX_GPIO_NR(4, 15),
1222                 },
1223                 .pcie_rst = IMX_GPIO_NR(1, 29),
1224                 .usb_sel = IMX_GPIO_NR(1, 7),
1225                 .wdis = IMX_GPIO_NR(7, 12),
1226                 .msata_en = GP_MSATA_SEL,
1227                 .nand = true,
1228         },
1229
1230         /* GW5907 */
1231         {
1232                 .gpio_pads = gw51xx_gpio_pads,
1233                 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
1234                 .dio_cfg = gw51xx_dio,
1235                 .dio_num = ARRAY_SIZE(gw51xx_dio),
1236                 .leds = {
1237                         IMX_GPIO_NR(4, 6),
1238                         IMX_GPIO_NR(4, 10),
1239                 },
1240                 .pcie_rst = IMX_GPIO_NR(1, 0),
1241                 .wdis = IMX_GPIO_NR(7, 12),
1242                 .nand = true,
1243         },
1244
1245         /* GW5908 */
1246         {
1247                 .gpio_pads = gw53xx_gpio_pads,
1248                 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
1249                 .dio_cfg = gw53xx_dio,
1250                 .dio_num = ARRAY_SIZE(gw53xx_dio),
1251                 .leds = {
1252                         IMX_GPIO_NR(4, 6),
1253                         IMX_GPIO_NR(4, 7),
1254                         IMX_GPIO_NR(4, 15),
1255                 },
1256                 .pcie_rst = IMX_GPIO_NR(1, 29),
1257                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1258                 .mezz_irq = IMX_GPIO_NR(2, 18),
1259                 .gps_shdn = IMX_GPIO_NR(1, 27),
1260                 .vidin_en = IMX_GPIO_NR(3, 31),
1261                 .wdis = IMX_GPIO_NR(7, 12),
1262                 .msata_en = GP_MSATA_SEL,
1263                 .rs232_en = GP_RS232_EN,
1264         },
1265
1266         /* GW5909 */
1267         {
1268                 .gpio_pads = gw5904_gpio_pads,
1269                 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1270                 .dio_cfg = gw5904_dio,
1271                 .dio_num = ARRAY_SIZE(gw5904_dio),
1272                 .leds = {
1273                         IMX_GPIO_NR(4, 6),
1274                         IMX_GPIO_NR(4, 7),
1275                         IMX_GPIO_NR(4, 15),
1276                 },
1277                 .pcie_rst = IMX_GPIO_NR(1, 0),
1278                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1279                 .mezz_irq = IMX_GPIO_NR(2, 18),
1280                 .otgpwr_en = IMX_GPIO_NR(3, 22),
1281         },
1282 };
1283
1284 #define SETUP_GPIO_OUTPUT(gpio, name, level) \
1285         gpio_request(gpio, name); \
1286         gpio_direction_output(gpio, level);
1287 #define SETUP_GPIO_INPUT(gpio, name) \
1288         gpio_request(gpio, name); \
1289         gpio_direction_input(gpio);
1290 void setup_iomux_gpio(int board, struct ventana_board_info *info)
1291 {
1292         int i;
1293
1294         if (board >= GW_UNKNOWN)
1295                 return;
1296
1297         /* board specific iomux */
1298         imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
1299                                          gpio_cfg[board].num_pads);
1300
1301         /* RS232_EN# */
1302         if (gpio_cfg[board].rs232_en) {
1303                 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#");
1304                 gpio_direction_output(gpio_cfg[board].rs232_en, 0);
1305         }
1306
1307         /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
1308         if (board == GW52xx && info->model[4] == '2')
1309                 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
1310
1311         /* assert PCI_RST# */
1312         gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
1313         gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
1314
1315         /* turn off (active-high) user LED's */
1316         for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
1317                 char name[16];
1318                 if (gpio_cfg[board].leds[i]) {
1319                         sprintf(name, "led_user%d", i);
1320                         gpio_request(gpio_cfg[board].leds[i], name);
1321                         gpio_direction_output(gpio_cfg[board].leds[i], 1);
1322                 }
1323         }
1324
1325         /* MSATA Enable - default to PCI */
1326         if (gpio_cfg[board].msata_en) {
1327                 gpio_request(gpio_cfg[board].msata_en, "msata_en");
1328                 gpio_direction_output(gpio_cfg[board].msata_en, 0);
1329         }
1330
1331         /* Expansion Mezzanine IO */
1332         if (gpio_cfg[board].mezz_pwren) {
1333                 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
1334                 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
1335         }
1336         if (gpio_cfg[board].mezz_irq) {
1337                 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
1338                 gpio_direction_input(gpio_cfg[board].mezz_irq);
1339         }
1340
1341         /* RS485 Transmit Enable */
1342         if (gpio_cfg[board].rs485en) {
1343                 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
1344                 gpio_direction_output(gpio_cfg[board].rs485en, 0);
1345         }
1346
1347         /* GPS_SHDN */
1348         if (gpio_cfg[board].gps_shdn) {
1349                 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
1350                 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
1351         }
1352
1353         /* Analog video codec power enable */
1354         if (gpio_cfg[board].vidin_en) {
1355                 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
1356                 gpio_direction_output(gpio_cfg[board].vidin_en, 1);
1357         }
1358
1359         /* DIOI2C_DIS# */
1360         if (gpio_cfg[board].dioi2c_en) {
1361                 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
1362                 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
1363         }
1364
1365         /* PCICK_SSON: disable spread-spectrum clock */
1366         if (gpio_cfg[board].pcie_sson) {
1367                 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
1368                 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
1369         }
1370
1371         /* USBOTG mux routing */
1372         if (gpio_cfg[board].usb_sel) {
1373                 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
1374                 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
1375         }
1376
1377         /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
1378         if (gpio_cfg[board].wdis) {
1379                 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
1380                 gpio_direction_output(gpio_cfg[board].wdis, 1);
1381         }
1382
1383         /* OTG power off */
1384         if (gpio_cfg[board].otgpwr_en) {
1385                 gpio_request(gpio_cfg[board].otgpwr_en, "usbotg_pwr");
1386                 gpio_direction_output(gpio_cfg[board].otgpwr_en, 0);
1387         }
1388
1389         /* sense vselect pin to see if we support uhs-i */
1390         if (gpio_cfg[board].vsel_pin) {
1391                 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect");
1392                 gpio_direction_input(gpio_cfg[board].vsel_pin);
1393                 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin);
1394         }
1395
1396         /* microSD CD */
1397         if (gpio_cfg[board].mmc_cd) {
1398                 gpio_request(gpio_cfg[board].mmc_cd, "sd_cd");
1399                 gpio_direction_input(gpio_cfg[board].mmc_cd);
1400         }
1401
1402         /* Anything else board specific */
1403         switch(board) {
1404         case GW560x:
1405                 gpio_request(IMX_GPIO_NR(4, 26), "12p0_en");
1406                 gpio_direction_output(IMX_GPIO_NR(4, 26), 1);
1407                 break;
1408         case GW5901:
1409                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can_stby", 0);
1410                 break;
1411         case GW5902:
1412                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can1_stby", 0);
1413                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 3), "can2_stby", 0);
1414                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "5P0V_EN", 1);
1415                 break;
1416         case GW5903:
1417                 gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr");
1418                 gpio_direction_output(IMX_GPIO_NR(3, 31), 1);
1419                 gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr");
1420                 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1421                 gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr");
1422                 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1423                 gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en");
1424                 gpio_direction_output(IMX_GPIO_NR(1, 25), 1);
1425                 gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#");
1426                 gpio_direction_input(IMX_GPIO_NR(4, 6));
1427                 gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst");
1428                 gpio_direction_output(IMX_GPIO_NR(4, 8), 1);
1429                 gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven");
1430                 gpio_direction_output(IMX_GPIO_NR(1, 7), 1);
1431                 break;
1432         case GW5909:
1433         case GW5904:
1434                 gpio_request(IMX_GPIO_NR(4, 23), "rs485_en");
1435                 gpio_direction_output(IMX_GPIO_NR(4, 23), 0);
1436                 gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#");
1437                 gpio_direction_output(IMX_GPIO_NR(5, 11), 1);
1438                 gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#");
1439                 gpio_direction_output(IMX_GPIO_NR(5, 12), 1);
1440                 gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#");
1441                 gpio_direction_output(IMX_GPIO_NR(5, 13), 1);
1442                 gpio_request(IMX_GPIO_NR(1, 15), "m2_off#");
1443                 gpio_direction_output(IMX_GPIO_NR(1, 15), 1);
1444                 gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#");
1445                 gpio_direction_output(IMX_GPIO_NR(1, 14), 1);
1446                 gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#");
1447                 gpio_direction_output(IMX_GPIO_NR(1, 13), 1);
1448                 break;
1449         case GW5905:
1450                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 7), "usb_pcisel", 0);
1451                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 9), "lvds_cabc", 1);
1452                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 14), "mipi_pdwn", 1);
1453                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 15), "mipi_rst#", 0);
1454                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(2, 3), "emmy_pdwn#", 1);
1455                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 5), "spk_shdn#", 0);
1456                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 0);
1457                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 6), "touch_irq", 0);
1458                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 5), "flash_en1", 0);
1459                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 6), "flash_en2", 0);
1460                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 14), "dect_rst#", 1);
1461                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 17), "codec_rst#", 0);
1462                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 26), "imu_den", 1);
1463                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "lvds_cabc", 0);
1464                 mdelay(100);
1465                 /*
1466                  * gauruntee touch controller comes out of reset with INT
1467                  * low for address
1468                  */
1469                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 1);
1470                 break;
1471         }
1472 }
1473
1474 /* setup GPIO pinmux and default configuration per baseboard and env */
1475 void setup_board_gpio(int board, struct ventana_board_info *info)
1476 {
1477         const char *s;
1478         char arg[10];
1479         size_t len;
1480         int i;
1481         int quiet = simple_strtol(env_get("quiet"), NULL, 10);
1482
1483         if (board >= GW_UNKNOWN)
1484                 return;
1485
1486         /* RS232_EN# */
1487         if (gpio_cfg[board].rs232_en) {
1488                 gpio_direction_output(gpio_cfg[board].rs232_en,
1489                                       (hwconfig("rs232")) ? 0 : 1);
1490         }
1491
1492         /* MSATA Enable */
1493         if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1494                 gpio_direction_output(GP_MSATA_SEL,
1495                                       (hwconfig("msata")) ? 1 : 0);
1496         }
1497
1498         /* USBOTG Select (PCISKT or FrontPanel) */
1499         if (gpio_cfg[board].usb_sel) {
1500                 gpio_direction_output(gpio_cfg[board].usb_sel,
1501                                       (hwconfig("usb_pcisel")) ? 1 : 0);
1502         }
1503
1504         /*
1505          * Configure DIO pinmux/padctl registers
1506          * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
1507          */
1508         for (i = 0; i < gpio_cfg[board].dio_num; i++) {
1509                 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
1510                 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
1511                 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
1512
1513                 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
1514                         continue;
1515                 sprintf(arg, "dio%d", i);
1516                 if (!hwconfig(arg))
1517                         continue;
1518                 s = hwconfig_subarg(arg, "padctrl", &len);
1519                 if (s) {
1520                         ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16)
1521                                             & 0x1ffff) | MUX_MODE_SION;
1522                 }
1523                 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
1524                         if (!quiet) {
1525                                 printf("DIO%d:  GPIO%d_IO%02d (gpio-%d)\n", i,
1526                                        (cfg->gpio_param/32)+1,
1527                                        cfg->gpio_param%32,
1528                                        cfg->gpio_param);
1529                         }
1530                         imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
1531                                                ctrl);
1532                         gpio_requestf(cfg->gpio_param, "dio%d", i);
1533                         gpio_direction_input(cfg->gpio_param);
1534                 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
1535                            cfg->pwm_padmux) {
1536                         if (!cfg->pwm_param) {
1537                                 printf("DIO%d:  Error: pwm config invalid\n",
1538                                         i);
1539                                 continue;
1540                         }
1541                         if (!quiet)
1542                                 printf("DIO%d:  pwm%d\n", i, cfg->pwm_param);
1543                         imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
1544                                                MUX_PAD_CTRL(ctrl));
1545                 }
1546         }
1547
1548         if (!quiet) {
1549                 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1550                         printf("MSATA: %s\n", (hwconfig("msata") ?
1551                                "enabled" : "disabled"));
1552                 }
1553                 if (gpio_cfg[board].rs232_en) {
1554                         printf("RS232: %s\n", (hwconfig("rs232")) ?
1555                                "enabled" : "disabled");
1556                 }
1557         }
1558 }
1559
1560 /* setup board specific PMIC */
1561 void setup_pmic(void)
1562 {
1563         struct pmic *p;
1564         struct ventana_board_info ventana_info;
1565         int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1566         const int i2c_pmic = 1;
1567         u32 reg;
1568
1569         i2c_set_bus_num(i2c_pmic);
1570
1571         /* configure PFUZE100 PMIC */
1572         if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
1573                 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
1574                 power_pfuze100_init(i2c_pmic);
1575                 p = pmic_get("PFUZE100");
1576                 if (p && !pmic_probe(p)) {
1577                         pmic_reg_read(p, PFUZE100_DEVICEID, &reg);
1578                         printf("PMIC:  PFUZE100 ID=0x%02x\n", reg);
1579
1580                         /* Set VGEN1 to 1.5V and enable */
1581                         pmic_reg_read(p, PFUZE100_VGEN1VOL, &reg);
1582                         reg &= ~(LDO_VOL_MASK);
1583                         reg |= (LDOA_1_50V | LDO_EN);
1584                         pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
1585
1586                         /* Set SWBST to 5.0V and enable */
1587                         pmic_reg_read(p, PFUZE100_SWBSTCON1, &reg);
1588                         reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
1589                         reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
1590                         pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
1591                 }
1592         }
1593
1594         /* configure LTC3676 PMIC */
1595         else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
1596                 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
1597                 power_ltc3676_init(i2c_pmic);
1598                 p = pmic_get("LTC3676_PMIC");
1599                 if (!p || pmic_probe(p))
1600                         return;
1601                 puts("PMIC:  LTC3676\n");
1602                 /*
1603                  * set board-specific scalar for max CPU frequency
1604                  * per CPU based on the LDO enabled Operating Ranges
1605                  * defined in the respective IMX6DQ and IMX6SDL
1606                  * datasheets. The voltage resulting from the R1/R2
1607                  * feedback inputs on Ventana is 1308mV. Note that this
1608                  * is a bit shy of the Vmin of 1350mV in the datasheet
1609                  * for LDO enabled mode but is as high as we can go.
1610                  */
1611                 switch (board) {
1612                 case GW560x:
1613                         /* mask PGOOD during SW3 transition */
1614                         pmic_reg_write(p, LTC3676_DVB3B,
1615                                        0x1f | LTC3676_PGOOD_MASK);
1616                         /* set SW3 (VDD_ARM) */
1617                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1618                         break;
1619                 case GW5903:
1620                         /* mask PGOOD during SW3 transition */
1621                         pmic_reg_write(p, LTC3676_DVB3B,
1622                                        0x1f | LTC3676_PGOOD_MASK);
1623                         /* set SW3 (VDD_ARM) */
1624                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1625
1626                         /* mask PGOOD during SW4 transition */
1627                         pmic_reg_write(p, LTC3676_DVB4B,
1628                                        0x1f | LTC3676_PGOOD_MASK);
1629                         /* set SW4 (VDD_SOC) */
1630                         pmic_reg_write(p, LTC3676_DVB4A, 0x1f);
1631                         break;
1632                 case GW5905:
1633                         /* mask PGOOD during SW1 transition */
1634                         pmic_reg_write(p, LTC3676_DVB1B,
1635                                        0x1f | LTC3676_PGOOD_MASK);
1636                         /* set SW1 (VDD_ARM) */
1637                         pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1638
1639                         /* mask PGOOD during SW3 transition */
1640                         pmic_reg_write(p, LTC3676_DVB3B,
1641                                        0x1f | LTC3676_PGOOD_MASK);
1642                         /* set SW3 (VDD_SOC) */
1643                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1644                         break;
1645                 default:
1646                         /* mask PGOOD during SW1 transition */
1647                         pmic_reg_write(p, LTC3676_DVB1B,
1648                                        0x1f | LTC3676_PGOOD_MASK);
1649                         /* set SW1 (VDD_SOC) */
1650                         pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1651
1652                         /* mask PGOOD during SW3 transition */
1653                         pmic_reg_write(p, LTC3676_DVB3B,
1654                                        0x1f | LTC3676_PGOOD_MASK);
1655                         /* set SW3 (VDD_ARM) */
1656                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1657                 }
1658         }
1659 }
1660
1661 #ifdef CONFIG_FSL_ESDHC_IMX
1662 static struct fsl_esdhc_cfg usdhc_cfg[2];
1663
1664 int board_mmc_init(bd_t *bis)
1665 {
1666         struct ventana_board_info ventana_info;
1667         int board_type = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1668         int ret;
1669
1670         switch (board_type) {
1671         case GW52xx:
1672         case GW53xx:
1673         case GW54xx:
1674         case GW553x:
1675                 /* usdhc3: 4bit microSD */
1676                 SETUP_IOMUX_PADS(usdhc3_pads);
1677                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1678                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1679                 usdhc_cfg[0].max_bus_width = 4;
1680                 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1681         case GW560x:
1682                 /* usdhc2: 8-bit eMMC */
1683                 SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads);
1684                 usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR;
1685                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1686                 usdhc_cfg[0].max_bus_width = 8;
1687                 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1688                 if (ret)
1689                         return ret;
1690                 /* usdhc3: 4-bit microSD */
1691                 SETUP_IOMUX_PADS(usdhc3_pads);
1692                 usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR;
1693                 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1694                 usdhc_cfg[1].max_bus_width = 4;
1695                 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1696         case GW5903:
1697                 /* usdhc3: 8-bit eMMC */
1698                 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1699                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1700                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1701                 usdhc_cfg[0].max_bus_width = 8;
1702                 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1703                 if (ret)
1704                         return ret;
1705                 /* usdhc2: 4-bit microSD */
1706                 SETUP_IOMUX_PADS(gw5904_mmc_pads);
1707                 usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR;
1708                 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1709                 usdhc_cfg[1].max_bus_width = 4;
1710                 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1711         case GW5904:
1712         case GW5905:
1713         case GW5909:
1714                 /* usdhc3: 8bit eMMC */
1715                 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1716                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1717                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1718                 usdhc_cfg[0].max_bus_width = 8;
1719                 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1720         default:
1721                 /* doesn't have MMC */
1722                 return -1;
1723         }
1724 }
1725
1726 int board_mmc_getcd(struct mmc *mmc)
1727 {
1728         struct ventana_board_info ventana_info;
1729         struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
1730         int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1731         int gpio = gpio_cfg[board].mmc_cd;
1732
1733         /* Card Detect */
1734         switch (board) {
1735         case GW560x:
1736                 /* emmc is always present */
1737                 if (cfg->esdhc_base == USDHC2_BASE_ADDR)
1738                         return 1;
1739                 break;
1740         case GW5903:
1741         case GW5904:
1742         case GW5905:
1743         case GW5909:
1744                 /* emmc is always present */
1745                 if (cfg->esdhc_base == USDHC3_BASE_ADDR)
1746                         return 1;
1747                 break;
1748         }
1749
1750         if (gpio) {
1751                 debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio));
1752                 return !gpio_get_value(gpio);
1753         }
1754
1755         return -1;
1756 }
1757
1758 #endif /* CONFIG_FSL_ESDHC_IMX */