1 // SPDX-License-Identifier: GPL-2.0+
3 * Copyright (C) 2013 Gateworks Corporation
5 * Author: Tim Harvey <tharvey@gateworks.com>
9 #include <asm/arch/clock.h>
10 #include <asm/arch/mx6-pins.h>
11 #include <asm/arch/sys_proto.h>
13 #include <asm/mach-imx/mxc_i2c.h>
15 #include <fsl_esdhc_imx.h>
17 #include <power/pmic.h>
18 #include <power/ltc3676_pmic.h>
19 #include <power/pfuze100_pmic.h>
23 /* UART2: Serial Console */
24 static iomux_v3_cfg_t const uart2_pads[] = {
25 IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
26 IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
29 void setup_iomux_uart(void)
31 SETUP_IOMUX_PADS(uart2_pads);
35 static iomux_v3_cfg_t const gw5904_emmc_pads[] = {
36 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
37 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
38 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
39 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
40 IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
41 IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
42 IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
43 IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
44 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
45 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
46 IOMUX_PADS(PAD_SD3_RST__SD3_RESET | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
48 /* 4-bit microSD on SD2 */
49 static iomux_v3_cfg_t const gw5904_mmc_pads[] = {
50 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
51 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
52 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
53 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
54 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
55 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
57 IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
59 /* 8-bit eMMC on SD2/NAND */
60 static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = {
61 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
62 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
63 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
64 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
65 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
66 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
67 IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
68 IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
69 IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
70 IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
73 static iomux_v3_cfg_t const usdhc3_pads[] = {
74 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
75 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
76 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
77 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
78 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
79 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
80 IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
86 * I2C2: PMIC,PCIe Switch,Clock,Mezz
87 * I2C3: Multimedia/Expansion
89 static struct i2c_pads_info mx6q_i2c_pad_info[] = {
92 .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
93 .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
94 .gp = IMX_GPIO_NR(3, 21)
97 .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
98 .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
99 .gp = IMX_GPIO_NR(3, 28)
103 .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
104 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
105 .gp = IMX_GPIO_NR(4, 12)
108 .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
109 .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
110 .gp = IMX_GPIO_NR(4, 13)
114 .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
115 .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
116 .gp = IMX_GPIO_NR(1, 3)
119 .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
120 .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
121 .gp = IMX_GPIO_NR(1, 6)
126 static struct i2c_pads_info mx6dl_i2c_pad_info[] = {
129 .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
130 .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
131 .gp = IMX_GPIO_NR(3, 21)
134 .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
135 .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
136 .gp = IMX_GPIO_NR(3, 28)
140 .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
141 .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
142 .gp = IMX_GPIO_NR(4, 12)
145 .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
146 .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
147 .gp = IMX_GPIO_NR(4, 13)
151 .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
152 .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
153 .gp = IMX_GPIO_NR(1, 3)
156 .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
157 .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
158 .gp = IMX_GPIO_NR(1, 6)
163 void setup_ventana_i2c(int i2c)
165 struct i2c_pads_info *p;
167 if (is_cpu_type(MXC_CPU_MX6Q))
168 p = &mx6q_i2c_pad_info[i2c];
170 p = &mx6dl_i2c_pad_info[i2c];
172 setup_i2c(i2c, CONFIG_SYS_I2C_SPEED, 0x7f, p);
176 * Baseboard specific GPIO
178 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
180 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
182 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
184 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
186 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
189 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
191 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
193 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
195 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
198 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
200 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
202 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
204 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
206 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
208 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
210 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
212 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
214 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
216 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
218 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
220 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
222 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
224 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
225 /* PCI_RST# (GW522x) */
226 IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
228 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
230 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
233 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
235 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
237 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
239 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
241 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
243 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
245 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
247 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
249 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
251 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
253 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
255 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
257 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
259 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
261 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
263 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
265 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
268 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
270 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
272 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
274 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
276 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
278 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
280 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
282 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
284 IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
286 IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
288 IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
290 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
292 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
294 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
296 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
298 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
300 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
302 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
305 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
307 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
309 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
311 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
313 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
316 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
318 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
320 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
322 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
324 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
326 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
328 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
330 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
332 IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
333 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
334 IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
335 IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
336 IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
337 IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
339 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
341 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
343 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
346 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
348 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
350 IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
352 IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG),
354 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
356 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
358 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
361 static iomux_v3_cfg_t const gw560x_gpio_pads[] = {
363 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
365 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
367 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
369 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
371 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
373 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
375 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
377 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
379 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
381 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
383 IOMUX_PADS(PAD_DISP0_DAT10__GPIO4_IO31 | DIO_PAD_CFG),
385 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
387 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
388 /* USBH2_PEN (OTG) */
389 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
391 IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG),
394 static iomux_v3_cfg_t const gw5901_gpio_pads[] = {
396 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
398 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
400 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
402 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
404 IOMUX_PADS(PAD_DISP0_DAT8__WDOG1_B | DIO_PAD_CFG),
406 IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
407 IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15 | DIO_PAD_CFG),
408 IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16 | DIO_PAD_CFG),
409 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
411 IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
413 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
415 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
418 static iomux_v3_cfg_t const gw5902_gpio_pads[] = {
420 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
422 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
424 IOMUX_PADS(PAD_SD3_CLK__GPIO7_IO03 | DIO_PAD_CFG),
426 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
428 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
430 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
432 IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
434 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
436 IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
439 static iomux_v3_cfg_t const gw5903_gpio_pads[] = {
441 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
443 IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG),
445 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
447 IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG),
448 /* USBH1_PEN (EHCI) */
449 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
450 /* USBH2_PEN (OTG) */
451 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
453 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
455 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
457 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
459 IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG),
461 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
463 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
465 IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG),
467 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
469 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
472 static iomux_v3_cfg_t const gw5904_gpio_pads[] = {
474 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
476 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
478 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
480 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
482 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
484 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
486 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
488 IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG),
490 IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG),
492 IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG),
494 IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG),
496 IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG),
498 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
500 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
502 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
504 IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG),
506 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
509 static iomux_v3_cfg_t const gw5905_gpio_pads[] = {
511 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
513 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
515 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
517 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
519 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
521 IOMUX_PADS(PAD_GPIO_16__GPIO7_IO11 | DIO_PAD_CFG),
523 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
525 IOMUX_PADS(PAD_GPIO_18__GPIO7_IO13 | DIO_PAD_CFG),
527 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
529 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
531 IOMUX_PADS(PAD_DISP0_DAT11__GPIO5_IO05 | DIO_PAD_CFG),
533 IOMUX_PADS(PAD_DISP0_DAT12__GPIO5_IO06 | DIO_PAD_CFG),
535 IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
536 /* USBH1_PEN (EHCI) */
537 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
539 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
541 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
542 /* GYRO_CONTROL/DATA_EN */
543 IOMUX_PADS(PAD_CSI0_DAT8__GPIO5_IO26 | DIO_PAD_CFG),
545 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
547 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
551 struct dio_cfg gw51xx_dio[] = {
553 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
559 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
561 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
565 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
567 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
571 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
573 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
578 struct dio_cfg gw52xx_dio[] = {
580 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
586 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
588 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
592 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
594 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
598 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
605 struct dio_cfg gw53xx_dio[] = {
607 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
613 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
615 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
619 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
621 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
625 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
632 struct dio_cfg gw54xx_dio[] = {
634 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
636 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
640 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
642 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
646 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
648 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
652 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
654 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
659 struct dio_cfg gw551x_dio[] = {
661 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
663 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
667 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
669 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
674 struct dio_cfg gw552x_dio[] = {
676 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
682 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
684 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
688 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
690 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
694 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
700 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) },
706 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) },
712 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) },
718 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) },
724 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) },
730 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) },
737 struct dio_cfg gw553x_dio[] = {
739 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
745 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
747 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
751 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
753 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
757 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
759 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
764 struct dio_cfg gw560x_dio[] = {
766 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
772 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
774 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
778 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
780 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
784 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
791 struct dio_cfg gw5901_dio[] = {
793 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
799 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
805 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
811 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
818 struct dio_cfg gw5902_dio[] = {
820 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
826 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
832 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
838 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
845 struct dio_cfg gw5903_dio[] = {
848 struct dio_cfg gw5904_dio[] = {
850 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
856 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
858 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
862 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
864 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
868 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
874 {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) },
880 {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) },
886 {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) },
892 {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) },
898 {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) },
904 {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) },
910 {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) },
916 {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) },
923 struct dio_cfg gw5906_dio[] = {
925 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
931 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
933 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
937 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
939 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
943 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
951 * Board Specific GPIO
953 struct ventana gpio_cfg[GW_UNKNOWN] = {
956 .gpio_pads = gw54xx_gpio_pads,
957 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
958 .dio_cfg = gw54xx_dio,
959 .dio_num = ARRAY_SIZE(gw54xx_dio),
965 .pcie_rst = IMX_GPIO_NR(1, 29),
966 .mezz_pwren = IMX_GPIO_NR(4, 7),
967 .mezz_irq = IMX_GPIO_NR(4, 9),
968 .rs485en = IMX_GPIO_NR(3, 24),
969 .dioi2c_en = IMX_GPIO_NR(4, 5),
970 .pcie_sson = IMX_GPIO_NR(1, 20),
971 .otgpwr_en = IMX_GPIO_NR(3, 22),
972 .mmc_cd = IMX_GPIO_NR(7, 0),
977 .gpio_pads = gw51xx_gpio_pads,
978 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
979 .dio_cfg = gw51xx_dio,
980 .dio_num = ARRAY_SIZE(gw51xx_dio),
985 .pcie_rst = IMX_GPIO_NR(1, 0),
986 .mezz_pwren = IMX_GPIO_NR(2, 19),
987 .mezz_irq = IMX_GPIO_NR(2, 18),
988 .gps_shdn = IMX_GPIO_NR(1, 2),
989 .vidin_en = IMX_GPIO_NR(5, 20),
990 .wdis = IMX_GPIO_NR(7, 12),
991 .otgpwr_en = IMX_GPIO_NR(3, 22),
997 .gpio_pads = gw52xx_gpio_pads,
998 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
999 .dio_cfg = gw52xx_dio,
1000 .dio_num = ARRAY_SIZE(gw52xx_dio),
1006 .pcie_rst = IMX_GPIO_NR(1, 29),
1007 .mezz_pwren = IMX_GPIO_NR(2, 19),
1008 .mezz_irq = IMX_GPIO_NR(2, 18),
1009 .gps_shdn = IMX_GPIO_NR(1, 27),
1010 .vidin_en = IMX_GPIO_NR(3, 31),
1011 .usb_sel = IMX_GPIO_NR(1, 2),
1012 .wdis = IMX_GPIO_NR(7, 12),
1013 .msata_en = GP_MSATA_SEL,
1014 .rs232_en = GP_RS232_EN,
1015 .otgpwr_en = IMX_GPIO_NR(3, 22),
1016 .vsel_pin = IMX_GPIO_NR(6, 14),
1017 .mmc_cd = IMX_GPIO_NR(7, 0),
1023 .gpio_pads = gw53xx_gpio_pads,
1024 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
1025 .dio_cfg = gw53xx_dio,
1026 .dio_num = ARRAY_SIZE(gw53xx_dio),
1032 .pcie_rst = IMX_GPIO_NR(1, 29),
1033 .mezz_pwren = IMX_GPIO_NR(2, 19),
1034 .mezz_irq = IMX_GPIO_NR(2, 18),
1035 .gps_shdn = IMX_GPIO_NR(1, 27),
1036 .vidin_en = IMX_GPIO_NR(3, 31),
1037 .wdis = IMX_GPIO_NR(7, 12),
1038 .msata_en = GP_MSATA_SEL,
1039 .rs232_en = GP_RS232_EN,
1040 .otgpwr_en = IMX_GPIO_NR(3, 22),
1041 .vsel_pin = IMX_GPIO_NR(6, 14),
1042 .mmc_cd = IMX_GPIO_NR(7, 0),
1048 .gpio_pads = gw54xx_gpio_pads,
1049 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
1050 .dio_cfg = gw54xx_dio,
1051 .dio_num = ARRAY_SIZE(gw54xx_dio),
1057 .pcie_rst = IMX_GPIO_NR(1, 29),
1058 .mezz_pwren = IMX_GPIO_NR(2, 19),
1059 .mezz_irq = IMX_GPIO_NR(2, 18),
1060 .rs485en = IMX_GPIO_NR(7, 1),
1061 .vidin_en = IMX_GPIO_NR(3, 31),
1062 .dioi2c_en = IMX_GPIO_NR(4, 5),
1063 .pcie_sson = IMX_GPIO_NR(1, 20),
1064 .wdis = IMX_GPIO_NR(5, 17),
1065 .msata_en = GP_MSATA_SEL,
1066 .rs232_en = GP_RS232_EN,
1067 .otgpwr_en = IMX_GPIO_NR(3, 22),
1068 .vsel_pin = IMX_GPIO_NR(6, 14),
1069 .mmc_cd = IMX_GPIO_NR(7, 0),
1075 .gpio_pads = gw551x_gpio_pads,
1076 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
1077 .dio_cfg = gw551x_dio,
1078 .dio_num = ARRAY_SIZE(gw551x_dio),
1082 .pcie_rst = IMX_GPIO_NR(1, 0),
1083 .wdis = IMX_GPIO_NR(7, 12),
1089 .gpio_pads = gw552x_gpio_pads,
1090 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
1091 .dio_cfg = gw552x_dio,
1092 .dio_num = ARRAY_SIZE(gw552x_dio),
1098 .pcie_rst = IMX_GPIO_NR(1, 29),
1099 .usb_sel = IMX_GPIO_NR(1, 7),
1100 .wdis = IMX_GPIO_NR(7, 12),
1101 .msata_en = GP_MSATA_SEL,
1107 .gpio_pads = gw553x_gpio_pads,
1108 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
1109 .dio_cfg = gw553x_dio,
1110 .dio_num = ARRAY_SIZE(gw553x_dio),
1115 .pcie_rst = IMX_GPIO_NR(1, 0),
1116 .vidin_en = IMX_GPIO_NR(5, 20),
1117 .wdis = IMX_GPIO_NR(7, 12),
1118 .otgpwr_en = IMX_GPIO_NR(3, 22),
1119 .vsel_pin = IMX_GPIO_NR(6, 14),
1120 .mmc_cd = IMX_GPIO_NR(7, 0),
1126 .gpio_pads = gw560x_gpio_pads,
1127 .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2,
1128 .dio_cfg = gw560x_dio,
1129 .dio_num = ARRAY_SIZE(gw560x_dio),
1135 .pcie_rst = IMX_GPIO_NR(4, 31),
1136 .mezz_pwren = IMX_GPIO_NR(2, 19),
1137 .mezz_irq = IMX_GPIO_NR(2, 18),
1138 .rs232_en = GP_RS232_EN,
1139 .vidin_en = IMX_GPIO_NR(3, 31),
1140 .wdis = IMX_GPIO_NR(7, 12),
1141 .otgpwr_en = IMX_GPIO_NR(4, 15),
1142 .mmc_cd = IMX_GPIO_NR(7, 0),
1147 .gpio_pads = gw5901_gpio_pads,
1148 .num_pads = ARRAY_SIZE(gw5901_gpio_pads)/2,
1149 .dio_cfg = gw5901_dio,
1153 .pcie_rst = IMX_GPIO_NR(1, 29),
1159 .gpio_pads = gw5902_gpio_pads,
1160 .num_pads = ARRAY_SIZE(gw5902_gpio_pads)/2,
1161 .dio_cfg = gw5902_dio,
1165 .pcie_rst = IMX_GPIO_NR(1, 0),
1166 .rs232_en = GP_RS232_EN,
1167 .otgpwr_en = IMX_GPIO_NR(3, 23),
1173 .gpio_pads = gw5903_gpio_pads,
1174 .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2,
1175 .dio_cfg = gw5903_dio,
1176 .dio_num = ARRAY_SIZE(gw5903_dio),
1180 .otgpwr_en = IMX_GPIO_NR(4, 15),
1181 .mmc_cd = IMX_GPIO_NR(6, 11),
1186 .gpio_pads = gw5904_gpio_pads,
1187 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1188 .dio_cfg = gw5904_dio,
1189 .dio_num = ARRAY_SIZE(gw5904_dio),
1195 .pcie_rst = IMX_GPIO_NR(1, 0),
1196 .mezz_pwren = IMX_GPIO_NR(2, 19),
1197 .mezz_irq = IMX_GPIO_NR(2, 18),
1198 .otgpwr_en = IMX_GPIO_NR(3, 22),
1203 .gpio_pads = gw5905_gpio_pads,
1204 .num_pads = ARRAY_SIZE(gw5905_gpio_pads)/2,
1208 .pcie_rst = IMX_GPIO_NR(7, 11),
1209 .wdis = IMX_GPIO_NR(7, 13),
1214 .gpio_pads = gw552x_gpio_pads,
1215 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
1216 .dio_cfg = gw5906_dio,
1217 .dio_num = ARRAY_SIZE(gw5906_dio),
1223 .pcie_rst = IMX_GPIO_NR(1, 29),
1224 .usb_sel = IMX_GPIO_NR(1, 7),
1225 .wdis = IMX_GPIO_NR(7, 12),
1226 .msata_en = GP_MSATA_SEL,
1232 .gpio_pads = gw51xx_gpio_pads,
1233 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
1234 .dio_cfg = gw51xx_dio,
1235 .dio_num = ARRAY_SIZE(gw51xx_dio),
1240 .pcie_rst = IMX_GPIO_NR(1, 0),
1241 .wdis = IMX_GPIO_NR(7, 12),
1247 .gpio_pads = gw53xx_gpio_pads,
1248 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
1249 .dio_cfg = gw53xx_dio,
1250 .dio_num = ARRAY_SIZE(gw53xx_dio),
1256 .pcie_rst = IMX_GPIO_NR(1, 29),
1257 .mezz_pwren = IMX_GPIO_NR(2, 19),
1258 .mezz_irq = IMX_GPIO_NR(2, 18),
1259 .gps_shdn = IMX_GPIO_NR(1, 27),
1260 .vidin_en = IMX_GPIO_NR(3, 31),
1261 .wdis = IMX_GPIO_NR(7, 12),
1262 .msata_en = GP_MSATA_SEL,
1263 .rs232_en = GP_RS232_EN,
1268 .gpio_pads = gw5904_gpio_pads,
1269 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1270 .dio_cfg = gw5904_dio,
1271 .dio_num = ARRAY_SIZE(gw5904_dio),
1277 .pcie_rst = IMX_GPIO_NR(1, 0),
1278 .mezz_pwren = IMX_GPIO_NR(2, 19),
1279 .mezz_irq = IMX_GPIO_NR(2, 18),
1280 .otgpwr_en = IMX_GPIO_NR(3, 22),
1284 #define SETUP_GPIO_OUTPUT(gpio, name, level) \
1285 gpio_request(gpio, name); \
1286 gpio_direction_output(gpio, level);
1287 #define SETUP_GPIO_INPUT(gpio, name) \
1288 gpio_request(gpio, name); \
1289 gpio_direction_input(gpio);
1290 void setup_iomux_gpio(int board, struct ventana_board_info *info)
1294 if (board >= GW_UNKNOWN)
1297 /* board specific iomux */
1298 imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
1299 gpio_cfg[board].num_pads);
1302 if (gpio_cfg[board].rs232_en) {
1303 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#");
1304 gpio_direction_output(gpio_cfg[board].rs232_en, 0);
1307 /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
1308 if (board == GW52xx && info->model[4] == '2')
1309 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
1311 /* assert PCI_RST# */
1312 gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
1313 gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
1315 /* turn off (active-high) user LED's */
1316 for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
1318 if (gpio_cfg[board].leds[i]) {
1319 sprintf(name, "led_user%d", i);
1320 gpio_request(gpio_cfg[board].leds[i], name);
1321 gpio_direction_output(gpio_cfg[board].leds[i], 1);
1325 /* MSATA Enable - default to PCI */
1326 if (gpio_cfg[board].msata_en) {
1327 gpio_request(gpio_cfg[board].msata_en, "msata_en");
1328 gpio_direction_output(gpio_cfg[board].msata_en, 0);
1331 /* Expansion Mezzanine IO */
1332 if (gpio_cfg[board].mezz_pwren) {
1333 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
1334 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
1336 if (gpio_cfg[board].mezz_irq) {
1337 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
1338 gpio_direction_input(gpio_cfg[board].mezz_irq);
1341 /* RS485 Transmit Enable */
1342 if (gpio_cfg[board].rs485en) {
1343 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
1344 gpio_direction_output(gpio_cfg[board].rs485en, 0);
1348 if (gpio_cfg[board].gps_shdn) {
1349 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
1350 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
1353 /* Analog video codec power enable */
1354 if (gpio_cfg[board].vidin_en) {
1355 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
1356 gpio_direction_output(gpio_cfg[board].vidin_en, 1);
1360 if (gpio_cfg[board].dioi2c_en) {
1361 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
1362 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
1365 /* PCICK_SSON: disable spread-spectrum clock */
1366 if (gpio_cfg[board].pcie_sson) {
1367 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
1368 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
1371 /* USBOTG mux routing */
1372 if (gpio_cfg[board].usb_sel) {
1373 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
1374 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
1377 /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
1378 if (gpio_cfg[board].wdis) {
1379 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
1380 gpio_direction_output(gpio_cfg[board].wdis, 1);
1384 if (gpio_cfg[board].otgpwr_en) {
1385 gpio_request(gpio_cfg[board].otgpwr_en, "usbotg_pwr");
1386 gpio_direction_output(gpio_cfg[board].otgpwr_en, 0);
1389 /* sense vselect pin to see if we support uhs-i */
1390 if (gpio_cfg[board].vsel_pin) {
1391 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect");
1392 gpio_direction_input(gpio_cfg[board].vsel_pin);
1393 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin);
1397 if (gpio_cfg[board].mmc_cd) {
1398 gpio_request(gpio_cfg[board].mmc_cd, "sd_cd");
1399 gpio_direction_input(gpio_cfg[board].mmc_cd);
1402 /* Anything else board specific */
1405 gpio_request(IMX_GPIO_NR(4, 26), "12p0_en");
1406 gpio_direction_output(IMX_GPIO_NR(4, 26), 1);
1409 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can_stby", 0);
1412 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can1_stby", 0);
1413 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 3), "can2_stby", 0);
1414 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "5P0V_EN", 1);
1417 gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr");
1418 gpio_direction_output(IMX_GPIO_NR(3, 31), 1);
1419 gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr");
1420 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1421 gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr");
1422 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1423 gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en");
1424 gpio_direction_output(IMX_GPIO_NR(1, 25), 1);
1425 gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#");
1426 gpio_direction_input(IMX_GPIO_NR(4, 6));
1427 gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst");
1428 gpio_direction_output(IMX_GPIO_NR(4, 8), 1);
1429 gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven");
1430 gpio_direction_output(IMX_GPIO_NR(1, 7), 1);
1434 gpio_request(IMX_GPIO_NR(4, 23), "rs485_en");
1435 gpio_direction_output(IMX_GPIO_NR(4, 23), 0);
1436 gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#");
1437 gpio_direction_output(IMX_GPIO_NR(5, 11), 1);
1438 gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#");
1439 gpio_direction_output(IMX_GPIO_NR(5, 12), 1);
1440 gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#");
1441 gpio_direction_output(IMX_GPIO_NR(5, 13), 1);
1442 gpio_request(IMX_GPIO_NR(1, 15), "m2_off#");
1443 gpio_direction_output(IMX_GPIO_NR(1, 15), 1);
1444 gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#");
1445 gpio_direction_output(IMX_GPIO_NR(1, 14), 1);
1446 gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#");
1447 gpio_direction_output(IMX_GPIO_NR(1, 13), 1);
1450 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 7), "usb_pcisel", 0);
1451 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 9), "lvds_cabc", 1);
1452 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 14), "mipi_pdwn", 1);
1453 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 15), "mipi_rst#", 0);
1454 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(2, 3), "emmy_pdwn#", 1);
1455 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 5), "spk_shdn#", 0);
1456 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 0);
1457 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 6), "touch_irq", 0);
1458 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 5), "flash_en1", 0);
1459 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 6), "flash_en2", 0);
1460 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 14), "dect_rst#", 1);
1461 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 17), "codec_rst#", 0);
1462 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 26), "imu_den", 1);
1463 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "lvds_cabc", 0);
1466 * gauruntee touch controller comes out of reset with INT
1469 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 1);
1474 /* setup GPIO pinmux and default configuration per baseboard and env */
1475 void setup_board_gpio(int board, struct ventana_board_info *info)
1481 int quiet = simple_strtol(env_get("quiet"), NULL, 10);
1483 if (board >= GW_UNKNOWN)
1487 if (gpio_cfg[board].rs232_en) {
1488 gpio_direction_output(gpio_cfg[board].rs232_en,
1489 (hwconfig("rs232")) ? 0 : 1);
1493 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1494 gpio_direction_output(GP_MSATA_SEL,
1495 (hwconfig("msata")) ? 1 : 0);
1498 /* USBOTG Select (PCISKT or FrontPanel) */
1499 if (gpio_cfg[board].usb_sel) {
1500 gpio_direction_output(gpio_cfg[board].usb_sel,
1501 (hwconfig("usb_pcisel")) ? 1 : 0);
1505 * Configure DIO pinmux/padctl registers
1506 * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
1508 for (i = 0; i < gpio_cfg[board].dio_num; i++) {
1509 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
1510 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
1511 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
1513 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
1515 sprintf(arg, "dio%d", i);
1518 s = hwconfig_subarg(arg, "padctrl", &len);
1520 ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16)
1521 & 0x1ffff) | MUX_MODE_SION;
1523 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
1525 printf("DIO%d: GPIO%d_IO%02d (gpio-%d)\n", i,
1526 (cfg->gpio_param/32)+1,
1530 imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
1532 gpio_requestf(cfg->gpio_param, "dio%d", i);
1533 gpio_direction_input(cfg->gpio_param);
1534 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
1536 if (!cfg->pwm_param) {
1537 printf("DIO%d: Error: pwm config invalid\n",
1542 printf("DIO%d: pwm%d\n", i, cfg->pwm_param);
1543 imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
1544 MUX_PAD_CTRL(ctrl));
1549 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1550 printf("MSATA: %s\n", (hwconfig("msata") ?
1551 "enabled" : "disabled"));
1553 if (gpio_cfg[board].rs232_en) {
1554 printf("RS232: %s\n", (hwconfig("rs232")) ?
1555 "enabled" : "disabled");
1560 /* setup board specific PMIC */
1561 void setup_pmic(void)
1564 struct ventana_board_info ventana_info;
1565 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1566 const int i2c_pmic = 1;
1569 i2c_set_bus_num(i2c_pmic);
1571 /* configure PFUZE100 PMIC */
1572 if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
1573 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
1574 power_pfuze100_init(i2c_pmic);
1575 p = pmic_get("PFUZE100");
1576 if (p && !pmic_probe(p)) {
1577 pmic_reg_read(p, PFUZE100_DEVICEID, ®);
1578 printf("PMIC: PFUZE100 ID=0x%02x\n", reg);
1580 /* Set VGEN1 to 1.5V and enable */
1581 pmic_reg_read(p, PFUZE100_VGEN1VOL, ®);
1582 reg &= ~(LDO_VOL_MASK);
1583 reg |= (LDOA_1_50V | LDO_EN);
1584 pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
1586 /* Set SWBST to 5.0V and enable */
1587 pmic_reg_read(p, PFUZE100_SWBSTCON1, ®);
1588 reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
1589 reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
1590 pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
1594 /* configure LTC3676 PMIC */
1595 else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
1596 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
1597 power_ltc3676_init(i2c_pmic);
1598 p = pmic_get("LTC3676_PMIC");
1599 if (!p || pmic_probe(p))
1601 puts("PMIC: LTC3676\n");
1603 * set board-specific scalar for max CPU frequency
1604 * per CPU based on the LDO enabled Operating Ranges
1605 * defined in the respective IMX6DQ and IMX6SDL
1606 * datasheets. The voltage resulting from the R1/R2
1607 * feedback inputs on Ventana is 1308mV. Note that this
1608 * is a bit shy of the Vmin of 1350mV in the datasheet
1609 * for LDO enabled mode but is as high as we can go.
1613 /* mask PGOOD during SW3 transition */
1614 pmic_reg_write(p, LTC3676_DVB3B,
1615 0x1f | LTC3676_PGOOD_MASK);
1616 /* set SW3 (VDD_ARM) */
1617 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1620 /* mask PGOOD during SW3 transition */
1621 pmic_reg_write(p, LTC3676_DVB3B,
1622 0x1f | LTC3676_PGOOD_MASK);
1623 /* set SW3 (VDD_ARM) */
1624 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1626 /* mask PGOOD during SW4 transition */
1627 pmic_reg_write(p, LTC3676_DVB4B,
1628 0x1f | LTC3676_PGOOD_MASK);
1629 /* set SW4 (VDD_SOC) */
1630 pmic_reg_write(p, LTC3676_DVB4A, 0x1f);
1633 /* mask PGOOD during SW1 transition */
1634 pmic_reg_write(p, LTC3676_DVB1B,
1635 0x1f | LTC3676_PGOOD_MASK);
1636 /* set SW1 (VDD_ARM) */
1637 pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1639 /* mask PGOOD during SW3 transition */
1640 pmic_reg_write(p, LTC3676_DVB3B,
1641 0x1f | LTC3676_PGOOD_MASK);
1642 /* set SW3 (VDD_SOC) */
1643 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1646 /* mask PGOOD during SW1 transition */
1647 pmic_reg_write(p, LTC3676_DVB1B,
1648 0x1f | LTC3676_PGOOD_MASK);
1649 /* set SW1 (VDD_SOC) */
1650 pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1652 /* mask PGOOD during SW3 transition */
1653 pmic_reg_write(p, LTC3676_DVB3B,
1654 0x1f | LTC3676_PGOOD_MASK);
1655 /* set SW3 (VDD_ARM) */
1656 pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1661 #ifdef CONFIG_FSL_ESDHC_IMX
1662 static struct fsl_esdhc_cfg usdhc_cfg[2];
1664 int board_mmc_init(bd_t *bis)
1666 struct ventana_board_info ventana_info;
1667 int board_type = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1670 switch (board_type) {
1675 /* usdhc3: 4bit microSD */
1676 SETUP_IOMUX_PADS(usdhc3_pads);
1677 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1678 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1679 usdhc_cfg[0].max_bus_width = 4;
1680 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1682 /* usdhc2: 8-bit eMMC */
1683 SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads);
1684 usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR;
1685 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1686 usdhc_cfg[0].max_bus_width = 8;
1687 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1690 /* usdhc3: 4-bit microSD */
1691 SETUP_IOMUX_PADS(usdhc3_pads);
1692 usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR;
1693 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1694 usdhc_cfg[1].max_bus_width = 4;
1695 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1697 /* usdhc3: 8-bit eMMC */
1698 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1699 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1700 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1701 usdhc_cfg[0].max_bus_width = 8;
1702 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1705 /* usdhc2: 4-bit microSD */
1706 SETUP_IOMUX_PADS(gw5904_mmc_pads);
1707 usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR;
1708 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1709 usdhc_cfg[1].max_bus_width = 4;
1710 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1714 /* usdhc3: 8bit eMMC */
1715 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1716 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1717 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1718 usdhc_cfg[0].max_bus_width = 8;
1719 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1721 /* doesn't have MMC */
1726 int board_mmc_getcd(struct mmc *mmc)
1728 struct ventana_board_info ventana_info;
1729 struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
1730 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1731 int gpio = gpio_cfg[board].mmc_cd;
1736 /* emmc is always present */
1737 if (cfg->esdhc_base == USDHC2_BASE_ADDR)
1744 /* emmc is always present */
1745 if (cfg->esdhc_base == USDHC3_BASE_ADDR)
1751 debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio));
1752 return !gpio_get_value(gpio);
1758 #endif /* CONFIG_FSL_ESDHC_IMX */